JPH04331398A - Timer - Google Patents
TimerInfo
- Publication number
- JPH04331398A JPH04331398A JP10135591A JP10135591A JPH04331398A JP H04331398 A JPH04331398 A JP H04331398A JP 10135591 A JP10135591 A JP 10135591A JP 10135591 A JP10135591 A JP 10135591A JP H04331398 A JPH04331398 A JP H04331398A
- Authority
- JP
- Japan
- Prior art keywords
- timer
- filter
- external input
- input signal
- start signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Predetermined Time Intervals (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、タイマに関し、さらに
詳しくは、タイマ動作を開始させるために入力される外
部入力信号からノイズを除去するフィルタを備える高精
度のタイマに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to timers, and more particularly to a high-precision timer equipped with a filter for removing noise from an external input signal input to start timer operation.
【0002】0002
【従来の技術】一般に、タイマは、正規のスタート信号
の入力があると、タイマ動作を開始し、この開始時点か
らの経過時間を、予め設定された設定時間と比較し、経
過時間が設定時間に一致するとタイムアップしてタイマ
出力を出力するように構成されており、さらに、タイマ
動作の開始が、正規のスタート信号でないノイズによっ
て行われるのを防止するために、外部入力信号からノイ
ズを除去するためのフィルタを備えており、このフィル
タでの処理が終了して外部入力信号が正規のスタート信
号であると判別されてからタイマ動作が開始されるよう
になっている。このフィルタは、例えば、抵抗およびコ
ンデンサからなるCRフィルタあるいはソフト処理によ
るデジタルフィルタで構成されている。[Prior Art] Generally, when a timer receives a regular start signal, it starts its operation, compares the elapsed time from this starting point with a preset time, and calculates the elapsed time as the set time. It is configured to time up and output a timer output when the timer matches the signal, and also removes noise from the external input signal to prevent the start of the timer operation from being caused by noise that is not a legitimate start signal. The timer operation is started after the processing by this filter is completed and the external input signal is determined to be a regular start signal. This filter is composed of, for example, a CR filter consisting of a resistor and a capacitor or a digital filter using software processing.
【0003】0003
【発明が解決しようとする課題】このように従来では、
フィルタでの処理が終了してからタイマ動作が開始され
るので、フィルタによる遅れ時間、一般に、数ms〜数
十msが誤差となってしまい、タイマの高精度化を図る
上での障害となっている。[Problem to be solved by the invention] In this way, conventionally,
Since the timer operation starts after the processing in the filter is completed, the delay time caused by the filter, generally several ms to several tens of ms, becomes an error, which is an obstacle to improving the precision of the timer. ing.
【0004】本発明は、上述の点に鑑みて為されたもの
であって、フィルタによる遅れ時間による誤差をなくす
とともに、ノイズの影響も受けない高精度のタイマを提
供することを目的とする。The present invention has been made in view of the above points, and it is an object of the present invention to provide a highly accurate timer that eliminates errors due to delay time caused by filters and is not affected by noise.
【0005】[0005]
【課題を解決するための手段】本発明では、上述の目的
を達成するために、次のように構成している。[Means for Solving the Problems] In order to achieve the above-mentioned object, the present invention is constructed as follows.
【0006】すなわち、本発明は、外部入力信号が与え
られるノイズ除去用のフィルタを備えるタイマであって
、前記外部入力信号に応答して直ちにタイマ動作を開始
する計時手段と、前記外部入力信号および前記フィルタ
出力に基づいて、前記外部入力信号が正規のスタート信
号であるか否かを判別する判別手段と、前記判別手段の
出力に基づいて、前記外部入力信号が正規のスタート信
号でないときに、前記計時手段のタイマ動作をリセット
するリセット手段とを備えている。That is, the present invention provides a timer provided with a filter for noise removal to which an external input signal is applied, which includes a timer that immediately starts the timer operation in response to the external input signal, and a determining means for determining whether or not the external input signal is a regular start signal based on the filter output; and based on the output of the determining means, when the external input signal is not a regular start signal, and reset means for resetting the timer operation of the time measuring means.
【0007】[0007]
【作用】上記構成によれば、外部入力信号が正規のスタ
ート信号か、ノイズであるかに拘わらず、外部入力信号
が与えられたときには、直ちにタイマ動作を開始し、前
記外部入力信号が与えられるフィルタの出力に基づいて
、正規のスタート信号でないと判別されたときには、タ
イマ動作をリセットし、正規のスタート信号であると判
別されたときには、タイマ動作を継続するものであり、
したがって、従来のように、フィルタによる遅延時間が
誤差となることもなく、また、ノイズによる誤動作も防
止できることになる。[Operation] According to the above configuration, regardless of whether the external input signal is a regular start signal or noise, when the external input signal is applied, the timer operation is immediately started and the external input signal is applied. Based on the output of the filter, when it is determined that the start signal is not a regular start signal, the timer operation is reset, and when it is determined that the start signal is a regular start signal, the timer operation is continued.
Therefore, the delay time caused by the filter does not become an error unlike in the conventional case, and malfunctions due to noise can also be prevented.
【0008】[0008]
【実施例】以下、図面によって本発明の実施例について
、詳細に説明する。Embodiments Hereinafter, embodiments of the present invention will be explained in detail with reference to the drawings.
【0009】図1は、本発明の一実施例のタイマのブロ
ック図であり、この実施例のタイマ1は、制御用の各種
外部入力信号が与えられる入力回路2と、設定値やモー
ドを設定するためのキースイッチ回路3と、タイマ1の
主要部を構成する信号処理回路4と、LCD駆動用クロ
ック発生回路5と、システムクロック発生回路6と、L
CD基準電圧発生回路7と、LCD表示器8と、タイマ
およびバッチ用の出力回路9と、電源回路10と、無通
電時の動作補償用の電池11と、電断検出回路12とを
備えている。FIG. 1 is a block diagram of a timer according to an embodiment of the present invention. Timer 1 of this embodiment includes an input circuit 2 to which various external input signals for control are applied, and a circuit for setting set values and modes. a key switch circuit 3 for the purpose of
It includes a CD reference voltage generation circuit 7, an LCD display 8, an output circuit 9 for timer and batch, a power supply circuit 10, a battery 11 for compensating operation when no power is applied, and a power failure detection circuit 12. There is.
【0010】信号処理回路4は、ROM13と、RAM
14と、LCDドライバ15と、CPU16とを備えて
いる。The signal processing circuit 4 includes a ROM 13 and a RAM.
14, an LCD driver 15, and a CPU 16.
【0011】入力回路2は、従来と同様に、スタート信
号などの外部入力信号が与えられるノイズ除去用のフィ
ルタ17を有しており、このフィルタ17は、図2に示
されるように、抵抗18と、コンデンサ19とをから構
成されている。The input circuit 2 has a noise removal filter 17 to which an external input signal such as a start signal is applied, as in the conventional case, and this filter 17 is connected to a resistor 18 as shown in FIG. and a capacitor 19.
【0012】このフィルタ17の出力が、従来と同様に
CPU16の端子16bに与えられるとともに、この実
施例では、外部入力信号がフィルタ17を介することな
く直接CPU16の外部割り込み端子16aに与えられ
るようになっている。The output of this filter 17 is applied to the terminal 16b of the CPU 16 as in the conventional case, and in this embodiment, an external input signal is applied directly to the external interrupt terminal 16a of the CPU 16 without passing through the filter 17. It has become.
【0013】この実施例の信号処理回路4は、図3の機
能ブロック図に示されるように、外部割り込み端子16
aに入力される外部入力信号により直ちに起動してシス
テムクロック発生回路6が発生するクロックパルス信号
を分周して得られる基本クロックパルス信号を計数し、
計数値がキースイッチ回路3で設定した主設定値に達す
ると、出力回路9を駆動してタイマ出力を出力する計時
手段20と、端子16bに与えられるフィルタ17の出
力が、外部入力信号の入力からフィルタ時間経過しても
継続しているか否か、すなわち、外部入力信号が正規の
スタート信号であるか否かを判別する判別手段21と、
この判別手段21の出力に基づいて、正規のスタート信
号であるときには、計時手段20によるタイマ動作の継
続を許容し、正規のスタート信号ではなくノイズである
ときには、計時手段20によるタイマ動作(計時動作)
をリセットするリセット手段22としての機能を有して
いる。The signal processing circuit 4 of this embodiment has an external interrupt terminal 16 as shown in the functional block diagram of FIG.
counting basic clock pulse signals obtained by dividing the clock pulse signal generated by the system clock generation circuit 6 immediately activated by an external input signal input to a;
When the count value reaches the main setting value set by the key switch circuit 3, the clock means 20 drives the output circuit 9 to output a timer output, and the output of the filter 17 given to the terminal 16b is input to the external input signal. a determining means 21 for determining whether or not the filter continues even after the filter time has elapsed, that is, whether or not the external input signal is a regular start signal;
Based on the output of the discrimination means 21, if the start signal is a regular start signal, the timer operation by the timer means 20 is allowed to continue; if it is not a regular start signal but a noise, the timer operation by the timer means 20 (timekeeping operation) is allowed. )
It has a function as a reset means 22 for resetting the .
【0014】図4は、かかる制御のフローチャートであ
る。FIG. 4 is a flowchart of such control.
【0015】先ず、外部入力信号の入力によってスター
トし(ステップS1)、計時動作(タイマ動作)を直ち
に開始するとともに(ステップS2)、フィルタ時間を
計測するためのフィルタカウンタを起動する(ステップ
S3)。First, the process is started by inputting an external input signal (step S1), and a timing operation (timer operation) is immediately started (step S2), and a filter counter for measuring filter time is activated (step S3). .
【0016】フィルタ17に設定されているフィルタ時
間に予め定めた時間αを加えた時間待機し(ステップS
4)、フィルタ17の出力が継続しているか否かを判断
し(ステップS5)、継続しているときには、外部入力
信号が正規のスタート信号であったとして、計時動作(
タイマ動作)を継続し(ステップS7)、設定時間に達
すると、タイマ出力を出力する。[0016] Waits for a time equal to the filter time set in the filter 17 plus a predetermined time α (step S
4), it is determined whether the output of the filter 17 continues (step S5), and if it continues, it is assumed that the external input signal is a regular start signal, and the timing operation (
The timer operation continues (step S7), and when the set time is reached, the timer output is output.
【0017】ステップS5において、フィルタ17の出
力が継続していないときには、外部入力信号が正規のス
タート信号でなかったとして、計時動作(タイマ動作)
をリセットし(ステップS6)、次の外部入力信号の入
力に備える。In step S5, if the output of the filter 17 is not continuing, it is assumed that the external input signal is not a regular start signal, and the timing operation (timer operation) is performed.
(step S6), and prepares for inputting the next external input signal.
【0018】このようにして、外部入力信号の入力に応
答して直ちに計時動作を行うので、フィルタ17による
遅延時間がタイマ1の誤差になることがなく、しかも、
外部入力信号がノイズであるときには、フィルタ17の
出力に基づいて計時動作がリセットされるので、ノイズ
による影響を受けることもない。In this way, since the timing operation is performed immediately in response to the input of the external input signal, the delay time caused by the filter 17 does not cause an error in the timer 1, and moreover,
When the external input signal is noise, the time measurement operation is reset based on the output of the filter 17, so that it is not affected by noise.
【0019】[0019]
【発明の効果】以上のように本発明によれば、外部入力
信号が正規のスタート信号か、ノイズであるかに拘わら
ず、外部入力信号が与えられたときには、直ちにタイマ
動作を開始し、フィルタの出力に基づいて、正規のスタ
ート信号でないと判別されたときには、タイマ動作をリ
セットし、正規のスタート信号であると判別されたとき
には、タイマ動作を継続するので、従来のように、フィ
ルタによる遅延時間が誤差となることもなく、また、ノ
イズによる誤動作も防止できることになり、高精度のタ
イマが実現できることになる。As described above, according to the present invention, regardless of whether the external input signal is a regular start signal or noise, when an external input signal is given, the timer operation is immediately started, and the filter When it is determined that the start signal is not a regular start signal based on the output of There is no time error, and malfunctions due to noise can be prevented, making it possible to realize a highly accurate timer.
【図1】本発明の一実施例のブロック図である。FIG. 1 is a block diagram of one embodiment of the present invention.
【図2】図1の入力回路のフィルタの構成図である。FIG. 2 is a configuration diagram of a filter in the input circuit of FIG. 1;
【図3】本発明の機能ブロック図である。FIG. 3 is a functional block diagram of the present invention.
【図4】動作説明に供するフローチャートである。FIG. 4 is a flowchart for explaining the operation.
1 タイマ 2 入力回路 4 信号処理回路 17 フィルタ 20 計時手段 21 判別手段 22 リセット手段 1 Timer 2 Input circuit 4 Signal processing circuit 17 Filter 20 Timekeeping means 21 Discrimination means 22 Reset means
Claims (1)
フィルタを備えるタイマであって、前記外部入力信号に
応答して直ちにタイマ動作を開始する計時手段と、前記
外部入力信号および前記フィルタの出力に基づいて、前
記外部入力信号が正規のスタート信号であるか否かを判
別する判別手段と、前記判別手段の出力に基づいて、前
記外部入力信号が正規のスタート信号でないときに、前
記計時手段のタイマ動作をリセットするリセット手段と
、を備えることを特徴とするタイマ。1. A timer comprising a noise removal filter to which an external input signal is applied, the timer comprising a timer for immediately starting a timer operation in response to the external input signal, and an output of the external input signal and the filter. a determining means for determining whether or not the external input signal is a regular start signal, based on the output of the determining means; A timer comprising: a reset means for resetting the timer operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03101355A JP3092199B2 (en) | 1991-05-07 | 1991-05-07 | Timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03101355A JP3092199B2 (en) | 1991-05-07 | 1991-05-07 | Timer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04331398A true JPH04331398A (en) | 1992-11-19 |
| JP3092199B2 JP3092199B2 (en) | 2000-09-25 |
Family
ID=14298531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03101355A Expired - Fee Related JP3092199B2 (en) | 1991-05-07 | 1991-05-07 | Timer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092199B2 (en) |
-
1991
- 1991-05-07 JP JP03101355A patent/JP3092199B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3092199B2 (en) | 2000-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1570660A (en) | Electronic timepiece | |
| CN113970698A (en) | Method and system for calibrating off-chip crystal oscillator | |
| JPH04331398A (en) | Timer | |
| JPH09294219A (en) | Measurement device for horizontal synchronizing signal frequency | |
| JP2604562B2 (en) | Pulse interval measuring device | |
| JPH0395484A (en) | Electronic clock rate measuring device | |
| JP3030878B2 (en) | Long time timer | |
| JP3312543B2 (en) | CPU monitoring circuit | |
| JPH0784666A (en) | Control device for intermittent operation of cpu | |
| SU1626403A1 (en) | Device for detecting validity loss during digital data transmission via communication lines | |
| JP3008686B2 (en) | Timer system | |
| JPH0749879Y2 (en) | Binary signal output device | |
| JPH0314315A (en) | Filter | |
| JP2822680B2 (en) | Signal detection circuit | |
| SU1103198A1 (en) | Digital revolution relay register control system | |
| JPH01196636A (en) | Processor runaway detection device | |
| JP3256356B2 (en) | Time difference measurement method | |
| JPH03226014A (en) | Self-diagnostic system for a/d conversion section of microcomputer | |
| JPH07120166B2 (en) | Sequence control device | |
| JPH01263740A (en) | Micro-computer | |
| JPS6367676B2 (en) | ||
| JPH01144722A (en) | Pulse turning-off detecting circuit | |
| JPH04211814A (en) | Microprocessor | |
| JPS5875090A (en) | Chattering time measure | |
| JPS6031085A (en) | Electronic timepiece |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |