JPH0433174B2 - - Google Patents

Info

Publication number
JPH0433174B2
JPH0433174B2 JP8454184A JP8454184A JPH0433174B2 JP H0433174 B2 JPH0433174 B2 JP H0433174B2 JP 8454184 A JP8454184 A JP 8454184A JP 8454184 A JP8454184 A JP 8454184A JP H0433174 B2 JPH0433174 B2 JP H0433174B2
Authority
JP
Japan
Prior art keywords
information
line
input
read
binary
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8454184A
Other languages
English (en)
Other versions
JPS60236524A (ja
Inventor
Yasuhiko Sasaki
Shinichi Tomizawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8454184A priority Critical patent/JPS60236524A/ja
Publication of JPS60236524A publication Critical patent/JPS60236524A/ja
Publication of JPH0433174B2 publication Critical patent/JPH0433174B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)

Description

【発明の詳細な説明】 〔概 要〕 多種類の回線切替え情報を処理して回線切替え
用表示部に回線切替え経路を表示する表示制御方
式に関し、 安価でかつ簡単な回路構成で実施できる表示制
御方式を提供することを目的とし、 複数の回線切替え情報を処理して回線切替え経
路を表示する機能を有する装置の表示制御方式に
おいて、オン/オフの切替え回線番号を示す情報
と装置の切替え可能な回線番号の範囲を示す情報
とを線路側及び局舎側についてそれぞれ比較して
得られた2進数表示の情報を入力して、オン/オ
フに関する入力情報を組み合わせて第1の2進数
情報に変換して出力するリード・オンリ・メモリ
1,2と、リード・オンリ・メモリ1及び2の出
力を入力して、両者を組合せて第2の2進数情報
に変換して出力するリード・オンリ・メモリ3
と、リード・オンリ・メモリ3の出力と現用/予
備回線のオン/オフ情報の組合せ情報とを入力し
て、入力したリード・オンリ・メモリ3の出力に
対して回線切替え状態に対応した現用/予備回線
のオン/オフ情報の組合せ情報を付加した後、第
3の2進数情報に変換し線路側と局舎側に分離し
て出力するリード・オンリ・メモリ4,5,6,
7とを設け、リード・オンリ・メモリ4,5.
6,7の出力の第3の2進数情報でメモリ8,9
を介して表示部10を制御するように構成する。
〔産業上の利用分野〕
本発明は、表示制御方式に係り、特に多種類の
回線切替え情報を処理して回線切替え用表示部に
回線切替え経路を表示する表示制御方式に関する
ものである。
回線切替え情報により回線を切り替た時は、何
処から何処に回線を切り替えたかという事を表示
部で表示することがあるが、回線切替え情報の種
類が多い場合は、この切替え情報の処理及び切替
え経路の表示のために大規模な処理部が必要とな
る。
このため、安価でかつ簡単な回路構成で実施で
きる表示制御方式が要望されている。
〔従来の技術〕
第1図は回線切替え方式を説明するための図で
ある。
一般に、回線を切り替える場合は下記のような
切替え情報が必要となる。
(1) 現用回線と予備回線の切替え情報等 (2) 局舎側と線路側の切替え情報等 (3) 切り替える回線のNo.情報 例えば、現用・局舎側・No.50の回線を予備・線
路側・No.60の回線に切り替えるという切替え情報
である。この回線切替え情報により回線を切り替
えた時は、何処から何処に回線を切り替えたかと
いう事を表示部で表示することがあるが、回線切
替え情報の種類が多い場合は、この切替え情報の
処理及び切替え経路の表示のために大規模な処理
部が必要となる。
第1図において、例えば切り替えなければなら
ない回線数96×96を、No.(1)〜No.(6)の6台の切替え
装置で下記のように分担して切替え制御を行うと
する。即ち、装置(1)は局舎側No.1〜No.48の回線と
線路側No.1〜No.32の回線の切替えを、……、装置
(6)は局舎側No.49〜No.96の回線と線路側No.65〜No.96
の回線をそれぞれ分担して回線の切替え制御をす
るように設定されている(これを設定情報とい
う)。
今、→のような回線切替えの場合、回線切
替えに関する情報(以下入力情報という)が入力
された時、この入力情報は6台の処理装置全部に
加えられる。そこで、各処理装置(1)〜(6)はこの入
力情報が自分の所に関係ある情報かどうかを前記
の設定情報と比較してそれぞれ判断する。
もし、入力情報が自分の所に関係ある情報の場
合は何処から何処に行くかを判定し、その判定結
果を各処理装置(1)〜(6)毎に設けられたメモリ(図
示しない)に書き込む。書き込まれた経路は直ぐ
に読み出されて表示部(図示しない)で表示され
る(例えばLEDの点灯)。
一方、入力情報が自分の所に関係がないと判定
した処理装置は、何等処理は行わない。
従来はこの判定をナンド(NAND)回路(図
示しない)等で構成された論理回路(図示しな
い)で行つていた。
〔発明が解決しようとする課題〕
しかしながら上述の表示制御方式においては、
入力情報と設定情報を切替えの組合せ毎に論理回
路でどの経路を通るかを判定していたが、1つの
切替えパターンを判定するのに3〜4入力のナン
ド回路1個を必要とし、上記の例の場合は3〜4
入力のナンド回路とこれの付属回路を含めて約
200個のTTL(トランジスタ・トランジスタ・ロ
ジツク)ゲートが必要であつた。
このため、回路構成が複雑になり、価格も高く
かつ信頼度が低下するという問題点があつた。
したがつて本発明の目的は、安価でかつ簡単な
回路構成で実施できる表示制御方式を提供するこ
とにある。
〔課題を解決するための手段〕
上記問題点は、複数の回線切替え情報を処理し
て回線切替え経路を表示する機能を有する装置の
表示制御方式において、 オン/オフの切替え回線番号を示す情報と装置
の切替え可能な回線番号の範囲を示す情報とを線
路側について比較して得られた2進表示の比較情
報を入力して、オン/オフに関する入力情報を組
み合わせて第1の2進数情報に変換して出力する
リード・オンリ・メモリ1と、 オン/オフの切替え回線番号を示す情報と装置
の切替え可能な回線番号の範囲を示す情報とを局
舎側について比較して得られた2進数表示の比較
情報を入力して、オン/オフに関する入力情報を
組み合わせて第1の2進数情報に変換して出力す
るリード・オンリ・メモリ2と、 リード・オンリ・メモリ1及び2の出力を入力
して、両者を組合せて第2の2進数情報に変換し
て出力するリード・オンリ・メモリ3と、 リード・オンリ・メモリ3の出力と現用/予備
回線のオン/オフ情報の組合せ情報とを入力し
て、入力したリード・オンリ・メモリ3の出力に
対して回線切替え状態に対応した現用/予備回線
のオン/オフ情報の組合せ情報を付加した後、第
3の2進数情報に変換し線路側と局舎側に分離し
て出力するリード・オンリ・メモリ4,5,6,
7とを設け、 リード・オンリ・メモリ4,5,6,7の出力
の第3の2進数情報でメモリ8,9を介して表示
部10を制御することを特徴とする表示制御方式
を提供することにより達成される。
〔作 用〕
オン(切替え)及びオフ(切り離し)の回線番
号を示す情報と、装置の切替え可能な回線番号の
範囲を示す情報とを線路側及び局舎側についてそ
れぞれ比較して得られた2進数表示の比較情報
を、リード・オンリ・メモリ1,2に入力して、
リード・オンリ・メモリ1,2でオン/オフに関
する入力情報を組み合わせて第1の2進数情報に
変換して出力する。
この結果、リード・オンリ・メモリ1,2でそ
れぞれ例えば6本(6ビツト)の入力線と4本
(4ビツト、9種類)の出力線を使用するだけで
足りる。
次に、リード・オンリ・メモリ1,2の出力を
リード・オンリ・メモリ3に入力して、リード・
オンリ・メモリ3で両者を組合せて第2の2進数
情報(例えば7ビツト、81種類の情報)に変換し
て出力する。
上記リード・オンリ・メモリ3の出力と現用/
予備回線のオン/オフ情報の組合せ情報とを、リ
ード・オンリ・メモリ4,5,6,7に入力し
て、入力したリード・オンリ・メモリ3の出力に
対して回線切替え状態に対応した現用/予備回線
のオン/オフ情報の組合せ情報を付加した後、第
3の2進数情報に変換し線路側と局舎側に分離し
て出力する。
そして、リード・オンリ・メモリ4,5,6,
7の出力の第3の2進数情報により、メモリ8,
9を介して表示部10を制御する。
この結果、数個のリード・オンリ・メモリを使
用することにより、簡単な回路構成で、安価かつ
信頼度の高い回路を得ることができる。
〔実施例〕
第2図は本発明の実施例の装置の構成を示すブ
ロツク図である。
図中、1〜7はリード・オンリ・メモリ(以下
ROMと称する)、8は局舎側メモリを、9は線
路側メモリを、10は表示部を、11は線路側比
較入力情報を、12は局舎側比較入力情報を、1
3は組み合わされた現用・予備回線のオン・オフ
情報を、14〜17は端子をそれぞれ示す。
又、各装置へ入力される情報の一例を以下に示
す。
A:局舎側のオン番号情報、 B:局舎側のオフ番号情報、 C:線路側のオン番号情報、 D:線路側のオフ番号情報、 E、F:現用または予備のオン情報、 G、H:現用または予備のオフ情報、 自装置の設定情報として、 X:自装置の線路側の設定情報、 例えば第1図に示す装置(1)あるいは装置(2)の場
合、XはNo.1〜No.32の範囲を示す。同様に、装
置(3)あるいは装置(4)の場合、XはNo.33〜No.64の
範囲を、又、装置(5)あるいは装置(6)の場合、X
はNo.65〜No.96の範囲を示す。
Y:自装置の局舎側の設定情報、 例えば第1図に示す装置(1)あるいは装置(3)ある
いは装置(5)の場合、YはNo.1〜No.48の範囲を示
す。同様に、装置(2)あるいは装置(4)あるいは装
置(6)の場合、YはNo.49〜No.96の範囲を示す。
第2図は第1図に示す装置(1)〜装置(6)のそれぞ
れに用いられる回路構成を示しており、ROM
1,ROM2にはそれぞれ6本の入力線〜、
′〜′(図示しない)が接続される。
例えばROM1の入力線〜のうち〜に
は、前段の回路(図示しない)において、自装置
の線路側の設定情報Xと線路側のオン番号情報
(オン回線の接続番号)Cとを比較して得られた
信号(“1”又は“0”で示す)が入力される。
例えば入力線には、Xで与えられる範囲より
Cの値が大の時(仮にX<Cと記す)“1”を、
それ以外の時“0”を入力する。同様に入力線
には、Xで与えられる範囲よりCの値が小の時
(X>C)“1”を、それ以外の時“0”を入力す
る。又、入力線には、Cの値がXで与えられる
範囲に含まれる時(C=X)“1”を、Cの値が
Xで与えられる範囲に含まれない時“0”を入力
する。
ROM1の入力線〜についても上述したと
同様に、前段の回路(図示しない)において、X
と線路側のオフ番号情報(オフ回線の接続番号)
Dとを比較して得られた信号(“1”又は“0”
で示す)が入力される。
例えば入力線には、Xで与えられる範囲より
Dの値が大の時(仮にX<Dと記す)“1”を、
それ以外の時“0”を入力する。同様に入力線
には、Xで与えられる範囲よりDの値が小の時
(X>D)“1”を、それ以外の時“0”を入力す
る。又、入力線には、Dの値がXで与えられる
範囲に含まれる時(D=X)“1”を、Dの値が
Xで与えられる範囲に含まれない時“0”を入力
する。
今、第2図に示す装置が第1図に示す装置(1)を
表すとすると、線路側の設定情報Xは前述したよ
うにNo.1〜No.32の範囲を示す。そこで、例えば線
路側のオン番号情報(即ち接続する回線番号)C
として例えば10、線路側のオフ番号情報(即ち切
り離す回線番号)Dとして例えば11の時、即ち線
路側の回線No.10が新規に接続されNo.11が切り離さ
れる時には、No.10、No.11はともにXの範囲(No.1
〜No.32)に含まれるためROM1の入力線のと
が“1”となり、入力線〜には(001001)
の形で入力される。
又、線路側のオン番号情報(即ち接続する回線
番号)Cとして例えば35、線路側のオフ番号情報
(即ち切り離す回線番号)Dとして例えば38の時
には、これらC、Dの値は第1図に示す装置(3)に
属し、装置(1)のXの範囲(No.1〜No.32)より大の
ため、ROM1の入力線のとが“1”とな
り、入力線〜には(100100)の形で入力され
る。
そして、上記一定の規則にしたがつたビツトパ
ターンの線路側比較情報(例えば6本からなる情
報)をROM1の入力線〜に入力して、
ROM1で、C、Dそれぞれ3本ずつの入力に対
して、これらの組合せ(積)として得られる9種
類の出力信号を4本の2進数表示の信号に変換し
て出力する。
尚、前述した線路側のオン又はオフ番号情報C
又はDの値(例えばC、DとしてNo.10、11あるい
はNo.35、38)を、後述するRAM9に記憶したデ
ータを読み出して表示部10に加えるタイミング
と同じタイミングで表示部10に加える。
次に第2図に示すROM2に入力される局舎側
比較情報についても、上述した線路側比較情報の
場合と同様にして説明される。
即ち、ROM2には6本の入力線′〜′(図
示しない)が接続される。例えばROM2の入力
線′〜′のうち′〜′には、前段の回路(図
示しない)において、自装置の局舎側の設定情報
Yと局舎側のオン番号情報(接続する回線番号)
Aとを比較して得られた信号(“1”又は“0”
で示す)が入力される。
例えば入力線′には、Yで与えられる範囲よ
りAの値が大の時(仮にY<Aと記す)“1”を、
それ以外の時“0”を入力する。同様に入力線
′には、Yで与えられる範囲よりAの値が小の
時(Y>A)“1”を、それ以外の時“0”を入
力する。又、入力線′には、Aの値がYで与え
られる範囲に含まれる時(A=Y)“1”を、A
の値がYで与えられる範囲に含まれない時“0”
を入力する。
ROM2の入力線′〜′についても上述した
と同様に、前段の回路(図示しない)において、
Yと局舎側のオフ番号情報(切り離す回線番号)
Bとを比較して得られた信号(“1”又は“0”
で示す)が入力される。
例えば入力線′には、Yで与えられる範囲よ
りBの値が大の時(仮にY<Bと記す)“1”を、
それ以外の時“0”を入力する。同様に入力線
′には、Yで与えられる範囲よりBの値が小の
時(Y>B)“1”を、それ以外の時“0”を入
力する。又、入力線′には、Bの値がYで与え
られる範囲に含まれる時(B=Y)“1”を、B
の値がYで与えられる範囲に含まれない時“0”
を入力する。
前述したROM1の場合と同様に第2図の装置
が第1図に示す装置(1)を表すとすると、局舎側の
設定情報YはNo.1〜No.48の範囲を示す。そこで、
例えば局舎側のオン番号情報(即ち接続する回線
番号)Aとして例えば5、局舎側のオフ番号情報
(即ち切り離す回線番号)Bとして例えば6の時、
即ち線路側の回線No.5が新規に接続されNo.6が切
り離される時には、No.5、No.6はともにYの範囲
(No.1〜No.48)に含まれるため、ROM2の入力
線の′と′が“1”となり、入力線′〜′に
は(001001)の形で入力される。
又、局舎側のオン番号情報(即ち接続する回線
番号)Aとして例えば50、局舎側のオフ番号情報
(即ち切り離す回線番号)Bとして例えば60の時
には、これらA、Bの値は第1図に示す装置(2)に
属し、装置(1)のYの範囲(No.1〜No.48)より大の
ためROM2の入力線の′と′が“1”とな
り、入力線′〜′には(100100)の形で入力さ
れる。
そして、上記一定の規則にしたがつたビツトパ
ターンの局舎側比較情報(例えば6本からなる情
報)をROM2の入力線′〜′に入力して、
ROM2で、A、Bそれぞれ3本ずつの入力に対
して、これらの組合せ(積)として得られる9種
類の出力信号を4本の2進数表示の信号に変換し
て出力する。
尚、前述した局舎側のオン又はオフ番号情報A
又はBの値(例えばA、BとしてNo.5、6あるい
はNo.50、60)を、後述するRAM8に記憶したデ
ータを読み出して表示部10に加えるタイミング
と同じタイミングで表示部10に加える。
又、前述したROM1、ROM2に入力する線
路側比較情報、局舎側比較情報が現用又は予備回
線のいずれであるかを示す情報については、後述
するROM4〜ROM7に入力する。
上述したROM1、ROM2でそれぞれ9種類
の2進数表示の信号に変換して出力したX、C、
D及びY、A、Bの組合せ情報をROM3に入力
して、ROM3で線路側情報と局舎側情報を組み
合わせて得られる(9×9=)81種類の出力信号
を、例えば7ビツト(7本)からなる2進数表示
の信号に変換して出力する。
このROM3の出力を分岐してROM4〜7の
一方の入力端子に加える。ROM4〜7の他方の
入力端子には、前述したROM1、ROM2に入
力する線路側比較情報、局舎側比較情報に関する
現用または予備回線のオン情報(E、F)、又は
現用または予備回線のオフ情報(G、H)を、例
えば4本(16種類)の2進数表示の信号として加
える。
即ち、ROM4〜ROM7のそれぞれに加える
4本の入力線を″〜″(図示しない)として、
例えば″をEに、″をFに、″をGに、″を
Hに対応させる。例えば、ROM1に入力する線
路側比較情報が現用回線を接続(オン)する場
合、入力線″〜″には(1000)の形で入力され
る。
ROM4〜7において、線路側情報(9種類)
と局舎側情報(9種類)を組み合わせて例えば7
ビツト(7本、81種類)からなる2進数表示に変
換した信号に対して、回線切替え状態に対応して
現用または予備回線のオン情報(E、F)又はオ
フ情報(G、H)(16種類)を付加した2進数表
示の信号を得る。即、両入力の組合せ(積)とし
て、81×16=1296種類の2進数表示の信号が得ら
れる。
そして、局舎側に関する2進数表示の信号のう
ち切替え経路表示用LEDを点灯する信号(即ち、
回線を接続する信号)を例えばROM4から、又
消灯する信号(回線を切り離す信号)をROM6
から読み出して、RAM8に書き込んで一時記憶
する。同様に、線路側に関する2進数表示の信号
のうち切替え経路表示用LEDを点灯する信号
(即ち、回線を接続する信号)を例えばROM5
から、又消灯する信号(回線を切り離す信号)を
ROM7から読み出して、RAM9に書き込んで
一時記憶する。
尚、上記点灯情報と消灯情報は各ROM4〜7
のチツプセレクタ端子CEに加えられる制御信号
により、どちらか一方が選択される。
その後、上述したRAM8〜9に書き込んで一
時記憶した接続経路を表示する信号が読み出され
て表示部10に送られ、表示部10で対応する
LED(図示しない)が点灯又は消灯され接続経路
を表示する。
又、前述したように、ROM1、ROM2に入
力する信号から上記接続経路に対応する回線番号
を分岐して表示部10に入力して、今の場合、第
1図に示す装置1に関する回線番号を含めた接続
経路を表示する。
上述したような経路表示を第1図に示す装置(2)
〜装置(6)についても行う。そして、最終的に装置
(1)〜装置(6)を包括した全体の接続経路を表示す
る。
この結果、従来ハードウエアのTTLゲートが
約200個(小型パツケージで約5枚)必要であつ
たのが、数個のリード・オンリ・メモリ(小型パ
ツケージ1枚)にて実現することができ、ハード
ウエアは1/5となる。
このため、簡単な回路構成で、安価かつ信頼度
の高い回路を得ることが可能となる。
〔発明の効果〕
以上説明したように本発明によれば、複数個の
ROMを使用することにより、簡単な回路構成
で、安価かつ信頼度の高い回路を得ることができ
る。
【図面の簡単な説明】
第1図は回線切替え方式を説明するための図、
第2図は本発明の実施例の装置の構成を示すブロ
ツク図である。 図において、1〜7はROM、8は局舎側メモ
リ、9は線路側メモリ、10は表示部、11は線
路側比較入力情報、12は局舎側比較入力情報、
13は組み合わされた現用/予備回線のオン/オ
フ情報、14〜17はチツプセレクタ端子を示
す。

Claims (1)

  1. 【特許請求の範囲】 1 複数の回線切替え情報を処理して回線切替え
    経路を表示する機能を有する装置の表示制御方式
    において、 オン/オフの切替え回線番号を示す情報と該装
    置の切替え可能な回線番号の範囲を示す情報とを
    線路側について比較して得られた2進数表示の比
    較情報を入力して、該オン/オフに関する入力情
    報を組み合わせて第1の2進数情報に変換して出
    力するリード・オンリ・メモリ1と、 オン/オフの切替え回線番号を示す情報と該装
    置の切替え可能な回線番号の範囲を示す情報とを
    局舎側について比較して得られた2進数表示の比
    較情報を入力して、該オン/オフに関する入力情
    報を組み合わせて第1の2進数情報に変換して出
    力するリード・オンリ・メモリ2と、 該リード・オンリ・メモリ1及び2の出力を入
    力して、両者を組合せて第2の2進数情報に変換
    して出力するリード・オンリ・メモリ3と、 該リード・オンリ・メモリ3の出力と現用/予
    備回線のオン/オフ情報の組合せ情報とを入力し
    て、該入力したリード・オンリ・メモリ3の出力
    に対して回線切替え状態に対応した該現用/予備
    回線のオン/オフ情報の組合せ情報を付加した
    後、第3の2進数情報に変換し線路側と局舎側に
    分離して出力するリード・オンリ・メモリ4,
    5,6,7とを設け、 該リード・オンリ・メモリ4,5,6,7の出
    力の第3の2進数情報でメモリ8,9を介して表
    示部10を制御することを特徴とする表示制御方
    式。
JP8454184A 1984-04-26 1984-04-26 表示制御方式 Granted JPS60236524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8454184A JPS60236524A (ja) 1984-04-26 1984-04-26 表示制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8454184A JPS60236524A (ja) 1984-04-26 1984-04-26 表示制御方式

Publications (2)

Publication Number Publication Date
JPS60236524A JPS60236524A (ja) 1985-11-25
JPH0433174B2 true JPH0433174B2 (ja) 1992-06-02

Family

ID=13833506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8454184A Granted JPS60236524A (ja) 1984-04-26 1984-04-26 表示制御方式

Country Status (1)

Country Link
JP (1) JPS60236524A (ja)

Also Published As

Publication number Publication date
JPS60236524A (ja) 1985-11-25

Similar Documents

Publication Publication Date Title
US4670749A (en) Integrated circuit programmable cross-point connection technique
KR0141489B1 (ko) 병렬처리장치
JPH0433174B2 (ja)
JPH0279294A (ja) データ長変更可能メモリ
US5347165A (en) Redundancy system switching control system
US4356404A (en) Circuit for equipping a variable number of bus units on a closed loop bus
JPS5842544B2 (ja) メモリ−カ−ドのブロック選択装置
JPH0418049Y2 (ja)
JPH01159729A (ja) 記号列照合メモリおよびそのカスケード接続方式
JPH04168545A (ja) インターフェース回路
JPH0831276B2 (ja) 半導体メモリ
JP2894395B2 (ja) 映像信号切替装置
JPS5850090B2 (ja) 電力系統集中制御用画面表示制御方法
JPS61115159A (ja) 信号列選択装置
JPS58120339A (ja) デイジタルデ−タ回線の分岐接続方式
JPS5967816A (ja) デジタル保護継電器
JPS62145939A (ja) 障害情報送出装置
JPS62180585A (ja) チツプセレクト回路
JPH08223612A (ja) 通信回線切換方式
JPS60223222A (ja) 信号制御回路
JPS5845730B2 (ja) 切替機構
JPS54102839A (en) Address selection system
JPH02153436A (ja) 二重化システムにおけるアドレス配置方式
KR980007342A (ko) 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치
JPH0664561B2 (ja) 同時書込み回路