JPH04332011A - クロック監視方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は同期信号を扱う装置等に
使用されるクロック監視方式に関するものである。

【０００２】この際、ＴＴＬレベルのクロック内に存在
するノイズを検出するクロック監視方式が要望されてい
る。

【０００３】

【従来の技術】同期信号を扱う装置あるいはパッケージ
においては、他のパッケージよりクロックの供給を受け
該クロックを信号処理に用いることが多いが、該クロッ
クの供給径路であるケーブル又は配線上においてノイズ
を拾った場合、該装置あるいはパッケージは誤動作をす
ることがある。従来は、ＴＴＬレベルのクロック内に存
在するノイズを検出する方式がなかったため、オシロス
コープ等でクロックの波形を観察するしかなかった。

【０００４】

【発明が解決しようとする課題】上述したように従来は
ＴＴＬレベルのクロック内に存在するノイズを検出する
方式がなかったため、オシロスコープ等でクロックの波
形を観察するしかなかった。このため、該クロックの供
給径路であるケーブル又は配線上においてノイズを拾っ
た場合、このクロックを信号処理に用いるパッケージは
誤動作をすることがあるという問題点があった。

【０００５】したがって本発明の目的は、ＴＴＬレベル
のクロック内に存在するノイズを検出するクロック監視
方式を提供することにある。

【０００６】

【課題を解決するための手段】上記問題点は図１又は図
２に示す回路の構成によって解決される。即ち第１の発
明を示す図１において、”Ｌ”　レベル領域と”Ｈ”　
レベル領域とからなる入力クロックを用いて信号処理を
行う装置において、１００　は、入力クロックの電圧と
基準電圧Ｖｒｅｆ１とを比較し、入力クロック又は入力
クロックの”Ｌ”　レベル領域に混入する正極性ノイズ
の電圧が基準電圧Ｖｒｅｆ１より大又は小に応じてそれ
ぞれ所定の信号を出力する第１の比較部である。

【０００７】３００　は、第　１の比較部１００　の出
力を入力して、正極性ノイズの電圧が基準電圧Ｖｒｅｆ
１より大の時のみノイズの検出を示す信号を出力する第
１のノイズ検出部である。

【０００８】そして、入力クロックの”Ｌ”　レベル領
域に混入する正極性ノイズを検出するように構成する。 又、第２の発明を示す図２において、”Ｌ”　レベル領
域と”Ｈ”　レベル領域とからなる入力クロックを用い
て信号処理を行う装置において、１１０　は、入力クロ
ックの電圧と基準電圧Ｖｒｅｆ２とを比較し、入力クロ
ック又は入力クロックの”Ｈ”　レベル領域に混入する
負極性ノイズの電圧が基準電圧Ｖｒｅｆ２より大又は小
に応じてそれぞれ所定の信号を出力する第２の比較部で
ある。

【０００９】３１０　は、第２の比較部１１０　の出力
を入力して、負極性ノイズの電圧が基準電圧Ｖｒｅｆ２
より小の時のみノイズの検出を示す信号を出力する第２
のノイズ検出部である。

【００１０】そして、入力クロックの”Ｈ”　レベル領
域に混入する負極性ノイズを検出するように構成する。

【００１１】

【作用】第１の発明を示す図１において、第１の比較部
１００　において、入力クロックの電圧と予め設定した
基準電圧Ｖｒｅｆ１とを比較する。そして、入力クロッ
クの電圧又は入力クロックの”Ｌ”　レベル領域に混入
する正極性ノイズの電圧が基準電圧Ｖｒｅｆ１より大又
は小に応じてそれぞれ時所定の信号を出力する。

【００１２】次に、第１の比較部１００　の出力を第１
のノイズ検出部３００　に入力する。第１のノイズ検出
部３００　は例えばモノマルチバイブレータと論理積回
路とで構成され、第１の比較部１００　の出力をモノマ
ルチバイブレータに入力することにより、モノマルチバ
イブレータから入力信号の立ち上がりエッジに対応して
一定時間幅のパルスを出力する。

【００１３】前述した第１の比較部１００　の出力を符
号を反転してモノマルチバイブレータの出力とともに論
理積回路に加え両者の論理積を求めることにより、論理
積回路から入力クロックの”Ｌ”　レベル領域に混入す
る正極性ノイズの電圧が基準電圧Ｖｒｅｆ　より大の時
のみ、ノイズの検出を示す信号を出力する。

【００１４】この結果、入力クロックの”Ｌ”　レベル
領域に混入する正極性ノイズを検出することができる。 次に第２の発明を示す図２において、第２の比較部１１
０　において、入力クロックの電圧と予め設定した基準
電圧Ｖｒｅｆ２とを比較する。そして、入力クロックの
電圧又は入力クロックの”Ｈ”　レベル領域に混入する
負極性ノイズの電圧が基準電圧Ｖｒｅｆ２より大又は小
に応じてそれぞれ時所定の信号を出力する。

【００１５】次に、第２の比較部１１０　の出力を第２
のノイズ検出部３１０　に入力する。第２のノイズ検出
部３２０　は例えばモノマルチバイブレータと論理積回
路とで構成され、第２の比較部１１０　の出力をモノマ
ルチバイブレータに入力することにより、モノマルチバ
イブレータから入力信号の立ち上がりエッジに対応して
一定時間幅のパルスを出力する。

【００１６】前述した第２の比較部１１０　の出力を符
号を反転してモノマルチバイブレータの出力とともに論
理積回路に加え両者の論理積を求めることにより、論理
積回路から入力クロックの”Ｈ”　レベル領域に混入す
る負極性ノイズの電圧が基準電圧Ｖｒｅｆ２より小の時
のみ、ノイズの検出を示す信号を出力する。

【００１７】この結果、入力クロックの”Ｈ”　レベル
領域に混入する負極性ノイズを検出することができる。

【００１８】

【実施例】図３は第１の発明の実施例の正ノイズ検出部
の構成を示すブロック図である。図４は第１の発明の実
施例の動作を説明するための図である。

【００１９】図５は第２の発明の実施例の負ノイズ検出
部の構成を示すブロック図である。図６は第２の発明の
実施例の動作を説明するための図である。図７は第３の
実施例のノイズ検出回路の構成を示すブロック図である
。

【００２０】図８は第３の実施例の動作を説明するため
の図である。全図を通じて同一符号は同一対象物を示す
。入力クロックに混入する正極性のノイズを検出する場
合について、図３及び図４を用いて説明する。

【００２１】図３において、電位比較部１に例えば図４
の■に示すようなクロックを入力し、電位比較部１で予
め設定した基準電圧Ｖ１　と比較する。（基準電圧Ｖ１
　は例えば０．５　Ｖに設定する。）そして入力クロッ
クの電位が基準電圧Ｖ１　より高い時又は基準電圧Ｖ１
　に等しい時には”Ｈ”　レベルの信号（一定値）を出
力し、入力クロックの電位が基準電圧Ｖ１　より低い時
には”Ｌ”　レベルの信号（例えば０Ｖ）を出力する。

【００２２】即ち、図４の■に示すように電位比較部１
への入力クロックにノイズが混入していない　（イ）　
及び　（ハ）　の領域では、図４の■に示すように”Ｈ
”　レベルのパルス　（イ）’及び　（ハ）’を電位比
較部１から出力する。 又、電位比較部１への入力クロックに正極性のノイズａ
１　、ａ２　、ａ３　が混入している（ニ）の領域では
、基準電圧Ｖ１　より電位が高い正極性のノイズａ１、
ａ２　に対しては瞬時パルスａ１’、ａ２’を電位比較
部１から出力し、又正極性のノイズａ１、ａ２　が存在
しない部分では基準電圧Ｖ１　より電位が低いため”Ｌ
”　レベルの信号を出力する。

【００２３】又、負極性のノイズｂ１　、ｂ２　、ｂ３
　が混入している　（ロ）　の領域では、図４の■に示
すように基準電圧Ｖ１　より電位が低い負極性のノイズ
ｂ１　に対しては瞬時パルスｂ１’を電位比較部１から
出力し、又負極性のノイズｂ１が存在しない部分では基
準電圧Ｖ１　より電位が高いため”Ｈ”レベルの信号を
出力する。

【００２４】これら出力を分岐してパルス発生部２及び
その符号を反転して後述する論理積回路（以下ＡＮＤ回
路と称する）３の一方の入力端子に加える。パルス発生
部２は例えばモノマルチバイブレータ（図示しない）で
構成され、パルスの立ち上がりエッジを電位比較部１か
ら入力した時には、図４の■に　（イ）’’　〜　（ホ
）’’で示す固定時間長（Ｔ）のパルスを出力する。（
ここにＴは例えば２０ｎＳであり、クロックの一つのパ
ルス長６１ｎＳよりも短く設定する。）この場合、正極
性のノイズａ１、ａ２　、負極性のノイズｂ１　に対応
する瞬時パルスａ１’、ａ２’、ｂ１’も立ち上がりエ
ッジを有するため、固定時間長（Ｔ）のパルスを出力す
る。

【００２５】この出力をＡＮＤ回路３の他方の入力端子
に加える。ＡＮＤ回路３の一方の入力端子には前述した
電位比較器１の出力をその符号を反転して加えているた
め、ＡＮＤ回路３からは、電位比較器１の出力が”Ｌ”
　かつパルス発生部２の出力が”Ｈ”　レベルの場合の
み”Ｈ”　レベルで、その他の場合は”Ｌ”　レベルと
なるような信号を出力する。この結果、ＡＮＤ回路３か
らは、図４の■に示すように正極性のノイズａ１、ａ２
　に対応するパルスを出力する。この結果、基準電圧Ｖ
１　より電位が高い正極性のノイズは確実に検出され、
ＡＮＤ回路３からノイズ検出パルスとして出力する。

【００２６】尚、図３に示す正ノイズ検出部のＡＮＤ回
路３の代わりに論理和回路（以下ＯＲ回路と称する、図
示しない）を用いて作ることもできる。この場合、パル
ス発生部２の出力をその符号を反転して電位比較部１の
出力とともにＯＲ回路（図示しない）に加えて両者の論
理和を求める。そして、得られた論理和結果の符号を反
転してＯＲ回路（図示しない）から出力することにより
、図４の■に示すような信号が得られる。

【００２７】次に、入力クロックに混入する負極性のノ
イズを検出する場合について、図５及び図６を用いて説
明する。図５において、電位比較部４に例えば図６の■
に示すようなクロックを入力し、電位比較部４で予め設
定した基準電圧Ｖ２　と比較する。（基準電圧Ｖ２　は
例えば０．５　Ｖに設定する。）そして入力クロックの
電位が基準電圧Ｖ２　より高い時又は基準電圧Ｖ２　に
等しい時には”Ｈ”　レベルの信号（一定値）を出力し
、入力クロックの電位が基準電圧Ｖ２　より低い時には
”Ｌ”　レベルの信号（例えば０Ｖ）を出力する。

【００２８】即ち、図６の■に示すように電位比較部４
への入力クロックにノイズが混入していない　（イ）　
及び　（ハ）　の領域では、図６の■に示すように”Ｈ
”　レベルのパルス　（イ）’及び　（ハ）’を電位比
較部４から出力する。 又、電位比較部４への入力クロックに負極性のノイズｂ
１　、ｂ２　、ｂ３　が混入している（ロ）の領域では
、基準電圧Ｖ２　より電位が低い負極性のノイズｂ１、
ｂ２　に対しては瞬時パルスｂ１’、ｂ２’を電位比較
部４から出力し、又負極性のノイズｂ１、ｂ２　が存在
しない部分では基準電圧Ｖ２　より電位が高いため”Ｈ
”　レベルの信号を出力する。

【００２９】又、正極性のノイズａ１　、ａ２　、ａ３
　が混入している　（ニ）　の領域では、図６の■に示
すように基準電圧Ｖ２　より電位が高い正極性のノイズ
ａ１　に対しては瞬時パルスａ１’を電位比較部４から
出力し、又正極性のノイズａ１が存在しない部分では基
準電圧Ｖ２　より電位が低いため”Ｌ”レベルの信号を
出力する。

【００３０】これら出力を分岐してパルス発生部５及び
後述するＡＮＤ回路６の一方の入力端子に加える。パル
ス発生部５は例えばモノマルチバイブレータ（図示しな
い）で構成され、パルスの立ち下がりエッジを電位比較
部４から入力した時には、図６の■に　（イ）’’　〜
　（ニ）’’で示す固定時間長（Ｔ）のパルスを出力す
る。 （ここにＴは例えば２０ｎＳであり、クロックの一つの
パルス長６１ｎＳよりも短く設定する。）この場合、正
極性のノイズａ１、負極性のノイズｂ１　、ｂ２　に対
応する瞬時パルスａ１’、ｂ１’、ｂ２’も立ち下がり
エッジを有するため、固定時間長（Ｔ）のパルスを出力
する。

【００３１】この出力をＡＮＤ回路６の他方の入力端子
に加える。ＡＮＤ回路６の一方の入力端子には前述した
電位比較器４の出力を加えているため、ＡＮＤ回路６か
らは、電位比較器４の出力が”Ｈ”　かつパルス発生部
５の出力が”Ｈ”　レベルの場合のみ”Ｈ”　レベルで
、その他の場合は”Ｌ”　レベルとなるような信号を出
力する。この結果、ＡＮＤ回路６からは、図６の■に示
すように負極性のノイズｂ１、ｂ２　に対応するパルス
を出力する。この結果、基準電圧Ｖ２　より電位が低い
負極性のノイズは確実に検出され、ＡＮＤ回路６からノ
イズ検出パルスとして出力する。

【００３２】次に、入力クロックに存在する正ノイズ及
び負ノイズを同時にかつ独立に検出する回路動作につい
て、図７及び図８を用いて説明する。図８は図３に示す
正極性のノイズを検出する正ノイズ検出部７の出力と図
５に示す負極性のノイズを検出する負ノイズ検出部８の
出力とをラッチ部９に加え、ラッチ部９で両者を合成す
るようにしたものである。

【００３３】即ち、正ノイズ検出部７は前述したように
図３に示す回路構成を有し、負ノイズ検出部８は図５に
示す回路構成を有するため、図８の■に示すクロックを
分岐して図７に示す正ノイズ検出部７及び負ノイズ検出
部８に加えると、正ノイズ検出部７からは図８の■に示
すような信号を、又、負ノイズ検出部８からも図８の■
に示すような信号を、ノイズ検出パルスとして出力する
。これら正ノイズ検出部７及び負ノイズ検出部８の出力
をラッチ部９に加える。ラッチ部９は例えばフリップフ
ロップ回路（図示しない）で構成され、正ノイズ検出部
７又は負ノイズ検出部８より正パルスが一度でも入力さ
れた場合には”Ｈ”　レベルの信号（一定値）を出力す
る。又、ラッチ部９はクリア信号をクリア端子（ＣＬＲ
）に入力することにより出力を”Ｌ”　レベル（一定値
）に戻す。

【００３４】この結果、正ノイズ検出部７及び負ノイズ
検出部８の出力をラッチ部９に加えることにより、ラッ
チ部９からは図８の■に示すような”Ｈレベルの信号（
一定値）を出力する。そして図８の■に示すようなクリ
ア信号をクリア端子（ＣＬＲ）に入力することにより、
ラッチ部９は図８の■に示すようにその出力を”Ｌ”レ
ベルの信号（一定値）に戻す。

【００３５】この結果、入力クロックにノイズが存在す
る場合には、ラッチ部９の出力が”Ｈ”　レベルの信号
（一定値）となることによりこのノイズの存在が外部に
通知される。又、クリア信号をラッチ部９のクリア端子
（ＣＬＲ）に入力することにより、この通知が解除され
る。

【００３６】

【発明の効果】以上説明したように本発明によれば、オ
シロスコープ等でクロックの波形を観察しなくても、ク
ロックに混入したノイズの存在を検出できる。

【００３７】又、小規模な回路であるため伝送装置のパ
ッケージ等に容易に組み込むことができ、クロックにノ
イズが混入した原因を短時間で明らかにすることが可能
となる。

【図面の簡単な説明】

【図１】は第１の発明の原理図、

【図２】は第２の発明の原理図、

【図３】は第１の発明の実施例の正ノイズ検出部の構成
を示すブロック図、

【図４】は第１の発明の実施例の動作を説明するための
図、

【図５】は第２の発明の実施例の負ノイズ検出部の構成
を示すブロック図、

【図６】は第２の発明の実施例の動作を説明するための
図、

【図７】は第３の実施例のノイズ検出回路の構成を示す
ブロック図、

【図８】は第３の実施例の動作を説明するための図であ
る。

【符号の説明】

１００は第１の比較部、 １１０は第２の比較部、 ３００　は第１のノイズ検出部、 ３１０は第２のノイズ検出部 を示す。

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　”Ｌ”　レベル領域と”Ｈ”　レベル
   領域とからなる入力クロックを用いて信号処理を行う装
   置において、該入力クロックの電圧と基準電圧（Ｖｒｅ
   ｆ１）とを比較し、該入力クロック又は入力クロックの
   ”Ｌ”　レベル領域に混入する正極性ノイズの電圧が該
   基準電圧（Ｖｒｅｆ１）より大又は小に応じてそれぞれ
   所定の信号を出力する第１の比較部（１００）と、該第
   １の比較部（１００）　の出力を入力して、該正極性ノ
   イズの電圧が該基準電圧（Ｖｒｅｆ１）より大の時のみ
   ノイズの検出を示す信号を出力する第１のノイズ検出部
   （３００）　とを設け、該入力クロックの”Ｌ”　レベ
   ル領域に混入する正極性ノイズを検出するようにしたこ
   とを特徴とするクロック監視方式。
2. 【請求項２】　　”Ｌ”　レベル領域と”Ｈ”　レベル
   領域とからなる入力クロックを用いて信号処理を行う装
   置において、該入力クロックの電圧と基準電圧（Ｖｒｅ
   ｆ２）とを比較し、該入力クロック又は入力クロックの
   ”Ｈ”　レベル領域に混入する負極性ノイズの電圧が該
   基準電圧（Ｖｒｅｆ２）より大又は小に応じてそれぞれ
   所定の信号を出力する第２の比較部（１１０）と、該第
   ２の比較部（１１０）　の出力を入力して、該負極性ノ
   イズの電圧が該基準電圧（Ｖｒｅｆ２）より小の時のみ
   ノイズの検出を示す信号を出力する第２のノイズ検出部
   （３１０）　とを設け、該入力クロックの”Ｈ”　レベ
   ル領域に混入する負極性ノイズを検出するようにしたこ
   とを特徴とするクロック監視方式。