JPH04332071A - Synchronizing system for starting multi-firmware - Google Patents
Synchronizing system for starting multi-firmwareInfo
- Publication number
- JPH04332071A JPH04332071A JP3101142A JP10114291A JPH04332071A JP H04332071 A JPH04332071 A JP H04332071A JP 3101142 A JP3101142 A JP 3101142A JP 10114291 A JP10114291 A JP 10114291A JP H04332071 A JPH04332071 A JP H04332071A
- Authority
- JP
- Japan
- Prior art keywords
- firmware
- register
- signal
- started
- starting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 6
- 230000000630 rising effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、マルチファームウェア
の立ち上げ同期方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-firmware startup synchronization method.
【0002】0002
【従来の技術】従来、マルチファームウェアの立ち上げ
同期方式としては、各ファームウェアが立ち上がったと
きにオンになる2値パルス信号のワイアードオアをとり
、複数台のファームウェアがすべて2値パルス信号をオ
ンにしたときにオンとなる信号を共通部のレジスタに格
納し、各ファームのウェアがこのレジスタを読み出して
オンになっているか否かを調べることにより、全ファー
ムウェアの立ち上がり完了しているか否かを認識する方
式が使用されている。[Prior Art] Conventionally, as a startup synchronization method for multi-firmware, a wired-OR of binary pulse signals that are turned on when each firmware is started is used, and the firmware of multiple units all turn on the binary pulse signals. The signal that turns on when the firmware is turned on is stored in a register in the common section, and the software of each firmware reads this register and checks whether it is turned on or not, thereby recognizing whether or not all firmware has finished starting up. A method is used.
【0003】0003
【発明が解決しようとする課題】上述した従来のマルチ
ファームウェアが立ち上げ同期方式では、複数台のファ
ームウェアの中に立ち上がらない障害ファームウェアが
存在した場合、共通部レジスタの内容はオンにならない
ので、障害ファームウェアが有することは判ってもそれ
がどのファームウェアであるのかは判らず、障害ファー
ムウェアを検出するには、ファームウェア間通信を行う
などして調べる必要があり、時間がかかり処理が複雑に
なるという欠点がある。[Problems to be Solved by the Invention] In the conventional multi-firmware start-up synchronization method described above, if there is faulty firmware that does not start up among the firmware of multiple units, the contents of the common part register will not turn on. Even if it is known that the firmware has a problem, it is not known which firmware it is, and in order to detect faulty firmware, it is necessary to conduct an investigation using inter-firmware communication, which takes time and complicates processing. There is.
【0004】0004
【課題を解決するための手段】本発明のファームウェア
の立ち上げ同期方式は、複数のファームウェアがそれぞ
れ同一バス上に実装されているか否かを2値信号で示す
実装状態表示用レジスタと、各前記ファームウェアが立
ち上がったか否かを示す2値信号および前記実装状態表
示用レジスタの各2値信号の排他的論理和信号をそれぞ
れ発する複数の第1のゲート回路と、複数の前記第1の
ゲート回路の発生信号の論理和信号を発する第2のゲー
ト回路と、この第2のゲート回路の発生信号を格納し各
前記ファームウェアからアクセス可能な立ち上がり完了
表示用レジスタと、複数の前記第1のゲート回路の発生
信号を格納し各前記ファームウェアからアクセス可能な
立ち上がり状態表示用レジスタを備えている。[Means for Solving the Problems] The firmware start-up synchronization method of the present invention includes a mounting status display register that indicates whether or not a plurality of firmware pieces are each mounted on the same bus using a binary signal, and a plurality of first gate circuits each generating a binary signal indicating whether or not the firmware has started up and an exclusive OR signal of each binary signal of the mounting status display register; and a plurality of first gate circuits. a second gate circuit that generates an OR signal of the generated signals; a rising completion display register that stores the signal generated by the second gate circuit and is accessible from each of the firmware; and a plurality of first gate circuits. It is provided with a rising state display register that stores the generated signal and is accessible from each of the firmwares.
【0005】[0005]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be explained with reference to the drawings.
【0006】図1は、本発明の一実施例を示すブロック
図である。ファームウェア1、2、3は、立ち上がり時
にそれぞれ、立ち上がり表示信号用の信号線4、5、6
にオン信号を出力する。一方、共通部11のファームウ
ェア実装状態レジスタ7の各ビットはそれぞれファーム
ウェアに対応させてあり、ファームウェアが実装されて
いる場合はオン、未実装の場合はオフとなっている。こ
のレジスタ7の各ビット値と、ファームウェア1〜3が
出力する立ち上がり表示信号とをそれぞれ排他的論理和
ゲート13〜15に与え、その出力信号を立ち上がり状
態表示レジスタ8に格納する。この信号では、実装され
ていないファームウェアに対応するビットと、実装され
ていて立ち上がったファームウェアに対応するビットと
はオフ、また実装されている立ち上がっていないファー
ムウェアに対応するビットはオンになる。この信号の各
ビットを論理和ゲート16に与えて得られる立ち上がり
完了信号を信号線9を介して立ち上がり完了信号格納用
のレジスタ10に取り込む。ファームウェア1〜3はそ
れぞれ、立ち上がり表示信号をオンにした後、レジスタ
10を読み込むことにより全ファームウェアが立ち上が
ったかどうか認識することができる。実装されたファー
ムウェアがすべて立ち上がり完了するとレジスタ10が
オンになる。FIG. 1 is a block diagram showing one embodiment of the present invention. Firmware 1, 2, and 3 connect signal lines 4, 5, and 6 for rising display signals, respectively, at the time of rising.
outputs an on signal. On the other hand, each bit of the firmware implementation status register 7 of the common section 11 corresponds to the firmware, and is turned on when the firmware is installed, and turned off when the firmware is not installed. Each bit value of this register 7 and the rise display signal outputted by firmware 1-3 are applied to exclusive OR gates 13-15, respectively, and the output signals are stored in rise state display register 8. In this signal, bits corresponding to uninstalled firmware, bits corresponding to installed firmware that has started up are turned off, and bits corresponding to installed firmware that has not started up are turned on. Each bit of this signal is applied to an OR gate 16, and a rising completion signal obtained is taken into a register 10 for storing a rising completion signal via a signal line 9. Each of the firmwares 1 to 3 can recognize whether all firmwares have started up by reading the register 10 after turning on the start-up display signal. When all the installed firmware has finished starting up, the register 10 is turned on.
【0007】もし、例えばファームウェア3は実装され
ているが、障害のため立ち上がらずその立ち上がり表示
信号がオフのままになった場合、立ち上がり状態表示レ
ジスタ8はファームウェア3に対応するビットのみオン
となり、レジスタ10はオフのままになる。この場合に
は、立ち上がったファームウェア1、2では、ある時間
経過してもレジスタ10がオンにならないとき、立ち上
がり状態表示レジスタ8の値をデータバス12から読み
込むことにより、どのファームウェアが立ち上がってい
ないのかを知ることができる。If, for example, firmware 3 is installed but does not start up due to a failure and its rising display signal remains off, only the bit corresponding to firmware 3 in the rising state display register 8 is turned on, and the register 10 will remain off. In this case, if the register 10 of firmwares 1 and 2 that has started up does not turn on even after a certain period of time has passed, the value of the start-up status display register 8 can be read from the data bus 12 to determine which firmware has not started up. can be known.
【0008】[0008]
【発明の効果】以上説明したように本発明によれば、装
置立ち上げ時に各ファームウェアの立ち上がり表示信号
とファームウェア実装状態レジスタの各ファームウェア
に対応するビットとの排他的論理和をとり、その結果の
各ビットの論理和信号を作ることにより、各ファームウ
ェアは実装されている全ファームウェアの立ち上がり完
了を簡単にしかも確実に認識できると共に、実装された
ファームウェア中に立ち上がり完了しないものが有る場
合にどれが障害ファームウェアであるかを検出できる。[Effects of the Invention] As explained above, according to the present invention, when the device is started up, the exclusive OR of the rise indication signal of each firmware and the bit corresponding to each firmware in the firmware implementation status register is performed, and the result is By creating an OR signal for each bit, each firmware can easily and reliably recognize the completion of startup of all installed firmware, and if any of the installed firmware does not complete startup, which one is the problem? It can detect whether it is firmware.
【図1】本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.
1〜3 ファームウェア
4〜6,9 信号線
7 実装状態表示レジスタ
8 立ち上がり状態表示レジスタ10 レ
ジスタ
11 共通部
12 データバス
13〜15 排他的論理和ゲート16 論
理和ゲート1 to 3 Firmware 4 to 6, 9 Signal line 7 Mounting status display register 8 Rise status display register 10 Register 11 Common section 12 Data bus 13 to 15 Exclusive OR gate 16 OR gate
Claims (1)
バス上に実装されているか否かを2値信号で示す実装状
態表示用レジスタと、各前記ファームウェアが立ち上が
ったか否かを示す2値信号および前記実装状態表示用レ
ジスタの各2値信号の排他的論理和信号をそれぞれ発す
る複数の第1のゲート回路と、複数の前記第1のゲート
回路の発生信号の論理和信号を発する第2のゲート回路
と、この第2のゲート回路の発生信号を格納し各前記フ
ァームウェアからアクセス可能な立ち上がり完了表示用
レジスタと、複数の前記第1のゲート回路の発生信号を
格納し各前記ファームウェアからアクセス可能な立ち上
がり状態表示用レジスタを備えていることを特徴とする
マルチファームウェアの立ち上げ同期方式。1. A mounting status display register that indicates whether each of the plurality of firmware pieces is mounted on the same bus using a binary signal, and a binary signal indicating whether each of the firmware pieces has started up and the mounting status. a plurality of first gate circuits that each issue an exclusive OR signal of each binary signal of the display register; a second gate circuit that issues an OR signal of the signals generated by the plurality of first gate circuits; a rise completion display register that stores signals generated by the second gate circuit and is accessible from each firmware; and a rise status display register that stores signals generated by the plurality of first gate circuits and is accessible from each firmware. A multi-firmware startup synchronization method characterized by having registers for
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101142A JPH04332071A (en) | 1991-05-07 | 1991-05-07 | Synchronizing system for starting multi-firmware |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3101142A JPH04332071A (en) | 1991-05-07 | 1991-05-07 | Synchronizing system for starting multi-firmware |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04332071A true JPH04332071A (en) | 1992-11-19 |
Family
ID=14292836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3101142A Pending JPH04332071A (en) | 1991-05-07 | 1991-05-07 | Synchronizing system for starting multi-firmware |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04332071A (en) |
-
1991
- 1991-05-07 JP JP3101142A patent/JPH04332071A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4752928A (en) | Transaction analyzer | |
| JPH03500686A (en) | Integrated circuit structure analysis equipment for testing digital circuits | |
| KR900019188A (en) | Semiconductor integrated circuit with test method, test circuit and test circuit | |
| US4578666A (en) | Method of comparing data with asynchronous timebases | |
| JPH0257676B2 (en) | ||
| JP3109573B2 (en) | Fault LSI detection method | |
| US12196803B2 (en) | Signal test | |
| JPS594051B2 (en) | One-chip microprocessor test processing method | |
| JPS636642A (en) | Detecting device for card packing state | |
| JP3165131B2 (en) | Test method and test circuit for semiconductor integrated circuit | |
| JP3173648B2 (en) | Failure detection method | |
| JPH0546487A (en) | Detector for erroneous mounting of file panel | |
| JP2842840B2 (en) | Semiconductor device burn-in test equipment | |
| JP3340459B2 (en) | Signal determination device and signal determination method | |
| JP3488250B2 (en) | Serial data communication method | |
| JPS6220448A (en) | Bit sampling system | |
| JP2827573B2 (en) | Error detection timing control method | |
| JPS6319046A (en) | Register testing system | |
| JP2001208807A (en) | Inspection method for boards with multiple slots | |
| JPH0546498A (en) | Transmission data analyzer | |
| JPH08320806A (en) | Automatic fault detection system for digital IC | |
| KR930006579A (en) | How to diagnose errors in the printer | |
| KR970009437A (en) | Self-diagnosis device and method for electronic products | |
| JP2003058494A (en) | Semiconductor integrated circuit | |
| JPH07200417A (en) | Memory error detector |