JPH04332873A - デジタルオシロスコープ - Google Patents
デジタルオシロスコープInfo
- Publication number
- JPH04332873A JPH04332873A JP10304891A JP10304891A JPH04332873A JP H04332873 A JPH04332873 A JP H04332873A JP 10304891 A JP10304891 A JP 10304891A JP 10304891 A JP10304891 A JP 10304891A JP H04332873 A JPH04332873 A JP H04332873A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- circuit
- waveform
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、デジタルオシロスコー
プの表示に関し、詳しくはその表示画面を標準テレビ信
号規格の映像信号に変換し出力する機能を有するデジタ
ルオシロスコープに関するものである。
プの表示に関し、詳しくはその表示画面を標準テレビ信
号規格の映像信号に変換し出力する機能を有するデジタ
ルオシロスコープに関するものである。
【０００２】
【従来の技術】従来のデジタルオシロスコープでは、波
形観測結果をその内蔵ＣＲＴで表示を行い、外部の標準
のテレビ等に表示させることが出来なかった。この様な
デジタルオシロスコープを用いて、例えば波形の長時間
の観測を行い後に再現したいとする。
形観測結果をその内蔵ＣＲＴで表示を行い、外部の標準
のテレビ等に表示させることが出来なかった。この様な
デジタルオシロスコープを用いて、例えば波形の長時間
の観測を行い後に再現したいとする。
【０００３】
【発明が解決しようとする課題】上記のようなロングメ
モリを実現するためには、大容量のメモリが必要になり
、実現が困難であるという問題があった。。本発明はこ
の様な問題点を解決するためになされたものであり、デ
ジタルオシロスコープ等において、波形観測の結果を標
準のテレビ等に表示させる手段を設けさせ、ビデオ録画
などを可能にし長時間の波形観測の結果を記憶し観測す
ることのできるデジタルオシロスコープを実現すること
を目的とする。
モリを実現するためには、大容量のメモリが必要になり
、実現が困難であるという問題があった。。本発明はこ
の様な問題点を解決するためになされたものであり、デ
ジタルオシロスコープ等において、波形観測の結果を標
準のテレビ等に表示させる手段を設けさせ、ビデオ録画
などを可能にし長時間の波形観測の結果を記憶し観測す
ることのできるデジタルオシロスコープを実現すること
を目的とする。
【０００４】
【課題を解決するための手段】本発明は、アナログの入
力信号を、デジタル信号に変換するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換手段から入力したデジタル信号を記
憶する表示データ記憶手段と、前記表示データ記憶手段
から入力したデジタル信号を表示するための信号に変換
する波形表示回路と、前記波形表示回路から入力した信
号を表示する内蔵表示手段と、前記波形表示回路から入
力した信号を標準テレビ信号規格の映像信号に変換し出
力するテレビ出力変換回路を設け、一般のテレビにおい
て波形観測ができることを特徴とするデジタルオシロス
コープである。
力信号を、デジタル信号に変換するＡ／Ｄ変換回路と、
前記Ａ／Ｄ変換手段から入力したデジタル信号を記
憶する表示データ記憶手段と、前記表示データ記憶手段
から入力したデジタル信号を表示するための信号に変換
する波形表示回路と、前記波形表示回路から入力した信
号を表示する内蔵表示手段と、前記波形表示回路から入
力した信号を標準テレビ信号規格の映像信号に変換し出
力するテレビ出力変換回路を設け、一般のテレビにおい
て波形観測ができることを特徴とするデジタルオシロス
コープである。
【０００５】
【作用】デジタルオシロスコープ内蔵のＣＲＴに表示さ
せるための一画面毎のデータを、テレビ等に出力する際
に、複数のメモリを順番に用いることにより、内蔵のＣ
ＲＴに表示するタイミング（フレーム周期）に与えられ
る表示データを、テレビ等に表示するタイミング（テレ
ビ用のフレーム周期）でテレビ等に出力する。
せるための一画面毎のデータを、テレビ等に出力する際
に、複数のメモリを順番に用いることにより、内蔵のＣ
ＲＴに表示するタイミング（フレーム周期）に与えられ
る表示データを、テレビ等に表示するタイミング（テレ
ビ用のフレーム周期）でテレビ等に出力する。
【０００６】
【実施例】図１は、本発明の基本的な構成図である。
【０００７】１はＡ／Ｄ変換手段で、アナログの入力信
号を入力しデジタル信号に変換する。２は表示データ記
憶手段で、Ａ／Ｄ変換回路で変換したデジタル信号を記
憶する。３は波形表示回路で、表示データ記憶手段２か
ら出力されるデジタル信号を波形表示可能な信号に変換
する。４は内蔵表示手段で、波形表示回路３から入力し
た信号を表示する。５はテレビ出力変換回路で、波形表
示回路３から入力した信号を一般のテレビに出力できる
信号に変換する。この様な構成においては、入力信号を
Ａ／Ｄ変換回路１でデジタル信号に変換する。このデジ
タル信号のデータは表示データ記憶手段２に格納され、
本発明デジタルオシロスコープ全体の動作を制御してい
るようなＣＰＵで、読み出され演算処理を行ったのち波
形表示回路３に入力する。前記波形表示回路３では、前
記のデータを内蔵表示手段４で表示できるようなシリア
ル信号等に変換する。デジタルオシロスコープ本体に内
蔵されているような内蔵表示手段４は波形表示回路３か
らの信号で表示データを表示する。またテレビ出力変換
回路５は、本発明の特徴を担い、波形表示回路からの出
力信号ｓを一般のテレビに出力できる信号に変換してい
る。
号を入力しデジタル信号に変換する。２は表示データ記
憶手段で、Ａ／Ｄ変換回路で変換したデジタル信号を記
憶する。３は波形表示回路で、表示データ記憶手段２か
ら出力されるデジタル信号を波形表示可能な信号に変換
する。４は内蔵表示手段で、波形表示回路３から入力し
た信号を表示する。５はテレビ出力変換回路で、波形表
示回路３から入力した信号を一般のテレビに出力できる
信号に変換する。この様な構成においては、入力信号を
Ａ／Ｄ変換回路１でデジタル信号に変換する。このデジ
タル信号のデータは表示データ記憶手段２に格納され、
本発明デジタルオシロスコープ全体の動作を制御してい
るようなＣＰＵで、読み出され演算処理を行ったのち波
形表示回路３に入力する。前記波形表示回路３では、前
記のデータを内蔵表示手段４で表示できるようなシリア
ル信号等に変換する。デジタルオシロスコープ本体に内
蔵されているような内蔵表示手段４は波形表示回路３か
らの信号で表示データを表示する。またテレビ出力変換
回路５は、本発明の特徴を担い、波形表示回路からの出
力信号ｓを一般のテレビに出力できる信号に変換してい
る。
【０００８】図２は、本発明の一実施例の具体的構成図
で、図１内のテレビ出力変換回路５を詳しく説明したも
のである。図において、１０，１１はデータ変換回路で
、図１内の内蔵表示手段４に入力されるビデオ用のシリ
アルデータの信号ｓを８ビットの信号にデータ変換回路
１０で変換し、バッファ２０，２２，２４に出力する。 変換メモリ１７〜１９から読み出された８ビットデータ
はバッファ２６，２８，３０を介し、データ変換回路１
１でシリアル信号に変換し、端子Ｖｏｕｔ からシリア
ルのテレビ信号として出力される。１２，１３はアドレ
スカウンタで、端子Ｃｏｉｎからの表示クロック（内蔵
表示手段４の１点を表示する時間を示すクロック）の８
分周のタイミングのパルスをアドレスカウンタ１２でカ
ウントし、書き込みアドレスをバッファ２１，２３，２
５を介し変換メモリ１７〜１９に出力する。アドレスカ
ウンタ１３は、端子Ｃｖｉｎからのテレビ信号表示クロ
ックの８分周のタイミングのパルスをカウントし、読出
しアドレスをバッファ２７，２９，３１を介し変換メモ
リ１７〜１９に出力する。１４は書き込み信号発生回路
で、端子Ｆｏｉｎから入力される内蔵表示手段４のフレ
ーム信号（内蔵表示手段４の１画面を表示する時間を示
すパルス）を入力し、変換メモリ１７〜１９の書き込み
信号ｗ１，ｗ２，ｗ３をバッファ２０〜２５および変換
メモリ１７〜１９に出力する。１５は読出し信号発生回
路で、タインミング調整回路１６からの信号を入力し、
変換メモリ１７〜１９の読出し信号ｒ１，ｒ２，ｒ３を
バッファ２６〜３１および変換メモリ１７〜１９に出力
する。 タインミング調整回路１６は、書き込み信号発生回路１
４からの信号と、端子Ｆｖｉｎから入力されるテレビフ
レーム信号（テレビの１画面を表示する時間を示すパル
ス）と、上記端子Ｃｖｉｎからのテレビ信号表示クロッ
クを入力し、内蔵表示手段４のフレーム信号とテレビフ
レーム信号とのずれを調整させる信号を読出し信号発生
回路１５に出力し、読出し用のアドレスカウンタ１３と
データ変換回路１１で用いる信号を出力する。
で、図１内のテレビ出力変換回路５を詳しく説明したも
のである。図において、１０，１１はデータ変換回路で
、図１内の内蔵表示手段４に入力されるビデオ用のシリ
アルデータの信号ｓを８ビットの信号にデータ変換回路
１０で変換し、バッファ２０，２２，２４に出力する。 変換メモリ１７〜１９から読み出された８ビットデータ
はバッファ２６，２８，３０を介し、データ変換回路１
１でシリアル信号に変換し、端子Ｖｏｕｔ からシリア
ルのテレビ信号として出力される。１２，１３はアドレ
スカウンタで、端子Ｃｏｉｎからの表示クロック（内蔵
表示手段４の１点を表示する時間を示すクロック）の８
分周のタイミングのパルスをアドレスカウンタ１２でカ
ウントし、書き込みアドレスをバッファ２１，２３，２
５を介し変換メモリ１７〜１９に出力する。アドレスカ
ウンタ１３は、端子Ｃｖｉｎからのテレビ信号表示クロ
ックの８分周のタイミングのパルスをカウントし、読出
しアドレスをバッファ２７，２９，３１を介し変換メモ
リ１７〜１９に出力する。１４は書き込み信号発生回路
で、端子Ｆｏｉｎから入力される内蔵表示手段４のフレ
ーム信号（内蔵表示手段４の１画面を表示する時間を示
すパルス）を入力し、変換メモリ１７〜１９の書き込み
信号ｗ１，ｗ２，ｗ３をバッファ２０〜２５および変換
メモリ１７〜１９に出力する。１５は読出し信号発生回
路で、タインミング調整回路１６からの信号を入力し、
変換メモリ１７〜１９の読出し信号ｒ１，ｒ２，ｒ３を
バッファ２６〜３１および変換メモリ１７〜１９に出力
する。 タインミング調整回路１６は、書き込み信号発生回路１
４からの信号と、端子Ｆｖｉｎから入力されるテレビフ
レーム信号（テレビの１画面を表示する時間を示すパル
ス）と、上記端子Ｃｖｉｎからのテレビ信号表示クロッ
クを入力し、内蔵表示手段４のフレーム信号とテレビフ
レーム信号とのずれを調整させる信号を読出し信号発生
回路１５に出力し、読出し用のアドレスカウンタ１３と
データ変換回路１１で用いる信号を出力する。
【０００９】表示データは、フレーム信号の１周期毎に
１画面ずつ波形表示回路３からシリアル信号で送られて
くる。そして、テレビフレーム信号の１周期毎に１画面
ずつ表示データを一般のテレビに出力する。但し、フレ
ーム信号とテレビフレーム信号は同期がとれていないか
ら、フレーム信号で変換メモリ１７〜１９に順番に表示
データを書き込み、テレビフレーム信号で変換メモリ１
７〜１９から順番に表示データを読出すと、書き込みと
読出しが同時に、同一メモリで行われることになる。こ
れを回避するためにタインミング調整回路１６で、書き
込み信号発生回路１４からの信号と、端子Ｆｖｉｎから
入力されるテレビフレーム信号（テレビの１画面を表示
する時間を示すパルス）と、上記端子Ｃｖｉｎからのテ
レビ信号表示クロックを入力し、内蔵表示手段４のフレ
ーム信号とテレビフレーム信号とのずれを調整させる信
号を読出し信号発生回路１５に出力し、読出し用のアド
レスカウンタ１３とデータ変換回路１１で用いる信号を
出力する。この信号に基づき読出し信号発生回路１５は
、書き込みと読出しが重ならないタイミングで、読出し
信号ｒ１，ｒ２，ｒ３をバッファ２６〜３１および変換
メモリ１７〜１９に出力する。バッファ２０〜３１は書
き込み信号ｗ１，ｗ２，ｗ３と読出し信号ｒ１，ｒ２，
ｒ３に基づいてメモリ１７〜１９に入力されるアドレス
の制御およびデータの書き込み読出しの制御を行う。
１画面ずつ波形表示回路３からシリアル信号で送られて
くる。そして、テレビフレーム信号の１周期毎に１画面
ずつ表示データを一般のテレビに出力する。但し、フレ
ーム信号とテレビフレーム信号は同期がとれていないか
ら、フレーム信号で変換メモリ１７〜１９に順番に表示
データを書き込み、テレビフレーム信号で変換メモリ１
７〜１９から順番に表示データを読出すと、書き込みと
読出しが同時に、同一メモリで行われることになる。こ
れを回避するためにタインミング調整回路１６で、書き
込み信号発生回路１４からの信号と、端子Ｆｖｉｎから
入力されるテレビフレーム信号（テレビの１画面を表示
する時間を示すパルス）と、上記端子Ｃｖｉｎからのテ
レビ信号表示クロックを入力し、内蔵表示手段４のフレ
ーム信号とテレビフレーム信号とのずれを調整させる信
号を読出し信号発生回路１５に出力し、読出し用のアド
レスカウンタ１３とデータ変換回路１１で用いる信号を
出力する。この信号に基づき読出し信号発生回路１５は
、書き込みと読出しが重ならないタイミングで、読出し
信号ｒ１，ｒ２，ｒ３をバッファ２６〜３１および変換
メモリ１７〜１９に出力する。バッファ２０〜３１は書
き込み信号ｗ１，ｗ２，ｗ３と読出し信号ｒ１，ｒ２，
ｒ３に基づいてメモリ１７〜１９に入力されるアドレス
の制御およびデータの書き込み読出しの制御を行う。
【００１０】この様な構成の動作を図３に示すタイムチ
ャートで説明する。本実施例では３個のメモリで表示デ
ータを順番に格納してゆくので、書き込み信号ｗ１，ｗ
２，ｗ３はフレーム信号を３分周したものとなる。各々
の信号がＬレベルで動作の許可状態である。たとえば、
書き込み信号ｗ１がＬレベル状態において、変換メモリ
１７は書き込み状態になり、バッファ２１を介して入力
されるアドレスカウンタ１３からの書き込みアドレスに
、バッファ２０を介した８ビットの表示データが書き込
まれる。また、テレビフレーム信号を３分周して読出し
信号としている。読出し信号ｒ１がＬレベル状態におい
て、変換メモリ１７は読出し状態になり、バッファ２７
を介して入力される、アドレスカウンタ１４からの読み
出しアドレスから、バッファ２６を介した８ビットの表
示データが読み出され、データ変換回路１１でシリアル
信号に変換し、端子Ｖｏｕｔ からテレビ信号を出力す
る。
ャートで説明する。本実施例では３個のメモリで表示デ
ータを順番に格納してゆくので、書き込み信号ｗ１，ｗ
２，ｗ３はフレーム信号を３分周したものとなる。各々
の信号がＬレベルで動作の許可状態である。たとえば、
書き込み信号ｗ１がＬレベル状態において、変換メモリ
１７は書き込み状態になり、バッファ２１を介して入力
されるアドレスカウンタ１３からの書き込みアドレスに
、バッファ２０を介した８ビットの表示データが書き込
まれる。また、テレビフレーム信号を３分周して読出し
信号としている。読出し信号ｒ１がＬレベル状態におい
て、変換メモリ１７は読出し状態になり、バッファ２７
を介して入力される、アドレスカウンタ１４からの読み
出しアドレスから、バッファ２６を介した８ビットの表
示データが読み出され、データ変換回路１１でシリアル
信号に変換し、端子Ｖｏｕｔ からテレビ信号を出力す
る。
【００１１】しかしながら、図３内に示す、テレビフレ
ーム信号を３分周しただけのｒ１´に着目すると、フレ
ーム信号が立ち上がったｔ１ からテレビフレーム信号
が立ち上がるまでの間に、変換メモリ１７では書き込み
と読出しが同時に行われてしまうことが理解される。タ
インミング調整回路１６ではこのとき（ｔ１ からｔ２
の期間）、すべてのメモリの読出しを禁止し、次のテ
レビフレーム信号の立ち上がりから、変換メモリ１７，
１８，１９と順番に読出しを行うように読出し信号発生
回路などに信号を出力する。この様にして、周期の違う
フレーム信号（例えば５９．９７Ｈｚ ）とテレビフレ
ーム信号（例えばＮＴＳＣ方式では６０Ｈｚ ）とを用
いて、テレビへの表示データの出力を行う。
ーム信号を３分周しただけのｒ１´に着目すると、フレ
ーム信号が立ち上がったｔ１ からテレビフレーム信号
が立ち上がるまでの間に、変換メモリ１７では書き込み
と読出しが同時に行われてしまうことが理解される。タ
インミング調整回路１６ではこのとき（ｔ１ からｔ２
の期間）、すべてのメモリの読出しを禁止し、次のテ
レビフレーム信号の立ち上がりから、変換メモリ１７，
１８，１９と順番に読出しを行うように読出し信号発生
回路などに信号を出力する。この様にして、周期の違う
フレーム信号（例えば５９．９７Ｈｚ ）とテレビフレ
ーム信号（例えばＮＴＳＣ方式では６０Ｈｚ ）とを用
いて、テレビへの表示データの出力を行う。
【００１２】
【発明の効果】本発明により、デジタルオシロスコープ
内蔵のＣＲＴに表示させた内容を、テレビ等に出力する
ことが可能になった。
内蔵のＣＲＴに表示させた内容を、テレビ等に出力する
ことが可能になった。
【図１】本発明の構成図である。
【図２】本発明の一実施例を示す図である。
【図３】本発明の一実施例動作を示すタイムチャートで
ある。
ある。
１…Ａ／Ｄ変換手段、
２…表示データ記憶手段、
３…波形表示回路、
４…内蔵表示手段、
５…テレビ出力変換回路、
１０，１１…データ変換回路、
１２，１３…アドレスカウンタ、
１４，１５…信号発生回路、
１６…タインミング調整回路、
１７〜１９…変換メモリ、
２０〜３１…バッファ。
Claims (1)
- 【請求項１】アナログの入力信号を、デジタル信号に変
換するＡ／Ｄ変換回路と、 前記Ａ／Ｄ変換手段から
入力したデジタル信号を記憶する表示データ記憶手段と
、前記表示データ記憶手段から入力したデジタル信号を
表示するための信号に変換する波形表示回路と、前記波
形表示回路から入力した信号を表示する内蔵表示手段と
、前記波形表示回路から入力した信号を標準テレビ信号
規格の映像信号に変換し出力するテレビ出力変換回路を
設け、一般のテレビにおいて波形観測ができることを特
徴とするデジタルオシロスコープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03103048A JP3075425B2 (ja) | 1991-05-09 | 1991-05-09 | デジタルオシロスコープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03103048A JP3075425B2 (ja) | 1991-05-09 | 1991-05-09 | デジタルオシロスコープ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04332873A true JPH04332873A (ja) | 1992-11-19 |
| JP3075425B2 JP3075425B2 (ja) | 2000-08-14 |
Family
ID=14343789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03103048A Expired - Fee Related JP3075425B2 (ja) | 1991-05-09 | 1991-05-09 | デジタルオシロスコープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3075425B2 (ja) |
-
1991
- 1991-05-09 JP JP03103048A patent/JP3075425B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3075425B2 (ja) | 2000-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60249185A (ja) | デイスプレイコントロ−ラ | |
| JPH0229691A (ja) | 液晶表示装置 | |
| JPH04332873A (ja) | デジタルオシロスコープ | |
| JPH0448269A (ja) | デジタルオシロスコープ | |
| KR970003177A (ko) | 비디오 처리장치 | |
| JP3839206B2 (ja) | 映像表示装置 | |
| JPH0422874A (ja) | 波形表示装置 | |
| JPS6322594B2 (ja) | ||
| JP3517946B2 (ja) | メモリ装置 | |
| KR100206580B1 (ko) | 액정 표시 장치의 4분주 데이타를 위한 메모리 장치 | |
| KR960013005A (ko) | 영상 처리 시스템의 영상 확대 장치 | |
| JPH0250218A (ja) | 画面上位置記憶装置 | |
| JP2548018B2 (ja) | 倍速変換装置 | |
| JPS63257785A (ja) | 走査周波数変換方式 | |
| JPH0755843A (ja) | 電気信号表示装置 | |
| JPH04286275A (ja) | 静止画像再生装置 | |
| JPS6367083A (ja) | 映像縮小表示回路 | |
| KR100256498B1 (ko) | 피디피 텔레비전의 동적램 인터페이스 장치에 있어서 프레임버퍼 제어장치. | |
| JPH0717011Y2 (ja) | 波形表示装置 | |
| KR970057687A (ko) | 피디피 티브이(pdp tv)의 메모리 장치 | |
| JPS60198588A (ja) | 入出力装置 | |
| JP3311581B2 (ja) | 液晶表示装置 | |
| JPH01110343A (ja) | Ｔｖ内視鏡における画像のセンタリング補正装置 | |
| JPS62219172A (ja) | 画像記録再生装置 | |
| JPS62202696A (ja) | テレビ信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |