JPH04334020A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04334020A JPH04334020A JP10529091A JP10529091A JPH04334020A JP H04334020 A JPH04334020 A JP H04334020A JP 10529091 A JP10529091 A JP 10529091A JP 10529091 A JP10529091 A JP 10529091A JP H04334020 A JPH04334020 A JP H04334020A
- Authority
- JP
- Japan
- Prior art keywords
- film
- melting point
- high melting
- point metal
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は，半導体装置の電極配線
構造，特に，メタルとシリコンのコンタクト構造の形成
方法に関するものである。
構造，特に，メタルとシリコンのコンタクト構造の形成
方法に関するものである。
【０００２】ＬＳＩなどの半導体装置の微細化は急速に
進展しつつあり，それに伴って，コンタクト部分の低抵
抗化，即ち，コンタクト抵抗や拡散層の低抵抗化，また
，浅い不純物拡散層の形成，更にまた，セルフアライメ
ント方式の有効な利用などが重要な問題となっており，
そのような問題に対処できる技術が必要とされている。
進展しつつあり，それに伴って，コンタクト部分の低抵
抗化，即ち，コンタクト抵抗や拡散層の低抵抗化，また
，浅い不純物拡散層の形成，更にまた，セルフアライメ
ント方式の有効な利用などが重要な問題となっており，
そのような問題に対処できる技術が必要とされている。
【０００３】
【従来の技術】図４は従来例の説明図である。図におい
て，３１はＳｉ基板， ３２はＳｉＯ２膜， ３３はコ
ンタクトホール， ３４はＴｉ膜， ３５はＴｉ５Ｓｉ
３膜， ３６は ＴｉＳｉ２膜である。
て，３１はＳｉ基板， ３２はＳｉＯ２膜， ３３はコ
ンタクトホール， ３４はＴｉ膜， ３５はＴｉ５Ｓｉ
３膜， ３６は ＴｉＳｉ２膜である。
【０００４】従来の半導体装置においては，メタルとシ
リコン（Ｓｉ）のコンタクト部分においては， 金属配
線材料， 或いは， 高融点金属がＳｉ基板と直接に接
している場合が多い。
リコン（Ｓｉ）のコンタクト部分においては， 金属配
線材料， 或いは， 高融点金属がＳｉ基板と直接に接
している場合が多い。
【０００５】ところが， 半導体素子の微細化に伴い，
従来よりも浅い不純物拡散層の形成が行われると，
コンタクト抵抗の増加， 接合破壊などが問題となる。
従来よりも浅い不純物拡散層の形成が行われると，
コンタクト抵抗の増加， 接合破壊などが問題となる。
【０００６】
【発明が解決しようとする課題】そこで，セルフアライ
メント方式によるメタルとメタルシリサイドのコンタク
ト構造，特に，チタンシリサイド（ＴｉＳｉ２） とＳ
ｉのコンタクト構造の形成については，図４に示すよう
に，次のようなプロセスが提案されている。
メント方式によるメタルとメタルシリサイドのコンタク
ト構造，特に，チタンシリサイド（ＴｉＳｉ２） とＳ
ｉのコンタクト構造の形成については，図４に示すよう
に，次のようなプロセスが提案されている。
【０００７】即ち，図４（ａ）に示すように，二酸化シ
リコン（ＳｉＯ２）膜３２で被覆され， コンタクトホ
ール３３が形成されたＳｉ基板３１上にチタン（Ｔｉ）
膜３４をスパッタにより被覆形成する。
リコン（ＳｉＯ２）膜３２で被覆され， コンタクトホ
ール３３が形成されたＳｉ基板３１上にチタン（Ｔｉ）
膜３４をスパッタにより被覆形成する。
【０００８】図４（ｂ）に示すように，ラピッド・サー
マル・アニール（ＲＴＡ） 等のランプ加熱処理により
ＴｉとＳｉの固相反応を利用して， コンタクトホール
３３内のＴｉとＳｉのコンタクト部分にのみ， チタン
リッチなシリサイド（Ｔｉ５Ｓｉ３ ， ＴｉＳｉ）膜
３５を形成する。
マル・アニール（ＲＴＡ） 等のランプ加熱処理により
ＴｉとＳｉの固相反応を利用して， コンタクトホール
３３内のＴｉとＳｉのコンタクト部分にのみ， チタン
リッチなシリサイド（Ｔｉ５Ｓｉ３ ， ＴｉＳｉ）膜
３５を形成する。
【０００９】次に， 図４（ｃ）に示すように，ＳｉＯ
２膜３２上の未反応のＴｉ膜３４を過酸化水素とアンモ
ニア水により， ウエットエッチングで除去する。再び
， 図４（ｄ）に示すように，ＲＴＡ 等のランプ加熱
処理を行い， チタンリッチなシリサイド膜３５から，
チタンダイシリサイド（ＴｉＳｉ２） 膜３６を形成
する。
２膜３２上の未反応のＴｉ膜３４を過酸化水素とアンモ
ニア水により， ウエットエッチングで除去する。再び
， 図４（ｄ）に示すように，ＲＴＡ 等のランプ加熱
処理を行い， チタンリッチなシリサイド膜３５から，
チタンダイシリサイド（ＴｉＳｉ２） 膜３６を形成
する。
【００１０】しかし， Ｔｉ膜３４形成後の熱処理や，
ウエットエッチング処理等， 工程数の増加や， Ｓ
ｉ基板のハンドリングの煩わしさ， プロセス条件の複
雑化等の幾つかの問題点が生じ， このことにより，
生産効率及び半導体装置の信頼性が低下する。
ウエットエッチング処理等， 工程数の増加や， Ｓ
ｉ基板のハンドリングの煩わしさ， プロセス条件の複
雑化等の幾つかの問題点が生じ， このことにより，
生産効率及び半導体装置の信頼性が低下する。
【００１１】本発明は， 上記の問題点に鑑み， 熱処
理やウエットエッチング処理等のない簡単な工程で低抵
抗化を実現する手段を得ることを目的として提供される
ものである。
理やウエットエッチング処理等のない簡単な工程で低抵
抗化を実現する手段を得ることを目的として提供される
ものである。
【００１２】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１はＳｉ基板，２は絶縁膜，３
はコンタクトホール，４は高融点金属， ５は高融点金
属窒化膜，６は高融点金属シリサイド膜，７は電極配線
膜である。
図である。図において，１はＳｉ基板，２は絶縁膜，３
はコンタクトホール，４は高融点金属， ５は高融点金
属窒化膜，６は高融点金属シリサイド膜，７は電極配線
膜である。
【００１３】上記の問題点を解決するためには， Ｔｉ
のような高融点金属をアルゴン（Ａｒ）雰囲気中にてス
パッタさせて， Ｓｉ基板上に堆積させ， 次に， 反
応ガスをＡｒから， 窒素（Ｎ２）に切替え， Ｎ２を
主体とする雰囲気中で， 上層に窒化チタン（ＴｉＮ）
を堆積させて， Ｔｉ／ＴｉＮ 構造を形成し， 次
に， 真空を破ることなく連続的に熱処理して， 選択
的にメタル／Ｓｉのコンタクト部分に高融点金属のシリ
サイドを形成すれば良い。
のような高融点金属をアルゴン（Ａｒ）雰囲気中にてス
パッタさせて， Ｓｉ基板上に堆積させ， 次に， 反
応ガスをＡｒから， 窒素（Ｎ２）に切替え， Ｎ２を
主体とする雰囲気中で， 上層に窒化チタン（ＴｉＮ）
を堆積させて， Ｔｉ／ＴｉＮ 構造を形成し， 次
に， 真空を破ることなく連続的に熱処理して， 選択
的にメタル／Ｓｉのコンタクト部分に高融点金属のシリ
サイドを形成すれば良い。
【００１４】即ち，本発明の目的は，図１（ａ）に示す
ような，コンタクトホール３を有する絶縁膜２が表面に
形成されたシリコン基板１と電極金属膜とのコンタクト
をとる半導体装置の製造法において，図１（ｂ）に示す
ように，Ａｒ雰囲気中で， 少なくとも該Ｓｉ基板１上
に高融点金属膜４を堆積する工程と，次に， 図１（ｃ
）に示すように，該Ａｒ雰囲気をＮ２雰囲気に切替え，
該Ｎ２雰囲気気中で該高融点金属膜４上に高融点金属
窒化膜５を積層する工程と，続いて， 図１（ｄ）に示
すように，真空を破ることなく， 該Ｓｉ基板１を熱処
理し， 選択的に該コンタクトホール３内の該Ｓｉ基板
１と高融点金属窒化膜５のコンタクト部分に高融点金属
シリサイド膜６を形成する工程と，しかる後に， 図１
（ｅ）に示すように，該高融点金属シリサイド膜６上に
電極配線膜７を形成する工程とを含むことにより達成さ
れる。
ような，コンタクトホール３を有する絶縁膜２が表面に
形成されたシリコン基板１と電極金属膜とのコンタクト
をとる半導体装置の製造法において，図１（ｂ）に示す
ように，Ａｒ雰囲気中で， 少なくとも該Ｓｉ基板１上
に高融点金属膜４を堆積する工程と，次に， 図１（ｃ
）に示すように，該Ａｒ雰囲気をＮ２雰囲気に切替え，
該Ｎ２雰囲気気中で該高融点金属膜４上に高融点金属
窒化膜５を積層する工程と，続いて， 図１（ｄ）に示
すように，真空を破ることなく， 該Ｓｉ基板１を熱処
理し， 選択的に該コンタクトホール３内の該Ｓｉ基板
１と高融点金属窒化膜５のコンタクト部分に高融点金属
シリサイド膜６を形成する工程と，しかる後に， 図１
（ｅ）に示すように，該高融点金属シリサイド膜６上に
電極配線膜７を形成する工程とを含むことにより達成さ
れる。
【００１５】
【作用】本発明による工程によって，Ｔｉ膜上に形成さ
れた ＴｉＮ膜は， スパッタガスとしてＮ２ガスのみ
を使用し， プロセス中の圧力を比較的高くし， Ｓｉ
基板の加熱を行わずに形成しているために， ＴｉＮ
膜中に過飽和のＮ２が多く含まれている。
れた ＴｉＮ膜は， スパッタガスとしてＮ２ガスのみ
を使用し， プロセス中の圧力を比較的高くし， Ｓｉ
基板の加熱を行わずに形成しているために， ＴｉＮ
膜中に過飽和のＮ２が多く含まれている。
【００１６】従って， その後の熱処理で， Ｔｉと基
板Ｓｉの直接接している部分で起こるシリサイド反応は
， 上層にあるＮ２リッチな ＴｉＮ膜中に含まれる過
飽和のＮ２が， 下層のＴｉ膜中に拡散するので， 基
板中のＳｉを過度に消失することなく， コンタクト部
分に選択的に ＴｉＳｉ２を形成することができる。
板Ｓｉの直接接している部分で起こるシリサイド反応は
， 上層にあるＮ２リッチな ＴｉＮ膜中に含まれる過
飽和のＮ２が， 下層のＴｉ膜中に拡散するので， 基
板中のＳｉを過度に消失することなく， コンタクト部
分に選択的に ＴｉＳｉ２を形成することができる。
【００１７】本発明によれば， 上述の従来例の工程で
示した ＴｉＳｉ２とＳｉのコンタクト構造の形成時に
生ずる問題をクリアでき， 熱処理やウエットエッチン
グ処理等のプロセスを省略することができる。
示した ＴｉＳｉ２とＳｉのコンタクト構造の形成時に
生ずる問題をクリアでき， 熱処理やウエットエッチン
グ処理等のプロセスを省略することができる。
【００１８】
【実施例】図２は本発明の一実施例の工程順模式断面図
，図３は本発明の実施例に用いた装置の模式構造図であ
る。
，図３は本発明の実施例に用いた装置の模式構造図であ
る。
【００１９】図において，８はＳｉ基板，９はＳｉＯ２
膜，１０はコンタクトホール，１１はＴｉ膜， １２は
ＴｉＮ膜， １３は ＴｉＳｉ２膜， １４はＡｌ合
金膜， １５はチャンバ， １６はランプヒータ， １
７はＴｉターゲット， １８はＡｒガス導入口， １９
はＮ２ガス導入口， ２０はＤＣ電源， ２１は排気口
， ２２は基板搬出入用チャンバ， ２３はロードロッ
ク， ２４はハンドラー室， ２５はロボットハンドラ
ー， ２６はチャンバＡ， ２７はチャンバＢ ２８
はチャンバＣ， ２９はチャンバＤ，３０はチャンバＥ
である。
膜，１０はコンタクトホール，１１はＴｉ膜， １２は
ＴｉＮ膜， １３は ＴｉＳｉ２膜， １４はＡｌ合
金膜， １５はチャンバ， １６はランプヒータ， １
７はＴｉターゲット， １８はＡｒガス導入口， １９
はＮ２ガス導入口， ２０はＤＣ電源， ２１は排気口
， ２２は基板搬出入用チャンバ， ２３はロードロッ
ク， ２４はハンドラー室， ２５はロボットハンドラ
ー， ２６はチャンバＡ， ２７はチャンバＢ ２８
はチャンバＣ， ２９はチャンバＤ，３０はチャンバＥ
である。
【００２０】図２は本発明をＡｌ合金膜の電極配線層と
Ｓｉ基板とのコンタクト部にバリアメタルとして，低抵
抗の ＴｉＳｉ２膜を用いた例である。本発明のプロセ
スは，図３（ａ）に示す装置を使用した。
Ｓｉ基板とのコンタクト部にバリアメタルとして，低抵
抗の ＴｉＳｉ２膜を用いた例である。本発明のプロセ
スは，図３（ａ）に示す装置を使用した。
【００２１】図２（ａ）に示すように，コンタクト領域
にコンタクト用の高濃度拡散を行ったＳｉ基板８上に１
μｍの厚さにＳｉＯ２膜９を形成する。このＳｉＯ２膜
９を，図示しないレジスト膜をマスクとしてドライエッ
チングによりパターニングして，コンタクトホール１０
を形成する。
にコンタクト用の高濃度拡散を行ったＳｉ基板８上に１
μｍの厚さにＳｉＯ２膜９を形成する。このＳｉＯ２膜
９を，図示しないレジスト膜をマスクとしてドライエッ
チングによりパターニングして，コンタクトホール１０
を形成する。
【００２２】このＳｉ基板８のコンタクトホール１０内
の自然酸化膜を希弗酸系の水溶液でウエットエッチング
して除去した後， Ｓｉ基板８を図３（ａ）に示す装置
にセットする。
の自然酸化膜を希弗酸系の水溶液でウエットエッチング
して除去した後， Ｓｉ基板８を図３（ａ）に示す装置
にセットする。
【００２３】図２（ｂ）に示すように，Ｓｉ基板８上に
Ｔｉ膜１１をスパッタにより ５００Åの厚さに被覆す
る。Ｔｉ膜１１のスパッタ条件はＤＣ出力が ５００Ｗ
，Ａｒガス流量３０ｓｃｃｍ，チャンバ内ガス圧力２．
０ｍＴｏｒｒで行った。
Ｔｉ膜１１をスパッタにより ５００Åの厚さに被覆す
る。Ｔｉ膜１１のスパッタ条件はＤＣ出力が ５００Ｗ
，Ａｒガス流量３０ｓｃｃｍ，チャンバ内ガス圧力２．
０ｍＴｏｒｒで行った。
【００２４】次に，図２（ｃ）に示すように，反応ガス
をＡｒからＮ２に切替え， Ｎ２を主体とする雰囲気に
て， Ｓｉ基板８上に ＴｉＮ膜１２を １，０００Å
の厚さに堆積して， Ｔｉ／ＴｉＮ 構造を形成する。
をＡｒからＮ２に切替え， Ｎ２を主体とする雰囲気に
て， Ｓｉ基板８上に ＴｉＮ膜１２を １，０００Å
の厚さに堆積して， Ｔｉ／ＴｉＮ 構造を形成する。
【００２５】ＴｉＮ 膜１２のスパッタ条件はＤＣ出力
が ５００Ｗ，Ｎ２ガス流量１５０ｓｃｃｍ， チャ
ンバ内ガス圧力１０ｍＴｏｒｒで行った。次に，図２（
ｄ）に示すように，ＲＴＡ により，７００℃の熱処理
を３０秒行うと， Ｓｉ基板８にコンタクトする部分の
ＴｉＮ膜１２にＳｉ基板８よりＳｉが拡散して，Ｔｉ
Ｓｉ２ 膜１３が形成される。
が ５００Ｗ，Ｎ２ガス流量１５０ｓｃｃｍ， チャ
ンバ内ガス圧力１０ｍＴｏｒｒで行った。次に，図２（
ｄ）に示すように，ＲＴＡ により，７００℃の熱処理
を３０秒行うと， Ｓｉ基板８にコンタクトする部分の
ＴｉＮ膜１２にＳｉ基板８よりＳｉが拡散して，Ｔｉ
Ｓｉ２ 膜１３が形成される。
【００２６】また，同時にＳｉＯ２膜９上の薄いＴｉ膜
１１にも， 上層の ＴｉＮ膜１２から窒素原子（Ｎ）
が拡散して， 全体が ＴｉＮ膜１２になる。最後に，
図２（ｅ）に示すように別のスパッタ装置を用いて，
Ｓｉ基板８上に銅（Ｃｕ）及びＳｉを各１％含んだア
ルミニウム（Ａｌ）合金膜１４を１μｍの厚さに被覆し
，パタニングして，電極配線層を形成する。
１１にも， 上層の ＴｉＮ膜１２から窒素原子（Ｎ）
が拡散して， 全体が ＴｉＮ膜１２になる。最後に，
図２（ｅ）に示すように別のスパッタ装置を用いて，
Ｓｉ基板８上に銅（Ｃｕ）及びＳｉを各１％含んだア
ルミニウム（Ａｌ）合金膜１４を１μｍの厚さに被覆し
，パタニングして，電極配線層を形成する。
【００２７】以上，Ｔｉ膜のスパッタから， チタンシ
リサイド膜の形成までを同一チャンバ内で行ったが，
他の実施例として， 図３（ｂ）に示すように，配線工
程を真空搬送の連続処理装置で行うもできる。
リサイド膜の形成までを同一チャンバ内で行ったが，
他の実施例として， 図３（ｂ）に示すように，配線工
程を真空搬送の連続処理装置で行うもできる。
【００２８】即ち，図３（ｂ）の装置の基板搬出入用チ
ャンバ２２内にＳｉ基板８をセットし，真空にした後，
ロードロック２３を開いて， Ｓｉ基板８をハンドラー
室２４に搬送する。そして， ロボットハンドラー２５
によりＳｉ基板８を先ずチャンバＡ２６にセットする。
ャンバ２２内にＳｉ基板８をセットし，真空にした後，
ロードロック２３を開いて， Ｓｉ基板８をハンドラー
室２４に搬送する。そして， ロボットハンドラー２５
によりＳｉ基板８を先ずチャンバＡ２６にセットする。
【００２９】ここで， ＡｒスパッタによりＳｉ基板８
のコンタクトホール１０内の自然酸化膜を除去する。そ
の後， 前述の搬送方法により， Ｓｉ基板８をチャン
バＢ２７内にセットし， 図２（ｂ）に示すＴｉ膜１１
のスパッタを行う。
のコンタクトホール１０内の自然酸化膜を除去する。そ
の後， 前述の搬送方法により， Ｓｉ基板８をチャン
バＢ２７内にセットし， 図２（ｂ）に示すＴｉ膜１１
のスパッタを行う。
【００３０】同様にして， チャンバＣ２８内で Ｔｉ
Ｎ膜１２のスパッタ， チャンバＤ２９内でランプ加熱
による ＴｉＳｉ２膜１３の形成， チャンバＥ３０内
でＡｌ合金膜１４のスパッタを連続的に行う。
Ｎ膜１２のスパッタ， チャンバＤ２９内でランプ加熱
による ＴｉＳｉ２膜１３の形成， チャンバＥ３０内
でＡｌ合金膜１４のスパッタを連続的に行う。
【００３１】このようにして， 真空を破ることなく，
不活性ガス中で， Ｓｉと配線金属のコンタクト部分
の低抵抗化， ならびに熱的に安定な電極配線構造を形
成することができる。
不活性ガス中で， Ｓｉと配線金属のコンタクト部分
の低抵抗化， ならびに熱的に安定な電極配線構造を形
成することができる。
【００３２】
【発明の効果】以上説明したように， 本発明によれば
， 低抵抗，かつ，熱的に安定で，信頼性の高い金属と
Ｓｉのコンタクト構造を形成することが出来，素子の微
細化，高集積化にも寄与するところが大きい。
， 低抵抗，かつ，熱的に安定で，信頼性の高い金属と
Ｓｉのコンタクト構造を形成することが出来，素子の微
細化，高集積化にも寄与するところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の工程順模式断面図
【図
３】 本発明の実施例に用いた装置の模式構造図
３】 本発明の実施例に用いた装置の模式構造図
【図
４】 従来例の説明図
４】 従来例の説明図
１ Ｓｉ基板
２ 絶縁膜
３ コンタクトホール
４ 高融点金属
５ 高融点金属窒化膜
６ 高融点金属シリサイド膜
７ 電極配線膜
８ Ｓｉ基板
９ ＳｉＯ２膜
１０ コンタクトホール
１１ Ｔｉ膜
１２ ＴｉＮ膜
１３ ＴｉＳｉ２膜
１４ Ａｌ合金膜
１５ チャンバ
１６ ランプヒータ
１７ Ｔｉターゲット
１８ Ａｒガス導入口
１９ Ｎ２ガス導入口
２０ ＤＣ電源
２１ 排気口
２２ 基板搬出入用チャンバ
２３ ロードロック
２４ ハンドラー室
２５ ロボットハンドラー
２６ チャンバＡ
２７ チャンバＢ
２８ チャンバＣ
２９ チャンバＤ
３０ チャンバＥである。
Claims (1)
- 【請求項１】 コンタクトホール（３） を有する絶
縁膜（２） が表面に形成されたシリコン基板（１）
と電極金属膜とのコンタクトをとる半導体装置の製造法
において，アルゴン雰囲気中で， 少なくとも該シリコ
ン基板（１） 上に高融点金属膜（４） を堆積する工
程と，次に， 該アルゴン雰囲気を窒素雰囲気に切替え
， 該窒素雰囲気中で該高融点金属膜（４） 上に高融
点金属窒化膜（５） を積層する工程と，続いて， 真
空を破ることなく， 該シリコン基板（１） を熱処理
し， 選択的に該コンタクトホール（３） 内の該シリ
コン基板（１） と高融点金属窒化膜（５） のコンタ
クト部分に高融点金属シリサイド膜（６） を形成する
工程と，しかる後に， 該高融点金属シリサイド膜（６
） 上に電極配線膜（７） を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10529091A JPH04334020A (ja) | 1991-05-10 | 1991-05-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10529091A JPH04334020A (ja) | 1991-05-10 | 1991-05-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04334020A true JPH04334020A (ja) | 1992-11-20 |
Family
ID=14403557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10529091A Withdrawn JPH04334020A (ja) | 1991-05-10 | 1991-05-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04334020A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09186105A (ja) * | 1995-10-28 | 1997-07-15 | Nec Corp | 半導体装置の製造方法 |
-
1991
- 1991-05-10 JP JP10529091A patent/JPH04334020A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09186105A (ja) * | 1995-10-28 | 1997-07-15 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4923822A (en) | Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer | |
| EP0452921A2 (en) | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system | |
| JPH01252763A (ja) | 金属珪化物形成方法 | |
| JPH04259242A (ja) | 半導体装置の製造方法 | |
| JP2000082742A (ja) | 半導体装置の金属配線形成方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JPH08250716A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
| JP2002026021A (ja) | 半導体装置のメタルパターンの形成方法 | |
| JPH04334020A (ja) | 半導体装置の製造方法 | |
| JP3400737B2 (ja) | 半導体装置の製造方法 | |
| US5885898A (en) | Method for forming diffusion barrier layer | |
| US6207562B1 (en) | Method of forming titanium silicide | |
| JP3545744B2 (ja) | 半導体素子の製造方法 | |
| JP3109091B2 (ja) | 半導体装置の製造方法 | |
| JP2906489B2 (ja) | 半導体装置の製造方法 | |
| JP2747217B2 (ja) | 半導体装置の製造方法 | |
| JPH1045416A (ja) | コバルトシリサイド膜の形成方法 | |
| JP3067433B2 (ja) | 半導体装置の製造方法 | |
| JP3258934B2 (ja) | セルフ・アライン・ケイ化物の改良された製造方法 | |
| JP3321896B2 (ja) | Ａｌ系材料形成方法、Ａｌ系配線構造、半導体装置の製造方法、及び半導体装置 | |
| JP2730499B2 (ja) | 半導体装置の製造方法 | |
| KR970000706B1 (ko) | 반도체 소자의 금속배선 적층방법 | |
| JPH04216622A (ja) | 半導体装置の製造方法 | |
| KR100200484B1 (ko) | 반도체 장치의 금속 배선 형성방법 | |
| JPH05160068A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |