JPH09186105A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09186105A JPH09186105A JP8283645A JP28364596A JPH09186105A JP H09186105 A JPH09186105 A JP H09186105A JP 8283645 A JP8283645 A JP 8283645A JP 28364596 A JP28364596 A JP 28364596A JP H09186105 A JPH09186105 A JP H09186105A
- Authority
- JP
- Japan
- Prior art keywords
- refractory metal
- film
- metal film
- heat treatment
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 37
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000010438 heat treatment Methods 0.000 claims abstract description 73
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 52
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 52
- 239000012298 atmosphere Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims abstract description 9
- 239000002184 metal Substances 0.000 claims abstract description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 109
- 229910052719 titanium Inorganic materials 0.000 claims description 109
- 239000010936 titanium Substances 0.000 claims description 109
- 239000003870 refractory metal Substances 0.000 claims description 87
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 76
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 66
- 229910052710 silicon Inorganic materials 0.000 claims description 66
- 239000010703 silicon Substances 0.000 claims description 66
- 229910052757 nitrogen Inorganic materials 0.000 claims description 40
- 238000009792 diffusion process Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 16
- 239000001257 hydrogen Substances 0.000 claims description 16
- 229910052739 hydrogen Inorganic materials 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 12
- 230000007704 transition Effects 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 239000011261 inert gas Substances 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 2
- 208000012868 Overgrowth Diseases 0.000 abstract description 10
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 230000001629 suppression Effects 0.000 abstract 1
- 238000006243 chemical reaction Methods 0.000 description 38
- 229910021341 titanium silicide Inorganic materials 0.000 description 37
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 31
- 239000012300 argon atmosphere Substances 0.000 description 16
- 239000012299 nitrogen atmosphere Substances 0.000 description 14
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 13
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 13
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 238000005121 nitriding Methods 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052785 arsenic Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000012071 phase Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000004544 sputter deposition Methods 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 5
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N ammonia Natural products N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- 235000011114 ammonium hydroxide Nutrition 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000007261 regionalization Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 229910004339 Ti-Si Inorganic materials 0.000 description 4
- 229910010978 Ti—Si Inorganic materials 0.000 description 4
- -1 arsenic ions Chemical class 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 高融点金属膜とシリコンとを反応させてシリ
サイド層を形成する方法では、窒素雰囲気で反応を行う
と、高融点金属膜を薄くしたときに好適な厚さのシリサ
イド層の形成が困難になる。 【解決手段】 シリコン１０１，１０４上に形成した第
１の高融点金属膜１０７は、その上に窒素を含む第２の
高融点金属膜１０８が形成され、しかる上で窒素を含ま
ない雰囲気において熱処理してシリサイド層１０９を形
成する。第２の高融点金属膜からの窒素が第１の高融点
金属膜１０７に拡散されてチタンの窒化反応が進めら
れ、拡散されてきたシリコンとチタンとが反応すること
によるオーバーグロースが抑制され、また高融点金属膜
の膜厚を低減させた場合でも、シリコンと接触されてい
る領域における高融点金属の窒化反応が抑制され、好適
な薄さのシリサイド層が形成される。
サイド層を形成する方法では、窒素雰囲気で反応を行う
と、高融点金属膜を薄くしたときに好適な厚さのシリサ
イド層の形成が困難になる。 【解決手段】 シリコン１０１，１０４上に形成した第
１の高融点金属膜１０７は、その上に窒素を含む第２の
高融点金属膜１０８が形成され、しかる上で窒素を含ま
ない雰囲気において熱処理してシリサイド層１０９を形
成する。第２の高融点金属膜からの窒素が第１の高融点
金属膜１０７に拡散されてチタンの窒化反応が進めら
れ、拡散されてきたシリコンとチタンとが反応すること
によるオーバーグロースが抑制され、また高融点金属膜
の膜厚を低減させた場合でも、シリコンと接触されてい
る領域における高融点金属の窒化反応が抑制され、好適
な薄さのシリサイド層が形成される。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体基板の拡散層やポリシリコン電極
等の表面に自己整合的に高融点金属のシリサイド層を形
成する方法に関する。
法に関し、特に半導体基板の拡散層やポリシリコン電極
等の表面に自己整合的に高融点金属のシリサイド層を形
成する方法に関する。
【０００２】
【従来の技術】半導体素子の微細化や高密度化に伴い、
現在では０．１５〜０．２５μｍの寸法基準で設計され
たメモリデバイスやロジックデバイス等の超高集積化の
半導体装置が提供されている。このような半導体装置の
高集積化に伴い、ゲート電極長や拡散層幅の縮小や、こ
れらの膜厚の低減が要求されるようになる。ところが、
これらゲート電極長や拡散層幅の縮小や膜厚の低減は、
必然的にこれらの電気抵抗の増加をまねき、回路の遅延
に大きな影響をおよぼすことになる。そこで、微細化さ
れた素子においては、ポリシリコンで形成されたゲート
電極や、単結晶シリコン基板の拡散層の表面領域にシリ
サイド層を形成して低抵抗化を図っている。このシリサ
イド層は、特に高融点金属を用いたシリサイド層を自己
整合により形成するサリサイド化技術により形成され
る。
現在では０．１５〜０．２５μｍの寸法基準で設計され
たメモリデバイスやロジックデバイス等の超高集積化の
半導体装置が提供されている。このような半導体装置の
高集積化に伴い、ゲート電極長や拡散層幅の縮小や、こ
れらの膜厚の低減が要求されるようになる。ところが、
これらゲート電極長や拡散層幅の縮小や膜厚の低減は、
必然的にこれらの電気抵抗の増加をまねき、回路の遅延
に大きな影響をおよぼすことになる。そこで、微細化さ
れた素子においては、ポリシリコンで形成されたゲート
電極や、単結晶シリコン基板の拡散層の表面領域にシリ
サイド層を形成して低抵抗化を図っている。このシリサ
イド層は、特に高融点金属を用いたシリサイド層を自己
整合により形成するサリサイド化技術により形成され
る。
【０００３】図１７及び図１８はこのようなシリサイド
層の製造方法の一例を工程順に示す断面図である。先
ず、図１７（ａ）のように、シリコン基板１０１の所定
の領域にＬＯＣＯＳ法により素子分離絶縁膜１０２が形
成される。また、シリコン基板１０１の素子領域にはチ
ャネルストッパ用の不純物がイオン注入され、その上で
熱酸化法によりゲート絶縁膜１０３が形成される。次い
で、ＣＶＤ法により全面に膜厚１５０ｎｍ程度のポリシ
リコン膜が形成され、リン等の不純物がドープされて低
抵抗化される。その後、フォトリソグラフィ技術により
パターン形成し、ゲート電極１０４が形成される。しか
る上で、ＣＶＤ法により全面にシリコン酸化膜が堆積さ
れ、かつ異方性エッチングによりこのシリコン酸化膜を
エッチングすることで、ゲート電極１０４の側面にスペ
ーサ１０５が形成される。そして、シリコン基板１０１
に対して砒素やボロン等の不純物がイオン注入され、８
００ないし１０００℃の熱処理によりソース・ドレイン
領域としての拡散層１０６が形成される。
層の製造方法の一例を工程順に示す断面図である。先
ず、図１７（ａ）のように、シリコン基板１０１の所定
の領域にＬＯＣＯＳ法により素子分離絶縁膜１０２が形
成される。また、シリコン基板１０１の素子領域にはチ
ャネルストッパ用の不純物がイオン注入され、その上で
熱酸化法によりゲート絶縁膜１０３が形成される。次い
で、ＣＶＤ法により全面に膜厚１５０ｎｍ程度のポリシ
リコン膜が形成され、リン等の不純物がドープされて低
抵抗化される。その後、フォトリソグラフィ技術により
パターン形成し、ゲート電極１０４が形成される。しか
る上で、ＣＶＤ法により全面にシリコン酸化膜が堆積さ
れ、かつ異方性エッチングによりこのシリコン酸化膜を
エッチングすることで、ゲート電極１０４の側面にスペ
ーサ１０５が形成される。そして、シリコン基板１０１
に対して砒素やボロン等の不純物がイオン注入され、８
００ないし１０００℃の熱処理によりソース・ドレイン
領域としての拡散層１０６が形成される。
【０００４】次いで、図１７（ｂ）のように、スパッタ
法により全面に５０ｎｍ程度の膜厚のチタン膜１０７が
形成される。そして、常圧の窒素雰囲気中でランプアニ
ール装置等を用いて６００から６５０℃の温度で３０秒
から６０秒間の熱処理が行われる。これにより、チタン
膜１０７は窒素が拡散されて窒化チタン膜１０８とな
り、かつゲート電極１０４や拡散層１０６等のシリコン
に接触されている領域でシリサイド化反応が行われ、図
１７（ｃ）のように、その界面にチタンシリサイド層１
０９が形成される。このチタンシリサイド層１０９は、
６０μΩ・ｃｍ程度の電気抵抗率の高い結晶構造のＣ４
９構造チタンシリサイド層である。
法により全面に５０ｎｍ程度の膜厚のチタン膜１０７が
形成される。そして、常圧の窒素雰囲気中でランプアニ
ール装置等を用いて６００から６５０℃の温度で３０秒
から６０秒間の熱処理が行われる。これにより、チタン
膜１０７は窒素が拡散されて窒化チタン膜１０８とな
り、かつゲート電極１０４や拡散層１０６等のシリコン
に接触されている領域でシリサイド化反応が行われ、図
１７（ｃ）のように、その界面にチタンシリサイド層１
０９が形成される。このチタンシリサイド層１０９は、
６０μΩ・ｃｍ程度の電気抵抗率の高い結晶構造のＣ４
９構造チタンシリサイド層である。
【０００５】しかる後、図１８（ａ）のように、アンモ
ニア水溶液と過酸化水素水の混合した化学薬液でシリサ
イド化されていない窒化チタン膜１０８をエッチング除
去する。これにより、前記チタンシリサイド層１０９の
みがシリコンの表面に残される。さらに、常圧の窒素雰
囲気中で８５０℃程度の第２の熱処理を６０秒程度行う
と、図１８（ｂ）のように、前記したＣ４９構造のチタ
ンシリサイド層１０９は、２０μΩ・ｃｍ程度の電気抵
抗率の低い結晶構造のＣ５４構造のチタンシリサイド層
１１１に変えられる。
ニア水溶液と過酸化水素水の混合した化学薬液でシリサ
イド化されていない窒化チタン膜１０８をエッチング除
去する。これにより、前記チタンシリサイド層１０９の
みがシリコンの表面に残される。さらに、常圧の窒素雰
囲気中で８５０℃程度の第２の熱処理を６０秒程度行う
と、図１８（ｂ）のように、前記したＣ４９構造のチタ
ンシリサイド層１０９は、２０μΩ・ｃｍ程度の電気抵
抗率の低い結晶構造のＣ５４構造のチタンシリサイド層
１１１に変えられる。
【０００６】ここで、前記チタンシリサイド層１０９の
形成を窒素雰囲気で行うのは次の理由による。チタンと
シリコンのシリサイド反応においては、拡散種はシリコ
ンである。ここで、シリコンは拡散によって素子分離絶
縁膜１０２等の酸化膜上にも拡散され、この酸化膜上に
まで拡散されたシリコンがチタンと反応すると、酸化膜
の上にもチタンシリサイド層が形成されてしまい、酸化
膜による絶縁が不良となり、いわゆるオーバーグロース
が発生される。これを防止するためには、窒素雰囲気で
の熱処理を行うことにより、チタンと窒素が反応して窒
化チタンを形成させる。この窒化チタンの反応温度はシ
リサイド反応温度よりも低いため、酸化膜上のチタンは
窒化チタンの成膜に消費され、シリコンと反応しなくな
り、前記したチタンシリサイド層が形成されない。これ
により、シリコン領域にのみ自己整合的にチタンシリサ
イド層を形成することが可能となる。
形成を窒素雰囲気で行うのは次の理由による。チタンと
シリコンのシリサイド反応においては、拡散種はシリコ
ンである。ここで、シリコンは拡散によって素子分離絶
縁膜１０２等の酸化膜上にも拡散され、この酸化膜上に
まで拡散されたシリコンがチタンと反応すると、酸化膜
の上にもチタンシリサイド層が形成されてしまい、酸化
膜による絶縁が不良となり、いわゆるオーバーグロース
が発生される。これを防止するためには、窒素雰囲気で
の熱処理を行うことにより、チタンと窒素が反応して窒
化チタンを形成させる。この窒化チタンの反応温度はシ
リサイド反応温度よりも低いため、酸化膜上のチタンは
窒化チタンの成膜に消費され、シリコンと反応しなくな
り、前記したチタンシリサイド層が形成されない。これ
により、シリコン領域にのみ自己整合的にチタンシリサ
イド層を形成することが可能となる。
【０００７】このようなオーバーグロースを防止したチ
タンシリサイド層の形成を助長する製造方法としては、
例えば、特開平３−７３５３３号公報に記載の技術を利
用することも可能である。この製造方法は、図１７
（ａ）で説明した工程と同様に、図１９（ａ）のよう
に、シリコン基板１０１に素子分離絶縁膜１０２、ゲー
ト酸化膜１０３、ゲート電極１０４、ストッパ１０５を
形成した後、図１９（ｂ）のように、全面に２０ｎｍ程
度のチタン膜１０７と、窒化チタン膜１０８とを積層状
態で形成する。しかる上で、窒素雰囲気の熱処理を行
い、図１９（ｃ）のように、シリコンとチタン膜１０７
との界面にチタンシリサイド層１０９を形成する。その
後は、図２０（ａ）及び（ｂ）に示すように、窒化チタ
ン膜１０８と窒素が含有されたチタン膜１０７を除去
し、第２の熱処理を行ってＣ４９構造をＣ５４構造のチ
タンシリサイド層１１１に変えることで、チタンシリサ
イド層が形成される。
タンシリサイド層の形成を助長する製造方法としては、
例えば、特開平３−７３５３３号公報に記載の技術を利
用することも可能である。この製造方法は、図１７
（ａ）で説明した工程と同様に、図１９（ａ）のよう
に、シリコン基板１０１に素子分離絶縁膜１０２、ゲー
ト酸化膜１０３、ゲート電極１０４、ストッパ１０５を
形成した後、図１９（ｂ）のように、全面に２０ｎｍ程
度のチタン膜１０７と、窒化チタン膜１０８とを積層状
態で形成する。しかる上で、窒素雰囲気の熱処理を行
い、図１９（ｃ）のように、シリコンとチタン膜１０７
との界面にチタンシリサイド層１０９を形成する。その
後は、図２０（ａ）及び（ｂ）に示すように、窒化チタ
ン膜１０８と窒素が含有されたチタン膜１０７を除去
し、第２の熱処理を行ってＣ４９構造をＣ５４構造のチ
タンシリサイド層１１１に変えることで、チタンシリサ
イド層が形成される。
【０００８】この公報に記載された製造方法では、チタ
ン膜１０７の上に窒化チタン膜１０８が存在しており、
その上で窒素雰囲気での熱処理を行っているため、チタ
ン膜１０７の表面にチタン酸化物が形成されることはな
く、層抵抗が低抵抗化できるという利点があり、さらに
チタン膜１０７に対して窒化チタン膜１０８から窒素を
供給し易くなり、前記したオーバーグロースを有効に防
止することが可能となる。
ン膜１０７の上に窒化チタン膜１０８が存在しており、
その上で窒素雰囲気での熱処理を行っているため、チタ
ン膜１０７の表面にチタン酸化物が形成されることはな
く、層抵抗が低抵抗化できるという利点があり、さらに
チタン膜１０７に対して窒化チタン膜１０８から窒素を
供給し易くなり、前記したオーバーグロースを有効に防
止することが可能となる。
【０００９】
【発明が解決しようとする課題】このような従来の製造
方法では、自己整合的にチタンシリサイド層を形成する
には有効であるが、半導体装置の微細化に伴いチタンシ
リサイド層の薄膜化を図った場合に、チタンシリサイド
層が好適に製造できないことがあるという問題が生じ
る。すなわち、半導体装置の微細化に伴い、チタンシリ
サイド層を形成するためのチタン膜も薄膜化が要求され
る。ここで、チタン膜を薄膜化すると、チタンにおける
窒化反応とシリサイド反応とが競合し易くなる。特に、
シリコンに砒素不純物が存在される場合には、シリサイ
ド反応速度が低下され、相対的に窒化反応が増加され、
その結果としてシリサイド層の厚さが極端に減少され
る。また、場合によってはチタンが全て窒化反応に消費
され、シリサイド層が形成されない場合も生じてしま
う。
方法では、自己整合的にチタンシリサイド層を形成する
には有効であるが、半導体装置の微細化に伴いチタンシ
リサイド層の薄膜化を図った場合に、チタンシリサイド
層が好適に製造できないことがあるという問題が生じ
る。すなわち、半導体装置の微細化に伴い、チタンシリ
サイド層を形成するためのチタン膜も薄膜化が要求され
る。ここで、チタン膜を薄膜化すると、チタンにおける
窒化反応とシリサイド反応とが競合し易くなる。特に、
シリコンに砒素不純物が存在される場合には、シリサイ
ド反応速度が低下され、相対的に窒化反応が増加され、
その結果としてシリサイド層の厚さが極端に減少され
る。また、場合によってはチタンが全て窒化反応に消費
され、シリサイド層が形成されない場合も生じてしま
う。
【００１０】また、チタンシリサイド層の形成を窒素雰
囲気で行うときには、シリサイドプロセスに必要とされ
る相転移への影響を考慮する必要もある。すなわち、図
２１にＣ４９構造からＣ５４構造への構造相転移温度の
チタン膜厚依存性を示す。同図から判るように、３０ｎ
ｍ以下の膜厚では、窒化反応によりチタン中の窒素濃度
が増加して相転移温度が上昇される。このため、チタン
シリサイド層を形成した後に、低抵抗化を図るための第
２の熱処理温度が高温度化され、この高温度処理によっ
て既に形成されているソース・ドレイン領域等の拡散層
に影響を与え、素子特性を劣化させる原因となる。ま
た、シリサイド層の凝集反応との温度マージンを低下さ
せることにもなる。
囲気で行うときには、シリサイドプロセスに必要とされ
る相転移への影響を考慮する必要もある。すなわち、図
２１にＣ４９構造からＣ５４構造への構造相転移温度の
チタン膜厚依存性を示す。同図から判るように、３０ｎ
ｍ以下の膜厚では、窒化反応によりチタン中の窒素濃度
が増加して相転移温度が上昇される。このため、チタン
シリサイド層を形成した後に、低抵抗化を図るための第
２の熱処理温度が高温度化され、この高温度処理によっ
て既に形成されているソース・ドレイン領域等の拡散層
に影響を与え、素子特性を劣化させる原因となる。ま
た、シリサイド層の凝集反応との温度マージンを低下さ
せることにもなる。
【００１１】本発明の目的は、オーバーグロースを防止
する一方で、微細な素子に対する高融点金属シリサイド
層の形成を可能とし、かつ高温熱処理による素子の特性
劣化を防止することを可能とした半導体装置の製造方法
を提供することにある。
する一方で、微細な素子に対する高融点金属シリサイド
層の形成を可能とし、かつ高温熱処理による素子の特性
劣化を防止することを可能とした半導体装置の製造方法
を提供することにある。
【００１２】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、シリコン表面に第１の高融点金属膜を被着
し、その上に同一材料でかつ窒素を含む第２の高融点金
属膜を形成し、その上で熱処理してシリコンと第１の高
融点金属膜との界面に高融点金属シリサイド層を形成す
る工程を含んでおり、かつこの熱処理を窒素原子を含ま
ない雰囲気で行うことを特徴とする。また、本発明で
は、第２の高融点金属膜の形成として、第１の高融点金
属膜に対して窒素をイオン注入により導入する工程が採
用できる。ここで、本発明においては、次のような形態
が採用できる。すなわち、第１の高融点金属膜の形成
と、窒素を含む第２高融点金属膜の形成、さらには熱処
理を同一装置の不活性ガス雰囲気或いは真空雰囲気で行
う。また、第１の高融点金属膜を被着した後に、この第
１の高融点金属膜の上にその高融点金属の酸化膜を形成
し、その上に窒素を含む第２の高融点金属膜を形成し、
かつ熱処理を行う。あるいは、第１の高融点金属膜を被
着した後、または窒素を含む第２の高融点金属膜を形成
した後に、水素を含む雰囲気で熱処理して第１の高融点
金属膜を水素含有高融点金属膜に変質させ、その上で熱
処理を行う。
造方法は、シリコン表面に第１の高融点金属膜を被着
し、その上に同一材料でかつ窒素を含む第２の高融点金
属膜を形成し、その上で熱処理してシリコンと第１の高
融点金属膜との界面に高融点金属シリサイド層を形成す
る工程を含んでおり、かつこの熱処理を窒素原子を含ま
ない雰囲気で行うことを特徴とする。また、本発明で
は、第２の高融点金属膜の形成として、第１の高融点金
属膜に対して窒素をイオン注入により導入する工程が採
用できる。ここで、本発明においては、次のような形態
が採用できる。すなわち、第１の高融点金属膜の形成
と、窒素を含む第２高融点金属膜の形成、さらには熱処
理を同一装置の不活性ガス雰囲気或いは真空雰囲気で行
う。また、第１の高融点金属膜を被着した後に、この第
１の高融点金属膜の上にその高融点金属の酸化膜を形成
し、その上に窒素を含む第２の高融点金属膜を形成し、
かつ熱処理を行う。あるいは、第１の高融点金属膜を被
着した後、または窒素を含む第２の高融点金属膜を形成
した後に、水素を含む雰囲気で熱処理して第１の高融点
金属膜を水素含有高融点金属膜に変質させ、その上で熱
処理を行う。
【００１３】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。図１及び図２は本発明の第１の
実施形態を工程順に示す断面図である。先ず、図１
（ａ）のように、Ｐ導電型あるいはＰウェルが形成され
たシリコン基板１０１の所定の領域にＬＯＣＯＳ法によ
り素子分離絶縁膜１０２が形成される。また、シリコン
基板１０１の素子領域にはチャネルストッパ用の不純物
がイオン注入され、その上で熱酸化法により膜厚８ｎｍ
程度のゲート絶縁膜１０３が形成される。
面を参照して説明する。図１及び図２は本発明の第１の
実施形態を工程順に示す断面図である。先ず、図１
（ａ）のように、Ｐ導電型あるいはＰウェルが形成され
たシリコン基板１０１の所定の領域にＬＯＣＯＳ法によ
り素子分離絶縁膜１０２が形成される。また、シリコン
基板１０１の素子領域にはチャネルストッパ用の不純物
がイオン注入され、その上で熱酸化法により膜厚８ｎｍ
程度のゲート絶縁膜１０３が形成される。
【００１４】次いで、ＣＶＤ法により全面に膜厚１００
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により全面に膜厚１
００ｎｍ程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により全面に膜厚１
００ｎｍ程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。
【００１５】次いで、図１（ｂ）のように、スパッタ法
により全面に２０ｎｍ程度の膜厚のチタン膜１０７が形
成され、さらにその上に窒化チタン膜１０８が５０ｎｍ
程度の膜厚に形成される。そして、アルゴン雰囲気中で
ランプアニール装置等を用いて７００℃で３０秒の熱処
理が行われる。これにより、チタン膜１０７はゲート電
極１０４や拡散層１０６等のシリコンに接触されている
領域でシリサイド化反応が行われ、図１（ｃ）のよう
に、その界面にＣ４９構造のチタンシリサイド層１０９
が形成される。
により全面に２０ｎｍ程度の膜厚のチタン膜１０７が形
成され、さらにその上に窒化チタン膜１０８が５０ｎｍ
程度の膜厚に形成される。そして、アルゴン雰囲気中で
ランプアニール装置等を用いて７００℃で３０秒の熱処
理が行われる。これにより、チタン膜１０７はゲート電
極１０４や拡散層１０６等のシリコンに接触されている
領域でシリサイド化反応が行われ、図１（ｃ）のよう
に、その界面にＣ４９構造のチタンシリサイド層１０９
が形成される。
【００１６】このとき、素子分離絶縁膜を構成する酸化
膜１０２上においては、チタン膜１０７の上に窒化チタ
ン膜１０８が存在しているため、熱処理時に窒化チタン
膜１０８からの窒素がチタン膜１０７に拡散されてチタ
ン膜１０７の上面側に窒素含有チタン１１０が形成さ
れ、チタン膜１０７におけるチタンの窒化反応が進めら
れ、拡散されてきたシリコンとチタンとが酸化膜１０２
上で反応することによるオーバーグロースが抑制され
る。
膜１０２上においては、チタン膜１０７の上に窒化チタ
ン膜１０８が存在しているため、熱処理時に窒化チタン
膜１０８からの窒素がチタン膜１０７に拡散されてチタ
ン膜１０７の上面側に窒素含有チタン１１０が形成さ
れ、チタン膜１０７におけるチタンの窒化反応が進めら
れ、拡散されてきたシリコンとチタンとが酸化膜１０２
上で反応することによるオーバーグロースが抑制され
る。
【００１７】また、図３に酸化膜上でのアルゴン熱処理
と、窒素雰囲気での熱処理後における窒化チタン膜１０
８とチタン膜１０７の窒素原子の深さ分布を示す。アル
ゴン雰囲気での熱処理では、窒素が雰囲気から供給され
ないためチタン膜１０７へ窒素が拡散する一方で、窒化
チタン膜１０８中の窒素濃度は低減される。さらに、ア
ルゴン雰囲気の熱処理はチタン膜１０７中への窒素の拡
散深さも窒素雰囲気の熱処理に比較して浅くなる。この
ようにチタン膜１０７中における窒素の拡散が抑制され
ることで、チタン膜１０７がシリコンに接触されている
下面側の領域におけるチタンの窒化反応が抑制される。
したがって、素子の微細化に伴ってチタン膜１０７の膜
厚が低下された場合でも、シリコンとの接触領域では必
要な量のチタンによるシリサイド反応が確保され、好適
な薄さのシリサイド層が形成される。
と、窒素雰囲気での熱処理後における窒化チタン膜１０
８とチタン膜１０７の窒素原子の深さ分布を示す。アル
ゴン雰囲気での熱処理では、窒素が雰囲気から供給され
ないためチタン膜１０７へ窒素が拡散する一方で、窒化
チタン膜１０８中の窒素濃度は低減される。さらに、ア
ルゴン雰囲気の熱処理はチタン膜１０７中への窒素の拡
散深さも窒素雰囲気の熱処理に比較して浅くなる。この
ようにチタン膜１０７中における窒素の拡散が抑制され
ることで、チタン膜１０７がシリコンに接触されている
下面側の領域におけるチタンの窒化反応が抑制される。
したがって、素子の微細化に伴ってチタン膜１０７の膜
厚が低下された場合でも、シリコンとの接触領域では必
要な量のチタンによるシリサイド反応が確保され、好適
な薄さのシリサイド層が形成される。
【００１８】しかる後、図２（ａ）のように、アンモニ
ア水溶液と過酸化水素水の混合した化学薬液で窒化チタ
ン膜１０８及び窒素含有チタン膜１１０をエッチング除
去する。これにより、前記チタンシリサイド層１０９の
みがゲート電極１０４や拡散層１０６等のシリコンの表
面に残される。その後、アルゴン雰囲気中で８００℃程
度の第２の熱処理を１０秒間行うと、図２（ｂ）のよう
に、前記したＣ４９構造のチタンシリサイド層１０９は
Ｃ５４構造のチタンシリサイド層１１１に変えられる。
ア水溶液と過酸化水素水の混合した化学薬液で窒化チタ
ン膜１０８及び窒素含有チタン膜１１０をエッチング除
去する。これにより、前記チタンシリサイド層１０９の
みがゲート電極１０４や拡散層１０６等のシリコンの表
面に残される。その後、アルゴン雰囲気中で８００℃程
度の第２の熱処理を１０秒間行うと、図２（ｂ）のよう
に、前記したＣ４９構造のチタンシリサイド層１０９は
Ｃ５４構造のチタンシリサイド層１１１に変えられる。
【００１９】このとき、アルゴン熱処理を行うことによ
り、相転移温度のチタン膜厚の依存性は図４の通りであ
り、特にチタン膜厚が薄くされたときの相転移温度の上
昇がなく、図２１の窒素雰囲気の場合の特性に比較して
相転移温度を低くすることができる。したがって、Ｃ４
９構造のシリサイド層をＣ５４構造のシリサイド層に変
える際の処理温度を前記のように窒素雰囲気の場合より
も低減でき、ＭＯＳトランジスタ等の素子に対する高温
処理による特性劣化を防止することができる。
り、相転移温度のチタン膜厚の依存性は図４の通りであ
り、特にチタン膜厚が薄くされたときの相転移温度の上
昇がなく、図２１の窒素雰囲気の場合の特性に比較して
相転移温度を低くすることができる。したがって、Ｃ４
９構造のシリサイド層をＣ５４構造のシリサイド層に変
える際の処理温度を前記のように窒素雰囲気の場合より
も低減でき、ＭＯＳトランジスタ等の素子に対する高温
処理による特性劣化を防止することができる。
【００２０】図５及び図６は本発明の第２の実施形態を
製造工程順に示す断面図である。先ず、図５（ａ）のよ
うに、Ｐ導電型あるいはＰウェルが形成されたシリコン
基板１０１の所定の領域にＬＯＣＯＳ法により素子分離
絶縁膜１０２が形成される。また、シリコン基板１０１
の素子領域にはチャネルストッパ用の不純物がイオン注
入され、その上で熱酸化法により膜厚８ｎｍ程度のゲー
ト絶縁膜１０３が形成される。
製造工程順に示す断面図である。先ず、図５（ａ）のよ
うに、Ｐ導電型あるいはＰウェルが形成されたシリコン
基板１０１の所定の領域にＬＯＣＯＳ法により素子分離
絶縁膜１０２が形成される。また、シリコン基板１０１
の素子領域にはチャネルストッパ用の不純物がイオン注
入され、その上で熱酸化法により膜厚８ｎｍ程度のゲー
ト絶縁膜１０３が形成される。
【００２１】次いで、ＣＶＤ法により全面に膜厚１００
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により膜厚１００ｎ
ｍ程度の全面にシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により膜厚１００ｎ
ｍ程度の全面にシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。
【００２２】次いで、図５（ｂ）のように、スパッタ法
により全面に２０ｎｍ程度の膜厚のチタン膜１０７が形
成される。そして、図５（ｃ）のように、このチタン膜
１０７に対して窒素原子を注入する。窒素の注入は、１
×１０15イオン／ｃｍ2 で５０ＫｅＶ程度のエネルギで
行われる。その後に、アルゴン雰囲気でランプアニール
装置等を用いて７００℃で３０秒の熱処理が行われる。
これにより、注入された窒素はチタン膜１０７中で拡散
されて窒素含有チタン膜１１０となり、図６（ａ）のよ
うに、このチタン膜１１０の下面においてゲート電極１
０４や拡散層１０６等のシリコンに接触されている領域
でシリサイド化反応が行われ、その界面にＣ４９構造の
チタンシリサイド層１０９が形成される。
により全面に２０ｎｍ程度の膜厚のチタン膜１０７が形
成される。そして、図５（ｃ）のように、このチタン膜
１０７に対して窒素原子を注入する。窒素の注入は、１
×１０15イオン／ｃｍ2 で５０ＫｅＶ程度のエネルギで
行われる。その後に、アルゴン雰囲気でランプアニール
装置等を用いて７００℃で３０秒の熱処理が行われる。
これにより、注入された窒素はチタン膜１０７中で拡散
されて窒素含有チタン膜１１０となり、図６（ａ）のよ
うに、このチタン膜１１０の下面においてゲート電極１
０４や拡散層１０６等のシリコンに接触されている領域
でシリサイド化反応が行われ、その界面にＣ４９構造の
チタンシリサイド層１０９が形成される。
【００２３】このとき、素子分離絶縁膜１０２等の酸化
膜上においては、チタン膜１０７が窒素含有チタン膜１
１０として形成されているため、窒素含有チタン膜１１
０におけるチタンの窒化反応が進められ、拡散されてき
たシリコンとチタンとが酸化膜１０２上で反応すること
によるオーバーグローが抑制される。また、素子の微細
化に伴ってチタン膜１０７の膜厚を低減させた場合で
も、アルゴン雰囲気での熱処理では窒素含有チタン膜１
１０中における窒素の拡散が抑制されることで、窒素含
有チタン膜１１０がシリコンに接触されている下面側の
領域におけるチタンの窒化反応が抑制されるため、シリ
コンとの接触領域では好適な薄さのシリサイド層１０９
が形成される。
膜上においては、チタン膜１０７が窒素含有チタン膜１
１０として形成されているため、窒素含有チタン膜１１
０におけるチタンの窒化反応が進められ、拡散されてき
たシリコンとチタンとが酸化膜１０２上で反応すること
によるオーバーグローが抑制される。また、素子の微細
化に伴ってチタン膜１０７の膜厚を低減させた場合で
も、アルゴン雰囲気での熱処理では窒素含有チタン膜１
１０中における窒素の拡散が抑制されることで、窒素含
有チタン膜１１０がシリコンに接触されている下面側の
領域におけるチタンの窒化反応が抑制されるため、シリ
コンとの接触領域では好適な薄さのシリサイド層１０９
が形成される。
【００２４】しかる後、図６（ｂ）のように、アンモニ
ア水溶液と過酸化水素水の混合した化学薬液で窒素含有
チタン１１０をエッチング除去する。これにより、前記
チタンシリサイド層１０９のみがシリコンの表面に残さ
れる。さらに、アルゴン雰囲気中で８００℃程度の第２
の熱処理を１０秒間行うと、前記したＣ４９構造のチタ
ンシリサイド層１０９はＣ５４構造のチタンシリサイド
層１１１に変えられる。
ア水溶液と過酸化水素水の混合した化学薬液で窒素含有
チタン１１０をエッチング除去する。これにより、前記
チタンシリサイド層１０９のみがシリコンの表面に残さ
れる。さらに、アルゴン雰囲気中で８００℃程度の第２
の熱処理を１０秒間行うと、前記したＣ４９構造のチタ
ンシリサイド層１０９はＣ５４構造のチタンシリサイド
層１１１に変えられる。
【００２５】このときにも、アルゴン熱処理を行うこと
により、相転移温度を低くすることができる。したがっ
て、Ｃ４９構造のシリサイド層をＣ５４構造のシリサイ
ド層に変える際の処理温度を前記のように窒素雰囲気の
場合よりも低減でき、ＭＯＳトランジスタ等の素子に対
する高温処理による特性劣化を防止することができる。
により、相転移温度を低くすることができる。したがっ
て、Ｃ４９構造のシリサイド層をＣ５４構造のシリサイ
ド層に変える際の処理温度を前記のように窒素雰囲気の
場合よりも低減でき、ＭＯＳトランジスタ等の素子に対
する高温処理による特性劣化を防止することができる。
【００２６】ここで、前記各実施形態では、アルゴン雰
囲気においてシリサイド反応を行っているが、不活性ガ
スの雰囲気、例えばネオンやヘリウム等のガス雰囲気、
或いは真空雰囲気においても本発明を同様に適用するこ
とが可能である。また、この場合、高融点金属膜と、そ
の上の窒素を含む高融点金属膜の形成は同一装置の真空
中あるいは同一ガス雰囲気中で連続して行なわれること
が好ましい。さらに、その後の熱処理工程も同一装置の
真空中あるいは同一ガス雰囲気中で連続して行われるこ
とが好ましい。例えば、前記第１の実施形態に適用した
場合を説明すると、図１（ｂ）の工程において、シリコ
ン基板１０１はスパッタ装置の真空雰囲気内に設置さ
れ、スパッタ法により前記チタン膜１０７が形成され
る。さらに、シリコン基板１０１はこのスパッタ装置内
に保持されたまま、前記チタン膜１０７上に窒化チタン
膜１０８が形成される。引き続き、シリコン基板１０１
は同じスパッタ装置内に保持されたままランプ加熱によ
り加熱処理される。
囲気においてシリサイド反応を行っているが、不活性ガ
スの雰囲気、例えばネオンやヘリウム等のガス雰囲気、
或いは真空雰囲気においても本発明を同様に適用するこ
とが可能である。また、この場合、高融点金属膜と、そ
の上の窒素を含む高融点金属膜の形成は同一装置の真空
中あるいは同一ガス雰囲気中で連続して行なわれること
が好ましい。さらに、その後の熱処理工程も同一装置の
真空中あるいは同一ガス雰囲気中で連続して行われるこ
とが好ましい。例えば、前記第１の実施形態に適用した
場合を説明すると、図１（ｂ）の工程において、シリコ
ン基板１０１はスパッタ装置の真空雰囲気内に設置さ
れ、スパッタ法により前記チタン膜１０７が形成され
る。さらに、シリコン基板１０１はこのスパッタ装置内
に保持されたまま、前記チタン膜１０７上に窒化チタン
膜１０８が形成される。引き続き、シリコン基板１０１
は同じスパッタ装置内に保持されたままランプ加熱によ
り加熱処理される。
【００２７】この手法では、チタン膜１０７や窒化チタ
ン膜１０８は成膜後に大気に曝されることがなく、チタ
ン膜１０７と窒化チタン膜１０８の界面、もしくは窒化
チタン膜１０８の表面が大気中の酸素によって酸化され
ることがない。特に、窒化チタン膜１０８の成膜後にラ
ンプ加熱を行う工程まで同一スパッタ装置内にシリコン
基板１０１を保持した場合には、この加熱工程の直前ま
で大気中の酸素による前記した酸化が防止される。これ
により、この加熱工程において酸素がチタン膜１０７中
に拡散してチタンとシリコンの反応を抑制するようなこ
とが防止でき、素子の微細化に伴ってチタン膜１０７の
膜厚が低下された場合でも、好適な薄さのシリサイド層
１０９，１１１が形成できる。
ン膜１０８は成膜後に大気に曝されることがなく、チタ
ン膜１０７と窒化チタン膜１０８の界面、もしくは窒化
チタン膜１０８の表面が大気中の酸素によって酸化され
ることがない。特に、窒化チタン膜１０８の成膜後にラ
ンプ加熱を行う工程まで同一スパッタ装置内にシリコン
基板１０１を保持した場合には、この加熱工程の直前ま
で大気中の酸素による前記した酸化が防止される。これ
により、この加熱工程において酸素がチタン膜１０７中
に拡散してチタンとシリコンの反応を抑制するようなこ
とが防止でき、素子の微細化に伴ってチタン膜１０７の
膜厚が低下された場合でも、好適な薄さのシリサイド層
１０９，１１１が形成できる。
【００２８】一方、窒素を含む高融点金属から下層の高
融点金属への過剰な窒素原子の固相拡散を抑制して３０
ｎｍ以下の薄いチタン膜を用いても低抵抗率のシリサイ
ド層を形成することも可能である。図７及び図８はこの
手法を用いた本発明の第３の実施形態を工程順に示す断
面図である。ここでは、チタン膜を形成するまでは、第
１の実施形態と同様な工程が施される。すなわち、図７
（ａ）に示すように、Ｐ導電型あるいはＰウェルが形成
されたシリコン基板１０１の所定の領域にＬＯＣＯＳ法
により膜厚が３００ｎｍの素子分離絶縁膜１０２が形成
される。また、シリコン基板１０１の素子領域にはチャ
ネルストッパ用の不純物がイオン注入され、その上で熱
酸化法により膜厚８ｎｍ程度のゲート絶縁膜１０３が形
成される。
融点金属への過剰な窒素原子の固相拡散を抑制して３０
ｎｍ以下の薄いチタン膜を用いても低抵抗率のシリサイ
ド層を形成することも可能である。図７及び図８はこの
手法を用いた本発明の第３の実施形態を工程順に示す断
面図である。ここでは、チタン膜を形成するまでは、第
１の実施形態と同様な工程が施される。すなわち、図７
（ａ）に示すように、Ｐ導電型あるいはＰウェルが形成
されたシリコン基板１０１の所定の領域にＬＯＣＯＳ法
により膜厚が３００ｎｍの素子分離絶縁膜１０２が形成
される。また、シリコン基板１０１の素子領域にはチャ
ネルストッパ用の不純物がイオン注入され、その上で熱
酸化法により膜厚８ｎｍ程度のゲート絶縁膜１０３が形
成される。
【００２９】次いで、ＣＶＤ法により全面に膜厚１００
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により全面に膜厚１
００ｎｍ程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により全面に膜厚１
００ｎｍ程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。
【００３０】次いで、図７（ｂ）のように、スパッタ法
により全面に３０ｎｍ以下の膜厚のチタン膜１０７が形
成される。そして、この直後にシリコン基板を大気に暴
露する。これにより、図７（ｃ）のように、前記チタン
膜１０７の表面が大気中の酸素と反応され、薄い酸化チ
タン膜１１２が形成される。その上で、図８（ａ）のよ
うに、この酸化チタン膜１１２の上に２０ｎｍ以下の膜
厚の窒化チタン膜１０８を成膜する。その後、アルゴン
雰囲気中でのランプアニールにより、７００℃で３０秒
の熱処理が行われ、チタン膜１０７がゲート電極１０４
や拡散層１０６等のシリコンに接触されている領域でシ
リサイド化反応が行われ、図８（ｂ）のように、その界
面にＣ４９構造のチタンシリサイド層１０９が形成され
る。
により全面に３０ｎｍ以下の膜厚のチタン膜１０７が形
成される。そして、この直後にシリコン基板を大気に暴
露する。これにより、図７（ｃ）のように、前記チタン
膜１０７の表面が大気中の酸素と反応され、薄い酸化チ
タン膜１１２が形成される。その上で、図８（ａ）のよ
うに、この酸化チタン膜１１２の上に２０ｎｍ以下の膜
厚の窒化チタン膜１０８を成膜する。その後、アルゴン
雰囲気中でのランプアニールにより、７００℃で３０秒
の熱処理が行われ、チタン膜１０７がゲート電極１０４
や拡散層１０６等のシリコンに接触されている領域でシ
リサイド化反応が行われ、図８（ｂ）のように、その界
面にＣ４９構造のチタンシリサイド層１０９が形成され
る。
【００３１】このとき、酸化膜１０２上においては、上
層の窒化チタン膜１０８からの窒素が酸化チタン膜１１
２を通してチタン膜１０７に拡散され、チタン膜１０７
の上面側に窒素含有チタン１１０が形成され、拡散され
てきたシリコンとチタンとが酸化膜１０２上で反応する
ことによるオーバーグロースが抑制される。その一方
で、酸化チタン膜１１２によって、窒化チタン膜１０８
からチタン膜１０７への窒素の過剰な固相拡散が抑制さ
れるため、シリコン基板１０１とチタン膜１０７との界
面でのシリサイド化反応が窒化反応によって過度に抑制
されることがなく、３０ｎｍ程度の薄いチタン膜１０７
においても所望とする厚さ、品質のチタンシリサイド層
１０９が形成される。その後の工程は第１の実施形態と
同じであり、図２（ａ）に示したように、アンモニア水
溶液と過酸化水素水の混合した化学薬液で窒化チタン膜
１０８及び窒素含有チタン膜１１０をエッチング除去し
てチタンシリサイド層１０９のみがゲート電極１０４や
拡散層１０６等のシリコンの表面に残される。さらに、
アルゴン雰囲気中で８００℃程度の第２の熱処理を１０
秒間行うと、図２（ｂ）のように、前記したＣ４９構造
のチタンシリサイド層１０９はＣ５４構造のチタンシリ
サイド層１１１に変えられる。
層の窒化チタン膜１０８からの窒素が酸化チタン膜１１
２を通してチタン膜１０７に拡散され、チタン膜１０７
の上面側に窒素含有チタン１１０が形成され、拡散され
てきたシリコンとチタンとが酸化膜１０２上で反応する
ことによるオーバーグロースが抑制される。その一方
で、酸化チタン膜１１２によって、窒化チタン膜１０８
からチタン膜１０７への窒素の過剰な固相拡散が抑制さ
れるため、シリコン基板１０１とチタン膜１０７との界
面でのシリサイド化反応が窒化反応によって過度に抑制
されることがなく、３０ｎｍ程度の薄いチタン膜１０７
においても所望とする厚さ、品質のチタンシリサイド層
１０９が形成される。その後の工程は第１の実施形態と
同じであり、図２（ａ）に示したように、アンモニア水
溶液と過酸化水素水の混合した化学薬液で窒化チタン膜
１０８及び窒素含有チタン膜１１０をエッチング除去し
てチタンシリサイド層１０９のみがゲート電極１０４や
拡散層１０６等のシリコンの表面に残される。さらに、
アルゴン雰囲気中で８００℃程度の第２の熱処理を１０
秒間行うと、図２（ｂ）のように、前記したＣ４９構造
のチタンシリサイド層１０９はＣ５４構造のチタンシリ
サイド層１１１に変えられる。
【００３２】ここで、図８（ａ）の工程、すなわち、チ
タン膜１０７を形成し、大気に暴露して酸化チタン膜１
１２を形成した後、窒化チタン膜１０８を形成した時点
での断面ＴＥＭ写真を図９として示す。この写真から判
るように、ここでは酸化チタン膜１１２は約３ｎｍの厚
さに形成されている。そして、この３層構造のＳＩＭＳ
によるプロファイルデータを図１０及び図１１に示す。
図１０はアルゴン雰囲気での熱処理前のプロファイルを
示し、図１１はアルゴン雰囲気で７００℃で３０秒間の
熱処理後のプロファイルを示している。図１０に示され
るように、チタン膜１０７と窒化チタン膜１０８の間に
存在する酸素ピークの膜厚から、酸化チタン膜１１２が
１０ｎｍ程度の膜厚で存在していることが判る。また、
図１１に示す熱処理後では、酸化チタン膜１１２が窒素
原子の拡散によりチタン膜１０７の底部に押されている
ことが判る。このように、窒素の拡散は熱処理によって
チタン膜１０７の底部に向かって起こるが、酸化チタン
膜１１２が壁となり窒素の拡散が抑制されるとともに、
酸素自身もチタン膜１０７の底部に向けて拡散される。
すなわち、チタン膜１０７の成膜後に形成された酸化チ
タン膜１１２により、窒素の拡散が抑制されて相対的に
シリサイド反応が優勢となる。
タン膜１０７を形成し、大気に暴露して酸化チタン膜１
１２を形成した後、窒化チタン膜１０８を形成した時点
での断面ＴＥＭ写真を図９として示す。この写真から判
るように、ここでは酸化チタン膜１１２は約３ｎｍの厚
さに形成されている。そして、この３層構造のＳＩＭＳ
によるプロファイルデータを図１０及び図１１に示す。
図１０はアルゴン雰囲気での熱処理前のプロファイルを
示し、図１１はアルゴン雰囲気で７００℃で３０秒間の
熱処理後のプロファイルを示している。図１０に示され
るように、チタン膜１０７と窒化チタン膜１０８の間に
存在する酸素ピークの膜厚から、酸化チタン膜１１２が
１０ｎｍ程度の膜厚で存在していることが判る。また、
図１１に示す熱処理後では、酸化チタン膜１１２が窒素
原子の拡散によりチタン膜１０７の底部に押されている
ことが判る。このように、窒素の拡散は熱処理によって
チタン膜１０７の底部に向かって起こるが、酸化チタン
膜１１２が壁となり窒素の拡散が抑制されるとともに、
酸素自身もチタン膜１０７の底部に向けて拡散される。
すなわち、チタン膜１０７の成膜後に形成された酸化チ
タン膜１１２により、窒素の拡散が抑制されて相対的に
シリサイド反応が優勢となる。
【００３３】したがって、これを利用すれば、シリサイ
ド反応をチタン膜１０７等により形成される細い線幅の
部分においても形成することが可能となる。図１２にシ
リサイド層の抵抗値のシリサイド線幅依存性を示す。こ
の図Ｃから判るように、０．５μｍ以下の線幅のシリサ
イド層抵抗が３０Ωあった層抵抗が１０Ω程度に低減さ
れており、この線幅においても有効なシリサイド層が形
成されていることが裏付けられる。なお、本発明者の実
験によれば、酸化チタン膜におけるチタンと酸素の組成
比は、１：１〜１：２の範囲が好ましいことが判明し
た。
ド反応をチタン膜１０７等により形成される細い線幅の
部分においても形成することが可能となる。図１２にシ
リサイド層の抵抗値のシリサイド線幅依存性を示す。こ
の図Ｃから判るように、０．５μｍ以下の線幅のシリサ
イド層抵抗が３０Ωあった層抵抗が１０Ω程度に低減さ
れており、この線幅においても有効なシリサイド層が形
成されていることが裏付けられる。なお、本発明者の実
験によれば、酸化チタン膜におけるチタンと酸素の組成
比は、１：１〜１：２の範囲が好ましいことが判明し
た。
【００３４】また、シリサイド化反応を促進して３０ｎ
ｍ以下の薄いチタン膜においても低抵抗率のシリサイド
層を形成する手法として、チタン膜の成膜後に水素雰囲
気で熱処理を行うようにしてもよい。図１３及び図１４
はこの手法を用いた本発明の第４の実施形態を工程順に
示す断面図である。ここでは、チタン膜を形成するまで
は、第１の実施形態と同様な工程が施される。すなわ
ち、図１３（ａ）に示すように、Ｐ導電型あるいはＰウ
ェルが形成されたシリコン基板１０１の所定の領域にＬ
ＯＣＯＳ法により膜厚が３００ｎｍの素子分離絶縁膜１
０２が形成される。また、シリコン基板１０１の素子領
域にはチャネルストッパ用の不純物がイオン注入され、
その上で熱酸化法により膜厚８ｎｍ程度のゲート絶縁膜
１０３が形成される。
ｍ以下の薄いチタン膜においても低抵抗率のシリサイド
層を形成する手法として、チタン膜の成膜後に水素雰囲
気で熱処理を行うようにしてもよい。図１３及び図１４
はこの手法を用いた本発明の第４の実施形態を工程順に
示す断面図である。ここでは、チタン膜を形成するまで
は、第１の実施形態と同様な工程が施される。すなわ
ち、図１３（ａ）に示すように、Ｐ導電型あるいはＰウ
ェルが形成されたシリコン基板１０１の所定の領域にＬ
ＯＣＯＳ法により膜厚が３００ｎｍの素子分離絶縁膜１
０２が形成される。また、シリコン基板１０１の素子領
域にはチャネルストッパ用の不純物がイオン注入され、
その上で熱酸化法により膜厚８ｎｍ程度のゲート絶縁膜
１０３が形成される。
【００３５】次いで、ＣＶＤ法により全面に膜厚１００
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により全面に膜厚１
００ｎｍ程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。
ｎｍ程度のポリシリコン膜が形成され、リン等の不純物
がドープされて低抵抗化される。その後、フォトリソグ
ラフィ技術によりパターン形成し、ゲート電極１０４が
形成される。しかる上で、ＣＶＤ法により全面に膜厚１
００ｎｍ程度のシリコン酸化膜が堆積され、かつ異方性
エッチングによりこのシリコン酸化膜をエッチングする
ことで、ゲート電極１０４の側面にスペーサ１０５が形
成される。そして、シリコン基板１０１に対して砒素や
ボロン等の不純物がイオン注入され、９００温度程度の
熱処理によりソース・ドレイン領域としての拡散層１０
６が形成される。ここで、砒素イオンのドーズ量は１×
１０15イオン／ｃｍ2 程度に設定される。
【００３６】次いで、図１３（ｂ）のように、スパッタ
法により全面に３０ｎｍ以下の膜厚のチタン膜１０７が
形成される。そして、この後に水素雰囲気において、５
４０℃で１０秒間の熱処理を行う。この水素雰囲気にお
ける熱処理により、図１３（ｃ）のように、水素原子が
チタン膜１０７の結晶格子中への入り込んでチタン膜１
０７が水素含有チタン膜１１３へと構造変化を起こし、
チタン膜１０７の形成時にチタン膜１０７とゲート電極
１０４および拡散層１０６との間に形成されているアモ
ルファスＴｉ−Ｓｉ相互拡散領域１１４の形成が促進さ
れる。
法により全面に３０ｎｍ以下の膜厚のチタン膜１０７が
形成される。そして、この後に水素雰囲気において、５
４０℃で１０秒間の熱処理を行う。この水素雰囲気にお
ける熱処理により、図１３（ｃ）のように、水素原子が
チタン膜１０７の結晶格子中への入り込んでチタン膜１
０７が水素含有チタン膜１１３へと構造変化を起こし、
チタン膜１０７の形成時にチタン膜１０７とゲート電極
１０４および拡散層１０６との間に形成されているアモ
ルファスＴｉ−Ｓｉ相互拡散領域１１４の形成が促進さ
れる。
【００３７】その上で、図１４（ａ）のように、チタン
膜１０７の上に２０ｎｍ以下の膜厚の窒化チタン膜１０
８を成膜する。その後、アルゴン雰囲気中でのランプア
ニールにより、７００℃で３０秒の熱処理が行われ、チ
タン膜１０７がゲート電極１０４や拡散層１０６等のシ
リコンに接触されている領域でシリサイド化反応が行わ
れ、図１４（ｂ）のように、その界面にＣ４９構造のチ
タンシリサイド層１０９が形成される。このとき、シリ
サイド層１０９の形成領域には、前記したアモルファス
Ｔｉ−Ｓｉ相互拡散領域１１４が存在しているため、シ
リサイド反応が促進され、膜厚３０ｎｍ以下の薄いチタ
ン膜においても良質なシリサイド層の形成が可能とな
る。また、酸化膜１０２上では窒素含有チタン膜１１０
が形成されることにより、シリサイドのオーバーグロー
スが抑制されることは前記各実施形態と同様である。
膜１０７の上に２０ｎｍ以下の膜厚の窒化チタン膜１０
８を成膜する。その後、アルゴン雰囲気中でのランプア
ニールにより、７００℃で３０秒の熱処理が行われ、チ
タン膜１０７がゲート電極１０４や拡散層１０６等のシ
リコンに接触されている領域でシリサイド化反応が行わ
れ、図１４（ｂ）のように、その界面にＣ４９構造のチ
タンシリサイド層１０９が形成される。このとき、シリ
サイド層１０９の形成領域には、前記したアモルファス
Ｔｉ−Ｓｉ相互拡散領域１１４が存在しているため、シ
リサイド反応が促進され、膜厚３０ｎｍ以下の薄いチタ
ン膜においても良質なシリサイド層の形成が可能とな
る。また、酸化膜１０２上では窒素含有チタン膜１１０
が形成されることにより、シリサイドのオーバーグロー
スが抑制されることは前記各実施形態と同様である。
【００３８】その後、第１の実施形態と同様に、図２
（ａ）に示したように、アンモニア水溶液と過酸化水素
水の混合した化学薬液で窒化チタン膜１０８及び窒素含
有チタン膜１１０をエッチング除去してチタンシリサイ
ド層１０９のみがゲート電極１０４や拡散層１０６等の
シリコンの表面に残される。さらに、アルゴン雰囲気中
で８００℃程度の第２の熱処理を１０秒間行うと、図２
（ｂ）のように、前記したＣ４９構造のチタンシリサイ
ド層１０９はＣ５４構造のチタンシリサイド層１１１に
変えられる。
（ａ）に示したように、アンモニア水溶液と過酸化水素
水の混合した化学薬液で窒化チタン膜１０８及び窒素含
有チタン膜１１０をエッチング除去してチタンシリサイ
ド層１０９のみがゲート電極１０４や拡散層１０６等の
シリコンの表面に残される。さらに、アルゴン雰囲気中
で８００℃程度の第２の熱処理を１０秒間行うと、図２
（ｂ）のように、前記したＣ４９構造のチタンシリサイ
ド層１０９はＣ５４構造のチタンシリサイド層１１１に
変えられる。
【００３９】なお、この第４の実施形態において、水素
雰囲気での熱処理は、チタン膜１０７の上に窒化チタン
膜１０８を形成した後に行ってもよい。すなわち、図１
５（ａ），図１５（ｂ）のように、第３の実施形態と同
様な工程でチタン膜１０７を形成した後、続いてその上
に図１５（ｃ）のように窒化チタン膜１０８を形成す
る。しかる上で、図１６（ａ）のように、水素雰囲気で
の熱処理を行うことで、水素原子がチタンの結晶格子中
へと入り込んでチタン膜１０７が水素含有チタン膜１１
３へと構造変化を起こし、アモルファスＴｉ−Ｓｉ相互
拡散領域１１４の形成が促進される。したがって、図１
６（ｂ）のようにシリサイド化反応を行ってシリサイド
層１０９を形成した場合には、シリサイド反応が窒化反
応によっても過剰に抑制されることがなく、良質なシリ
サイド層の形成が可能となる。
雰囲気での熱処理は、チタン膜１０７の上に窒化チタン
膜１０８を形成した後に行ってもよい。すなわち、図１
５（ａ），図１５（ｂ）のように、第３の実施形態と同
様な工程でチタン膜１０７を形成した後、続いてその上
に図１５（ｃ）のように窒化チタン膜１０８を形成す
る。しかる上で、図１６（ａ）のように、水素雰囲気で
の熱処理を行うことで、水素原子がチタンの結晶格子中
へと入り込んでチタン膜１０７が水素含有チタン膜１１
３へと構造変化を起こし、アモルファスＴｉ−Ｓｉ相互
拡散領域１１４の形成が促進される。したがって、図１
６（ｂ）のようにシリサイド化反応を行ってシリサイド
層１０９を形成した場合には、シリサイド反応が窒化反
応によっても過剰に抑制されることがなく、良質なシリ
サイド層の形成が可能となる。
【００４０】なお、本発明における高融点金属は、前記
したチタン以外にもタングステン、モリブデン等の他の
金属を利用することも可能である。
したチタン以外にもタングステン、モリブデン等の他の
金属を利用することも可能である。
【００４１】
【発明の効果】以上説明したように本発明は、シリコン
上に形成したチタン膜等の第１の高融点金属膜は、その
上に窒素を含む第２の高融点金属膜が形成され、あるい
は第１の高融点金属膜自体に窒素がイオン注入されてお
り、しかる上で窒素を含まない雰囲気において熱処理し
てシリサイド化反応を行ってシリサイド層を形成してい
るため、シリコン基板に形成されている酸化膜上におい
ては、第２の高融点金属膜からの窒素やイオン注入され
た窒素が第１の高融点金属膜に拡散されて高融点金属膜
の窒化反応が進められ、拡散されてきたシリコンと高融
点金属とが反応することによるオーバーグロースが抑制
される。また、素子の微細化に伴って第１の高融点金属
膜の膜厚を低減させた場合でも、高融点金属がシリコン
に接触されている下面側の領域における高融点金属の窒
化反応が抑制され、好適な薄さのシリサイド層が形成さ
れる。さらに、窒素を含まない雰囲気において熱処理を
行うことにより、相転移温度を低くすることができ、素
子に対する高温処理による特性劣化を防止することがで
きる。
上に形成したチタン膜等の第１の高融点金属膜は、その
上に窒素を含む第２の高融点金属膜が形成され、あるい
は第１の高融点金属膜自体に窒素がイオン注入されてお
り、しかる上で窒素を含まない雰囲気において熱処理し
てシリサイド化反応を行ってシリサイド層を形成してい
るため、シリコン基板に形成されている酸化膜上におい
ては、第２の高融点金属膜からの窒素やイオン注入され
た窒素が第１の高融点金属膜に拡散されて高融点金属膜
の窒化反応が進められ、拡散されてきたシリコンと高融
点金属とが反応することによるオーバーグロースが抑制
される。また、素子の微細化に伴って第１の高融点金属
膜の膜厚を低減させた場合でも、高融点金属がシリコン
に接触されている下面側の領域における高融点金属の窒
化反応が抑制され、好適な薄さのシリサイド層が形成さ
れる。さらに、窒素を含まない雰囲気において熱処理を
行うことにより、相転移温度を低くすることができ、素
子に対する高温処理による特性劣化を防止することがで
きる。
【００４２】また、本発明では、高融点金属の形成とそ
の熱処理を同一装置の雰囲気で連続して行うことによ
り、あるいは第１の高融点金属膜の表面に酸化膜を形成
し、さらには第１の高融点金属膜を水素雰囲気で熱処理
して水素含有高融点金属膜に変質させる、等の処理を採
用することにより、前記したシリサイド層の形成をより
好適に行うことが可能となる。
の熱処理を同一装置の雰囲気で連続して行うことによ
り、あるいは第１の高融点金属膜の表面に酸化膜を形成
し、さらには第１の高融点金属膜を水素雰囲気で熱処理
して水素含有高融点金属膜に変質させる、等の処理を採
用することにより、前記したシリサイド層の形成をより
好適に行うことが可能となる。
【図１】本発明の第１の実施形態の製造方法を工程順に
示す断面図のその１である。
示す断面図のその１である。
【図２】本発明の第１の実施形態の製造方法を工程順に
示す断面図のその２である。
示す断面図のその２である。
【図３】アルゴン雰囲気と窒素雰囲気での熱処理後の窒
素原子の拡散深さを比較して示す図である。
素原子の拡散深さを比較して示す図である。
【図４】アルゴン雰囲気での熱処理における相転移温度
のチタン膜厚依存性を示す図である。
のチタン膜厚依存性を示す図である。
【図５】本発明の第２の実施形態の製造方法を工程順に
示す断面図のその１である。
示す断面図のその１である。
【図６】本発明の第２の実施形態の製造方法を工程順に
示す断面図のその２である。
示す断面図のその２である。
【図７】本発明の第３の実施形態の製造方法を工程順に
示す断面図のその１である。
示す断面図のその１である。
【図８】本発明の第３の実施形態の製造方法を工程順に
示す断面図のその２である。
示す断面図のその２である。
【図９】第３の実施形態の製造工程途中におけるＴＥＭ
写真による断面図である。
写真による断面図である。
【図１０】第３の実施形態の熱処理前における３層構造
のＳＩＭＳによるプロファイルである。
のＳＩＭＳによるプロファイルである。
【図１１】第３の実施形態の熱処理後における３層構造
のＳＩＭＳによるプロファイルである。
のＳＩＭＳによるプロファイルである。
【図１２】シリサイド層の抵抗値のシリサイド線幅依存
性を示す図である。
性を示す図である。
【図１３】本発明の第４の実施形態の製造方法を工程順
に示す断面図のその１である。
に示す断面図のその１である。
【図１４】本発明の第４の実施形態の製造方法を工程順
に示す断面図のその２である。
に示す断面図のその２である。
【図１５】本発明の第４の実施形態の変形例の製造方法
を工程順に示す断面図のその１である。
を工程順に示す断面図のその１である。
【図１６】本発明の第４の実施形態の変形例の製造方法
を工程順に示す断面図のその２である。
を工程順に示す断面図のその２である。
【図１７】従来の製造方法の一例を工程順に示す断面図
のその１である。
のその１である。
【図１８】従来の製造方法の一例を工程順に示す断面図
のその２である。
のその２である。
【図１９】従来の製造方法の他の例を工程順に示す断面
図のその１である。
図のその１である。
【図２０】従来の製造方法の他の例を工程順に示す断面
図のその２である。
図のその２である。
【図２１】窒素雰囲気での熱処理における相転移温度の
チタン膜厚依存性を示す図である。
チタン膜厚依存性を示す図である。
１０１ シリコン基板 １０２ 素子分離絶縁膜 １０３ ゲート酸化膜 １０４ ゲート電極 １０５ ストッパ １０６ 拡散層 １０７ チタン膜 １０８ 窒化チタン膜 １０９ Ｃ４９構造シリサイド層 １１０ 窒素含有チタン膜 １１１ Ｃ５４構造シリサイド層 １１２ 酸化チタン膜 １１３ 水素含有チタン膜 １１４ アモルファスＴｉ−Ｓｉ相互拡散領域
Claims (13)
- 【請求項１】 シリコン表面に第１の高融点金属膜を形
成する工程と、前記第１の高融点金属膜上にこれと同一
材料でかつ窒素を含む第２の高融点金属膜を形成する工
程と、熱処理してシリコンと前記第１の高融点金属膜と
の界面に高融点金属シリサイド層を形成する工程を含
み、前記熱処理を窒素原子を含まない雰囲気で行うこと
を特徴とする半導体装置の製造方法。 - 【請求項２】 シリコン基板に素子分離用の酸化膜とゲ
ート酸化膜を形成し、ゲート酸化膜上にゲート電極を形
成する工程と、前記ゲート電極の側面に絶縁膜からなる
ストッパを形成する工程と、前記シリコン基板に不純物
を導入してソース・ドレインの拡散層を形成する工程
と、全面に第１の高融点金属膜を形成する工程と、その
上に窒素を含む第２の高融点金属膜を形成する工程と、
不活性ガス雰囲気で熱処理を行って前記第１の高融点金
属膜とゲート電極及び拡散層との接触界面に高融点金属
シリサイド層を形成する工程と、前記第１および第２の
高融点金属膜を除去する工程と、熱処理して前記高融点
金属シリサイド層を相転移させる工程とを含むことを特
徴とする半導体装置の製造方法。 - 【請求項３】 シリコン表面に第１の高融点金属膜を形
成する工程と、前記高融点金属膜に対して窒素をイオン
注入により導入する工程と、熱処理してシリコンと第１
の高融点金属膜との界面に高融点金属シリサイド層を形
成する工程を含み、前記熱処理を窒素原子を含まない雰
囲気で行うことを特徴とする半導体装置の製造方法。 - 【請求項４】 シリコン基板に素子分離用の酸化膜とゲ
ート酸化膜を形成し、ゲート酸化膜上にゲート電極を形
成する工程と、前記ゲート電極の側面に絶縁膜からなる
ストッパを形成する工程と、前記シリコン基板に不純物
を導入してソース・ドレインの拡散層を形成する工程
と、全面に高融点金属膜を形成する工程と、この高融点
金属膜に窒素原子をイオン注入する工程と、不活性ガス
雰囲気で熱処理を行って前記高融点金属膜とゲート電極
及び拡散層との接触界面に高融点金属シリサイド層を形
成する工程と、前記高融点金属膜を除去する工程と、熱
処理して前記高融点金属シリサイド層を相転移させる工
程とを含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 窒素原子を含まない雰囲気は、アルゴン
等の不活性ガスの雰囲気或いは真空雰囲気である請求項
１ないし４のいずれかの半導体装置の製造方法。 - 【請求項６】 第１の高融点金属膜の形成と、窒素を含
む第２高融点金属膜の形成とを同一装置の不活性ガス雰
囲気或いは真空雰囲気で行う請求項１または２の半導体
装置の製造方法。 - 【請求項７】 第１の高融点金属膜の形成と、窒素を含
む第２の高融点金属膜の形成と、熱処理とを同一装置の
不活性ガス雰囲気或いは真空雰囲気で行う請求項１また
は２の半導体装置の製造方法。 - 【請求項８】 シリコン表面に第１の高融点金属膜を形
成する工程と、前記第１の高融点金属膜の上にその高融
点金属の酸化膜を形成する工程と、この酸化膜上に前記
第１の高融点金属膜と同一材料でかつ窒素を含む第２の
高融点金属膜を形成する工程と、熱処理してシリコンと
第１の高融点金属膜との界面に高融点金属シリサイド層
を形成する工程を含み、前記熱処理を窒素原子を含まな
い雰囲気で行うことを特徴とする半導体装置の製造方
法。 - 【請求項９】 第１の高融点金属膜の形成後に、第１の
高融点金属膜を大気または酸素を含む雰囲気においてそ
の表面を酸化させて酸化膜を形成する請求項８の半導体
装置の製造方法。 - 【請求項１０】 シリコン表面に第１の高融点金属膜を
形成する工程と、水素を含む雰囲気で熱処理して前記第
１の高融点金属膜を水素含有高融点金属膜に変質させる
工程と、この水素含有金属膜の上に前記第１の高融点金
属膜と同一材料でかつ窒素を含む第２の高融点金属膜を
形成する工程と、熱処理してシリコンと第１の高融点金
属膜との界面に高融点金属シリサイド層を形成する工程
を含み、前記熱処理を窒素原子を含まない雰囲気で行う
ことを特徴とする半導体装置の製造方法。 - 【請求項１１】 水素を含む雰囲気で熱処理する工程
は、第１の高融点金属膜と第２の高融点金属膜を積層状
態に形成した後に行う請求項１０の半導体装置の製造方
法。 - 【請求項１２】 第１及び第２の高融点金属はチタンで
ある請求項１ないし１１のいずれかの半導体装置の製造
方法。 - 【請求項１３】 第１の高融点金属膜の膜厚を３０ｎｍ
以下とする請求項１ないし１２のいずれかの半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28364596A JP2900897B2 (ja) | 1995-10-28 | 1996-10-25 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30392895 | 1995-10-28 | ||
| JP7-303928 | 1995-10-28 | ||
| JP28364596A JP2900897B2 (ja) | 1995-10-28 | 1996-10-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09186105A true JPH09186105A (ja) | 1997-07-15 |
| JP2900897B2 JP2900897B2 (ja) | 1999-06-02 |
Family
ID=26555125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28364596A Expired - Lifetime JP2900897B2 (ja) | 1995-10-28 | 1996-10-25 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2900897B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127267A (en) * | 1997-10-09 | 2000-10-03 | Nec Corporation | Fabrication method of semiconductor device equipped with silicide layer |
| US6241859B1 (en) | 1997-08-22 | 2001-06-05 | Nec Corporation | Method of forming a self-aligned refractory metal silicide layer |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02181919A (ja) * | 1989-01-09 | 1990-07-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH04334020A (ja) * | 1991-05-10 | 1992-11-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH06112158A (ja) * | 1992-09-25 | 1994-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0794449A (ja) * | 1993-07-30 | 1995-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07273066A (ja) * | 1994-03-29 | 1995-10-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPH08250716A (ja) * | 1995-03-07 | 1996-09-27 | Toshiba Corp | 半導体装置の製造方法および半導体装置の製造装置 |
-
1996
- 1996-10-25 JP JP28364596A patent/JP2900897B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02181919A (ja) * | 1989-01-09 | 1990-07-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| JPH04334020A (ja) * | 1991-05-10 | 1992-11-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH06112158A (ja) * | 1992-09-25 | 1994-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0794449A (ja) * | 1993-07-30 | 1995-04-07 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07273066A (ja) * | 1994-03-29 | 1995-10-20 | Toshiba Corp | 半導体装置の製造方法 |
| JPH08250716A (ja) * | 1995-03-07 | 1996-09-27 | Toshiba Corp | 半導体装置の製造方法および半導体装置の製造装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6241859B1 (en) | 1997-08-22 | 2001-06-05 | Nec Corporation | Method of forming a self-aligned refractory metal silicide layer |
| US6127267A (en) * | 1997-10-09 | 2000-10-03 | Nec Corporation | Fabrication method of semiconductor device equipped with silicide layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2900897B2 (ja) | 1999-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100440840B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| JP2857006B2 (ja) | Ｍｏｓ集積回路上の自己整列珪化コバルト | |
| US5937325A (en) | Formation of low resistivity titanium silicide gates in semiconductor integrated circuits | |
| US6127267A (en) | Fabrication method of semiconductor device equipped with silicide layer | |
| KR19980053694A (ko) | Mosfet 제조 방법 | |
| JPH0878361A (ja) | 半導体装置の製造方法 | |
| US6069045A (en) | Method of forming C49-structure tungsten-containing titanium salicide structure | |
| JP2751859B2 (ja) | 半導体装置の製造方法 | |
| KR0161380B1 (ko) | 반도체장치의 트랜지스터 및 그 제조방법 | |
| US5869397A (en) | Method of manufacturing semiconductor device | |
| JP3033526B2 (ja) | 半導体装置の製造方法 | |
| US6150248A (en) | Method for fabricating semiconductor device | |
| JP2790157B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3794915B2 (ja) | 半導体装置の製造方法 | |
| JP2900897B2 (ja) | 半導体装置の製造方法 | |
| JP3940660B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11195619A (ja) | 半導体装置の製造方法 | |
| JP2850883B2 (ja) | 半導体装置の製造方法 | |
| JP2738402B2 (ja) | 半導体装置の製造方法 | |
| JPH07201777A (ja) | 半導体装置の製造方法 | |
| JP2882352B2 (ja) | 半導体装置の製造方法 | |
| JPH0536632A (ja) | 半導体装置の製造方法 | |
| KR100256528B1 (ko) | 반도체 장치 제조방법 | |
| JP3639745B2 (ja) | 半導体装置の製造方法 | |
| JPH08130196A (ja) | シリサイド層の製造方法 |