JPH04334128A - データ圧縮復元装置 - Google Patents
データ圧縮復元装置Info
- Publication number
- JPH04334128A JPH04334128A JP10529291A JP10529291A JPH04334128A JP H04334128 A JPH04334128 A JP H04334128A JP 10529291 A JP10529291 A JP 10529291A JP 10529291 A JP10529291 A JP 10529291A JP H04334128 A JPH04334128 A JP H04334128A
- Authority
- JP
- Japan
- Prior art keywords
- compression
- algorithm
- data
- fpga
- compression algorithm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は複数の圧縮アルゴリズム
を用いてデータを圧縮すると共に、復元することを可能
とするデータ圧縮復元装置に関する。
を用いてデータを圧縮すると共に、復元することを可能
とするデータ圧縮復元装置に関する。
【０００２】情報化社会の発展に伴い、情報処理装置間
等でデータを伝送することが多くなって来たが、このデ
ータを効率良く伝送し記憶させる為に、データを圧縮す
る技術が使用されている。
等でデータを伝送することが多くなって来たが、このデ
ータを効率良く伝送し記憶させる為に、データを圧縮す
る技術が使用されている。
【０００３】このデータ圧縮技術には、様々な方法があ
り、伝送されるデータの特性に対して、圧縮率が最適と
なる圧縮アルゴリズムが選択されて使用されている。従
って、伝送されるデータの特性が変更された場合、圧縮
アルゴリズムも変更することが必要となるが、ハードウ
ェア構成が複雑となって、不経済にならないことが必要
である。
り、伝送されるデータの特性に対して、圧縮率が最適と
なる圧縮アルゴリズムが選択されて使用されている。従
って、伝送されるデータの特性が変更された場合、圧縮
アルゴリズムも変更することが必要となるが、ハードウ
ェア構成が複雑となって、不経済にならないことが必要
である。
【０００４】
【従来の技術】従来、複数の圧縮方法を一つの装置で実
現させるには、各々の圧縮方法に対するアルゴリズムを
実現させる回路を夫々用意し、伝送されるデータの特性
に応じて、最適な圧縮率が得られるアルゴリズムを実現
する回路を選択し、装置に実装するようにしている。
現させるには、各々の圧縮方法に対するアルゴリズムを
実現させる回路を夫々用意し、伝送されるデータの特性
に応じて、最適な圧縮率が得られるアルゴリズムを実現
する回路を選択し、装置に実装するようにしている。
【０００５】そして、圧縮したデータを復元するために
、圧縮に使用されたアルゴリズムに対応した復元アルゴ
リズムを実現する回路を選択し、装置に実装している。
、圧縮に使用されたアルゴリズムに対応した復元アルゴ
リズムを実現する回路を選択し、装置に実装している。
【０００６】
【発明が解決しようとする課題】上記の如く、従来は最
適な圧縮率が得られるアルゴリズムを実現する回路と復
元アルゴリズムを実現する回路を選択するため、複数の
圧縮アルゴリズム及び復元アルゴリズムを夫々実現する
複数の回路を用意する必要がある。
適な圧縮率が得られるアルゴリズムを実現する回路と復
元アルゴリズムを実現する回路を選択するため、複数の
圧縮アルゴリズム及び復元アルゴリズムを夫々実現する
複数の回路を用意する必要がある。
【０００７】この回路は、例えば、プリント板ユニット
又はＬＳｉで構成されているため、複数のプリント板ユ
ニット又はＬＳｉを用意する必要があり、不経済である
という問題がある。
又はＬＳｉで構成されているため、複数のプリント板ユ
ニット又はＬＳｉを用意する必要があり、不経済である
という問題がある。
【０００８】本発明はこのような問題点に鑑み、外部か
ら与えられるプログラムデータによって複数の組合わせ
論理を実現するプログラマブル・ゲート・アレイを使用
し、伝送されるデータの特性に応じて、プログラムデー
タを供給することにより、適用する圧縮アルゴリズムと
復元アルゴリズムを実現する回路を構成させるようにし
て、ハードウェア構成を変更することを不要とすること
により、経済的なデータ圧縮復元装置を提供することを
目的としている。
ら与えられるプログラムデータによって複数の組合わせ
論理を実現するプログラマブル・ゲート・アレイを使用
し、伝送されるデータの特性に応じて、プログラムデー
タを供給することにより、適用する圧縮アルゴリズムと
復元アルゴリズムを実現する回路を構成させるようにし
て、ハードウェア構成を変更することを不要とすること
により、経済的なデータ圧縮復元装置を提供することを
目的としている。
【０００９】
【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。データ圧縮復元装置１は、外
部から与えられるプログラムデータによって、複数の組
合わせ論理を実現するプログラマブル・ゲート・アレイ
素子２と、適用される圧縮アルゴリズム及び復元アルゴ
リズムを実現するための組合わせ論理を指定するプログ
ラムデータを格納する記憶手段３と、指示された圧縮ア
ルゴリズムを実現するプログラムデータを選択して、記
憶手段３より、プログラマブル・ゲート・アレイ素子２
に供給させると共に、適用した圧縮アルゴリズムの情報
を送出させる制御手段４と、圧縮アルゴリズム情報に基
づき、適用された圧縮アルゴリズムに対応する復元アル
ゴリズムを実現するプログラムデータを選択して、記憶
手段３より、プログラマブル・ゲート・アレイ素子２に
供給させる圧縮情報抽出手段５とを設けている。
明するブロック図である。データ圧縮復元装置１は、外
部から与えられるプログラムデータによって、複数の組
合わせ論理を実現するプログラマブル・ゲート・アレイ
素子２と、適用される圧縮アルゴリズム及び復元アルゴ
リズムを実現するための組合わせ論理を指定するプログ
ラムデータを格納する記憶手段３と、指示された圧縮ア
ルゴリズムを実現するプログラムデータを選択して、記
憶手段３より、プログラマブル・ゲート・アレイ素子２
に供給させると共に、適用した圧縮アルゴリズムの情報
を送出させる制御手段４と、圧縮アルゴリズム情報に基
づき、適用された圧縮アルゴリズムに対応する復元アル
ゴリズムを実現するプログラムデータを選択して、記憶
手段３より、プログラマブル・ゲート・アレイ素子２に
供給させる圧縮情報抽出手段５とを設けている。
【００１０】そして、伝送されるデータの特性に対応し
て、最適な圧縮アルゴリズムによるデータの圧縮を行う
と共に、この圧縮アルゴリズムに対応する復元アルゴリ
ズムによってデータの復元を行う。
て、最適な圧縮アルゴリズムによるデータの圧縮を行う
と共に、この圧縮アルゴリズムに対応する復元アルゴリ
ズムによってデータの復元を行う。
【００１１】
【作用】上記の如く構成することにより、一つのデータ
圧縮復元装置１を用意するのみで、複数の圧縮アルゴリ
ズムと復元アルゴリズムの中から、データの特性によっ
て最適な圧縮率が得られるアルゴリズムを選択して、デ
ータの圧縮と復元を実行することが出来る。
圧縮復元装置１を用意するのみで、複数の圧縮アルゴリ
ズムと復元アルゴリズムの中から、データの特性によっ
て最適な圧縮率が得られるアルゴリズムを選択して、デ
ータの圧縮と復元を実行することが出来る。
【００１２】従って、複数のプリント板ユニット又はＬ
Ｓｉを用意する必要が無く、経済的なデータ圧縮復元装
置を提供することが出来る。
Ｓｉを用意する必要が無く、経済的なデータ圧縮復元装
置を提供することが出来る。
【００１３】
【実施例】図２は本発明の一実施例を示す回路のブロッ
ク図である。データ圧縮復元装置１のプロセッサ９は、
適用される圧縮アルゴリズムを図示省略したオペレータ
パネル等から指定されると、ＲＯＭ１０から、この圧縮
アルゴリズムを実現するための組合わせ論理を指定する
プログラムデータを読出し、フィールド・プログラマブ
ル・ゲート・アレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａ
ｂｌｅ Ｇａｔｅ Ａｒｒａｙ、以後ＦＰＧＡと略す）
８に送出する。
ク図である。データ圧縮復元装置１のプロセッサ９は、
適用される圧縮アルゴリズムを図示省略したオペレータ
パネル等から指定されると、ＲＯＭ１０から、この圧縮
アルゴリズムを実現するための組合わせ論理を指定する
プログラムデータを読出し、フィールド・プログラマブ
ル・ゲート・アレイ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａ
ｂｌｅ Ｇａｔｅ Ａｒｒａｙ、以後ＦＰＧＡと略す）
８に送出する。
【００１４】ＦＰＧＡ８は、米国ザイリンクス（ＸＩＬ
ＩＮＸ）社が提供するゲートアレイ素子であり、日経Ｂ
Ｐ社発行「日経エレクトロニクス１９９０年５月１４日
号」の１７９〜１９２頁の論文、「第３世代のＬＣＡを
秋からサンプル出荷，２万ゲートのチップを手元でプロ
グラム」で説明されている。
ＩＮＸ）社が提供するゲートアレイ素子であり、日経Ｂ
Ｐ社発行「日経エレクトロニクス１９９０年５月１４日
号」の１７９〜１９２頁の論文、「第３世代のＬＣＡを
秋からサンプル出荷，２万ゲートのチップを手元でプロ
グラム」で説明されている。
【００１５】ＲＯＭ１０には、予めＦＰＧＡ８を使用し
て、複数の圧縮アルゴリズム及び復元アルゴリズムを実
現するための論理の組合わせを指定するプログラムデー
タが格納されており、ＦＰＧＡ８は、与えられたプログ
ラムデータによって、内部のマルチプレクサ等を切替え
て、指定された圧縮アルゴリズムや復元アルゴリズムを
実現する回路を構成する。
て、複数の圧縮アルゴリズム及び復元アルゴリズムを実
現するための論理の組合わせを指定するプログラムデー
タが格納されており、ＦＰＧＡ８は、与えられたプログ
ラムデータによって、内部のマルチプレクサ等を切替え
て、指定された圧縮アルゴリズムや復元アルゴリズムを
実現する回路を構成する。
【００１６】プロセッサ９からは、適用された圧縮アル
ゴリズム情報がＦＰＧＡ８に送出され、続いて上位装置
６からは圧縮すべきデータがＦＰＧＡ８に送出される。 従って、ＦＰＧＡ８は、プロセッサ９が送出した圧縮ア
ルゴリズム情報に続いて、上位装置６が送出したデータ
をプロセッサ９が指定した圧縮アルゴリズムによって圧
縮して下位装置７に送出する。
ゴリズム情報がＦＰＧＡ８に送出され、続いて上位装置
６からは圧縮すべきデータがＦＰＧＡ８に送出される。 従って、ＦＰＧＡ８は、プロセッサ９が送出した圧縮ア
ルゴリズム情報に続いて、上位装置６が送出したデータ
をプロセッサ９が指定した圧縮アルゴリズムによって圧
縮して下位装置７に送出する。
【００１７】下位装置７からは、圧縮アルゴリズム情報
に続いて、圧縮されたデータがＦＰＧＡ８に送出される
。圧縮情報抽出回路１１は、圧縮アルゴリズム情報を抽
出すると、ＲＯＭ１０から適用された圧縮アルゴリズム
に対応する復元アルゴリズムを実現するプログラムデー
タを読出し、ＦＰＧＡ８に送出する。
に続いて、圧縮されたデータがＦＰＧＡ８に送出される
。圧縮情報抽出回路１１は、圧縮アルゴリズム情報を抽
出すると、ＲＯＭ１０から適用された圧縮アルゴリズム
に対応する復元アルゴリズムを実現するプログラムデー
タを読出し、ＦＰＧＡ８に送出する。
【００１８】従って、ＦＰＧＡ８は、与えられたプログ
ラムデータによって、内部のマルチプレクサ等を切替え
て、指定された復元アルゴリズムを実現する回路を構成
し、下位装置７が送出する圧縮データを復元して、上位
装置６に送出する。
ラムデータによって、内部のマルチプレクサ等を切替え
て、指定された復元アルゴリズムを実現する回路を構成
し、下位装置７が送出する圧縮データを復元して、上位
装置６に送出する。
【００１９】図３は図２の動作を説明するフローチャー
トである。図３（Ａ） は圧縮動作を説明するフローチ
ャートで、プロセッサ９はステップ（１） で適用圧縮
アルゴリズムが指定されたか調べ、指定されると、ステ
ップ（２） でＲＯＭ１０から指定された圧縮アルゴリ
ズムを実現するための組合わせ論理を指定するプログラ
ムデータを読出し、ＦＰＧＡ８に送出する。
トである。図３（Ａ） は圧縮動作を説明するフローチ
ャートで、プロセッサ９はステップ（１） で適用圧縮
アルゴリズムが指定されたか調べ、指定されると、ステ
ップ（２） でＲＯＭ１０から指定された圧縮アルゴリ
ズムを実現するための組合わせ論理を指定するプログラ
ムデータを読出し、ＦＰＧＡ８に送出する。
【００２０】そして、ステップ（３） でＦＰＧＡ８に
指定された圧縮アルゴリズムを実現する回路を構成させ
、ステップ（４） でＦＰＧＡ８に指定された圧縮アル
ゴリズム情報を送出する。
指定された圧縮アルゴリズムを実現する回路を構成させ
、ステップ（４） でＦＰＧＡ８に指定された圧縮アル
ゴリズム情報を送出する。
【００２１】そして、ステップ（５） でＦＰＧＡ８に
圧縮アルゴリズム情報を圧縮して下位装置７に送出させ
、続いてステップ（６） でＦＰＧＡ８に上位装置６が
送出した源データを圧縮して下位装置７に送出させる。
圧縮アルゴリズム情報を圧縮して下位装置７に送出させ
、続いてステップ（６） でＦＰＧＡ８に上位装置６が
送出した源データを圧縮して下位装置７に送出させる。
【００２２】プロセッサ９は、ステップ（１） で適用
圧縮アルゴリズムの指定が無い場合、ステップ（６）
の処理に移行し、ＦＰＧＡ８に既に設定されている圧縮
アルゴリズムによって上位装置６が送出する源データを
圧縮して送出させる。
圧縮アルゴリズムの指定が無い場合、ステップ（６）
の処理に移行し、ＦＰＧＡ８に既に設定されている圧縮
アルゴリズムによって上位装置６が送出する源データを
圧縮して送出させる。
【００２３】図３（Ｂ） は復元動作を説明するフロー
チャートで、圧縮情報抽出回路１１はステップ（７）
で、圧縮アルゴリズム情報が送出されたか調べ、送出さ
れるとステップ（８） で圧縮アルゴリズム情報が指定
する圧縮アルゴリズムに対応する復元アルゴリズムを実
現するプログラムデータをＲＯＭ１０から読出し、ＦＰ
ＧＡ８に送出する。
チャートで、圧縮情報抽出回路１１はステップ（７）
で、圧縮アルゴリズム情報が送出されたか調べ、送出さ
れるとステップ（８） で圧縮アルゴリズム情報が指定
する圧縮アルゴリズムに対応する復元アルゴリズムを実
現するプログラムデータをＲＯＭ１０から読出し、ＦＰ
ＧＡ８に送出する。
【００２４】そして、ステップ（９） でＦＰＧＡ８に
指定された復元アルゴリズムを実現する回路を構成させ
、ステップ（１０）でＦＰＧＡ８に下位装置７が送出し
た圧縮データを復元させて上位装置６に送出させる。
指定された復元アルゴリズムを実現する回路を構成させ
、ステップ（１０）でＦＰＧＡ８に下位装置７が送出し
た圧縮データを復元させて上位装置６に送出させる。
【００２５】圧縮情報抽出回路１１はステップ（７）
で、圧縮アルゴリズム情報が送出されない場合、ステッ
プ（１０）の処理に移行し、ＦＰＧＡ８に既に設定され
ている復元アルゴリズムによって下位装置７が送出する
圧縮データを復元して送出させる。
で、圧縮アルゴリズム情報が送出されない場合、ステッ
プ（１０）の処理に移行し、ＦＰＧＡ８に既に設定され
ている復元アルゴリズムによって下位装置７が送出する
圧縮データを復元して送出させる。
【００２６】
【発明の効果】以上説明した如く、本発明は一つのＦＰ
ＧＡを用いることにより、ＲＯＭに格納したプログラム
データによって、複数の圧縮アルゴリズム及び復元アル
ゴリズムの中から、データの特性によって最適な圧縮率
が得られるアルゴリズムを適用することが可能となるた
め、複数のプリント板ユニット又はＬＳｉを用意する必
要が無く、経済的なデータ圧縮復元装置を提供すること
が出来る。
ＧＡを用いることにより、ＲＯＭに格納したプログラム
データによって、複数の圧縮アルゴリズム及び復元アル
ゴリズムの中から、データの特性によって最適な圧縮率
が得られるアルゴリズムを適用することが可能となるた
め、複数のプリント板ユニット又はＬＳｉを用意する必
要が無く、経済的なデータ圧縮復元装置を提供すること
が出来る。
【図１】 本発明の原理を説明するブロック図
【図２
】 本発明の一実施例を示す回路のブロック図
】 本発明の一実施例を示す回路のブロック図
【図３
】 図２の動作を説明するフローチャート
】 図２の動作を説明するフローチャート
１ データ圧縮復元装置
２ プログラマブル・ゲート・アレイ素子３ 記憶
手段 ４ 制御手段 ５ 圧縮情報抽出手段 ６ 上位装置 ７ 下位装置 ８ ＦＰＧＡ ９ プロセッサ １０ ＲＯＭ １１ 圧縮情報抽出回路
手段 ４ 制御手段 ５ 圧縮情報抽出手段 ６ 上位装置 ７ 下位装置 ８ ＦＰＧＡ ９ プロセッサ １０ ＲＯＭ １１ 圧縮情報抽出回路
Claims (1)
- 【請求項１】 外部から与えられるプログラムデータ
によって、複数の組合わせ論理を実現するプログラマブ
ル・ゲート・アレイ素子（２） と、適用される圧縮ア
ルゴリズム及び復元アルゴリズムを実現するための組合
わせ論理を指定する該プログラムデータを格納する記憶
手段（３） と、指示された圧縮アルゴリズムを実現す
る該プログラムデータを選択して、該記憶手段（３）
より、該プログラマブル・ゲート・アレイ素子（２）
に供給させると共に、適用した圧縮アルゴリズムの情報
を送出させる制御手段（４） と、該圧縮アルゴリズム
情報に基づき、適用された圧縮アルゴリズムに対応する
復元アルゴリズムを実現する前記プログラムデータを選
択して、該記憶手段（３） より、該プログラマブル・
ゲート・アレイ素子（２） に供給させる圧縮情報抽出
手段（５） と、を設け、伝送されるデータの特性に対
応して、データの圧縮及び復元を行うことを特徴とする
データ圧縮復元装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10529291A JPH04334128A (ja) | 1991-05-10 | 1991-05-10 | データ圧縮復元装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10529291A JPH04334128A (ja) | 1991-05-10 | 1991-05-10 | データ圧縮復元装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04334128A true JPH04334128A (ja) | 1992-11-20 |
Family
ID=14403614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10529291A Pending JPH04334128A (ja) | 1991-05-10 | 1991-05-10 | データ圧縮復元装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04334128A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09114637A (ja) * | 1995-10-13 | 1997-05-02 | Nec Software Ltd | データ圧縮／復元装置及びデータ圧縮／復元方法 |
| US8279257B2 (en) * | 2001-03-22 | 2012-10-02 | Polycom, Inc. | High resolution graphics side channel in video conference |
| JP2023092099A (ja) * | 2021-12-21 | 2023-07-03 | マツダ株式会社 | グリッドコンピューティング方法 |
-
1991
- 1991-05-10 JP JP10529291A patent/JPH04334128A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09114637A (ja) * | 1995-10-13 | 1997-05-02 | Nec Software Ltd | データ圧縮／復元装置及びデータ圧縮／復元方法 |
| US8279257B2 (en) * | 2001-03-22 | 2012-10-02 | Polycom, Inc. | High resolution graphics side channel in video conference |
| JP2023092099A (ja) * | 2021-12-21 | 2023-07-03 | マツダ株式会社 | グリッドコンピューティング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5915017A (en) | Method and apparatus for securing programming data of programmable logic device | |
| EP3820048B1 (en) | Data compression and decompression method and related apparatus, electronic device, and system | |
| US6525678B1 (en) | Configuring a programmable logic device | |
| US6741961B2 (en) | Low power audio processor that multiplexes component distribution signals | |
| US6327634B1 (en) | System and method for compressing and decompressing configuration data for an FPGA | |
| WO2000046688A1 (en) | Intelligent method for computer file compression | |
| JPH06152435A (ja) | 可変長符号の伸長装置および圧縮伸長装置 | |
| US6563437B1 (en) | Method and apparatus for using programmable logic device (PLD) logic for decompression of configuration data | |
| US5872529A (en) | Dynamic datastream compression/decompression | |
| US6507213B1 (en) | Parallel configuration method and/or architecture for PLDs or FPGAs | |
| JPH04334128A (ja) | データ圧縮復元装置 | |
| CN105827896B (zh) | 数据处理系统、处理级、操作数据处理系统的方法 | |
| Rodrigues et al. | Using dynamic reconfiguration to reduce the area of a JPEG decoder on FPGA | |
| Kitaoka et al. | Reducing the configuration loading time of a coarse grain multicontext reconfigurable device | |
| EP3065300B1 (en) | Methods and apparatus for two-dimensional block bit-stream compression and decompression | |
| JP2000090237A (ja) | 描画処理装置 | |
| US7821658B2 (en) | Interleaving imaging device controller with multi-use circuitry | |
| CN109831671A (zh) | 计算机可读存储介质和应用该介质的显示流压缩解码模块与显示接口交互装置 | |
| CN100401671C (zh) | 一种文件传送方法 | |
| US20060038585A1 (en) | Apparatus and methods for configuration of programmable logic devices | |
| JP2003347927A (ja) | 再構成可能なハードウェアにおけるデータ処理回路およびその方法 | |
| JP2606831B2 (ja) | イメージ処理装置 | |
| JP7701889B2 (ja) | メモリ制御装置、情報処理システム、及びメモリ制御方法 | |
| JP2000137578A (ja) | データ記憶装置およびそれを利用したデータ転送記録方法 | |
| JPH0789650B2 (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000808 |