JPH0789650B2 - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPH0789650B2 JPH0789650B2 JP61017078A JP1707886A JPH0789650B2 JP H0789650 B2 JPH0789650 B2 JP H0789650B2 JP 61017078 A JP61017078 A JP 61017078A JP 1707886 A JP1707886 A JP 1707886A JP H0789650 B2 JPH0789650 B2 JP H0789650B2
- Authority
- JP
- Japan
- Prior art keywords
- compression
- image
- unit
- image data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 （技術分野） 本発明は、各々互いに異なる圧縮方式で画像データを圧
縮する複数の画像圧縮部を有する画像処理装置に関す
る。
縮する複数の画像圧縮部を有する画像処理装置に関す
る。
（従来技術） 従来、イメージの伝送、蓄積に際し、イメージデータを
圧縮することがなされている。このようにイメージデー
タの圧縮を行なった場合に、イメージデータの内容によ
り圧縮率が異なるものである。また、同一のイメージデ
ータに対して異なった圧縮方式で圧縮を行なった場合に
も圧縮率が圧縮方式より異なる。
圧縮することがなされている。このようにイメージデー
タの圧縮を行なった場合に、イメージデータの内容によ
り圧縮率が異なるものである。また、同一のイメージデ
ータに対して異なった圧縮方式で圧縮を行なった場合に
も圧縮率が圧縮方式より異なる。
一方、各々互いに異なる圧縮方式で画像データを圧縮す
る複数の画像圧縮部を有する画像処理装置においては、
いずれの圧縮方式の圧縮率が良いかを効率よく判断する
ことが必要である。特にバス制御された複数の画像圧縮
部とシステム全体の制御部との間でいかなる機能分担を
するかはシステムの設計の上で重要である。
る複数の画像圧縮部を有する画像処理装置においては、
いずれの圧縮方式の圧縮率が良いかを効率よく判断する
ことが必要である。特にバス制御された複数の画像圧縮
部とシステム全体の制御部との間でいかなる機能分担を
するかはシステムの設計の上で重要である。
（目的） 本発明は以上の点に鑑みてなされたもので、各々互いに
異なる圧縮方式で画像データを圧縮する複数の画像圧縮
部を共通バスに対して接続した画像処理装置において、
いずれの圧縮方式の圧縮率が良いかを効率よく判断する
ことを目的とする。
異なる圧縮方式で画像データを圧縮する複数の画像圧縮
部を共通バスに対して接続した画像処理装置において、
いずれの圧縮方式の圧縮率が良いかを効率よく判断する
ことを目的とする。
（実施例） 以下、本発明を好ましい実施例を用いて詳説する。
第１図は本発明を適用したイメージデータ圧縮装置の一
実施例である。
実施例である。
10はイメージデータを入力する画像入力部、MPU0はシス
テム全体を制御する制御部であり、MEM0はMPU用のプロ
グラム及び圧縮すべきイメージデータ、圧縮された圧縮
データ等を格納するメモリである。複数の圧縮回路１〜
Ｎは夫々異なる圧縮方式によりイメージデータを圧縮す
る。これらMPU0,MEM0及び圧縮回路１〜Ｎ、画像入力部1
0はバスを介して接続されている。また、11は圧縮され
たイメージデータを出力する画像出力部である。
テム全体を制御する制御部であり、MEM0はMPU用のプロ
グラム及び圧縮すべきイメージデータ、圧縮された圧縮
データ等を格納するメモリである。複数の圧縮回路１〜
Ｎは夫々異なる圧縮方式によりイメージデータを圧縮す
る。これらMPU0,MEM0及び圧縮回路１〜Ｎ、画像入力部1
0はバスを介して接続されている。また、11は圧縮され
たイメージデータを出力する画像出力部である。
第２図は第１図示の圧縮回路１〜Ｎの一実施例である。
MPU1は圧縮回路全体の動作を制御する制御部であり、ME
M1は圧縮データを格納するメモリである。ROMは例えばM
H,MR,MMR等の圧縮論理がプログラムされたメモリであ
る。カウンタ21は圧縮後のデータ数を数えるカウンタ，
コマンドReg23は、第１図示のMPU0よりドライバ／レシ
ーバ22を介して圧縮回路に対するコマンドを入力するレ
ジスタである。
M1は圧縮データを格納するメモリである。ROMは例えばM
H,MR,MMR等の圧縮論理がプログラムされたメモリであ
る。カウンタ21は圧縮後のデータ数を数えるカウンタ，
コマンドReg23は、第１図示のMPU0よりドライバ／レシ
ーバ22を介して圧縮回路に対するコマンドを入力するレ
ジスタである。
以下、図面にそって動作説明する。第３図は動作手順を
示すフローチヤートである。
示すフローチヤートである。
装置全体の制御としては、画像入力部10から入力した圧
縮すべきイメージデータをMEM0に格納する。格納された
イメージデータを圧縮回路１〜Ｎに対してパラレルに転
送し、各圧縮回路１〜Ｎにより各方式の圧縮を行う。こ
の時に各圧縮回路１〜Ｎは、圧縮されたデータをMEM1に
格納すると同時にカウンタ21にて圧縮後のデータ長をか
ぞえる。
縮すべきイメージデータをMEM0に格納する。格納された
イメージデータを圧縮回路１〜Ｎに対してパラレルに転
送し、各圧縮回路１〜Ｎにより各方式の圧縮を行う。こ
の時に各圧縮回路１〜Ｎは、圧縮されたデータをMEM1に
格納すると同時にカウンタ21にて圧縮後のデータ長をか
ぞえる。
全圧縮方式の終了を待って、MPU0は各圧縮方式のカウン
タ値を比較し、カウンタ値が最小の圧縮方式を決定す
る。決定した圧縮方式の圧縮回路のMEM1に格納された圧
縮データをMEM0へ転送する事により最良（圧縮効率が最
大）の圧縮方式により圧縮されたイメージデータを得る
事が出来る。その圧縮されたデータは、画像出力部10に
より伝送、蓄積等の後処理を行うが本説明では省略す
る。その場合に、イメージデータの圧縮方式を示すデー
タを付加して転送することは、もちろんである。
タ値を比較し、カウンタ値が最小の圧縮方式を決定す
る。決定した圧縮方式の圧縮回路のMEM1に格納された圧
縮データをMEM0へ転送する事により最良（圧縮効率が最
大）の圧縮方式により圧縮されたイメージデータを得る
事が出来る。その圧縮されたデータは、画像出力部10に
より伝送、蓄積等の後処理を行うが本説明では省略す
る。その場合に、イメージデータの圧縮方式を示すデー
タを付加して転送することは、もちろんである。
第４図は本発明による他の実施例の動作を示すフロチヤ
ートである。
ートである。
他の実施例は各圧縮回路１〜ＮのMEM1を無くすか、又
は、少なくするものである。各圧縮回路１〜Ｎは、ま
ず、イメージデータに対して圧縮処理を行う場合に圧縮
したデータをMEM1に格納せずにデータ長のみのカウント
をカウンタ21により行う。その後各圧縮回路１〜Ｎの夫
々のカウンタ値により、前述の様にして圧縮方式の決定
後、決定された圧縮方式の圧縮回路にてイメージデータ
に対して再度、圧縮処理を行い、圧縮されたデータをME
M0に転送する。
は、少なくするものである。各圧縮回路１〜Ｎは、ま
ず、イメージデータに対して圧縮処理を行う場合に圧縮
したデータをMEM1に格納せずにデータ長のみのカウント
をカウンタ21により行う。その後各圧縮回路１〜Ｎの夫
々のカウンタ値により、前述の様にして圧縮方式の決定
後、決定された圧縮方式の圧縮回路にてイメージデータ
に対して再度、圧縮処理を行い、圧縮されたデータをME
M0に転送する。
尚、以上の処理はコマンドRegの内容によりMPU1が制御
する。この他の実施例の処理では各圧縮回路１〜ＮのME
M1の容量を最小限とする又は無くす事が可能である。
する。この他の実施例の処理では各圧縮回路１〜ＮのME
M1の容量を最小限とする又は無くす事が可能である。
（効果） 以上説明したように、本発明によれば、各々互いに異な
る圧縮方式で画像データを圧縮する複数の画像圧縮部を
共通バスに対して接続した画像処理装置において、いず
れの圧縮方式の圧縮率が良いかを効率よく判断すること
ができる。
る圧縮方式で画像データを圧縮する複数の画像圧縮部を
共通バスに対して接続した画像処理装置において、いず
れの圧縮方式の圧縮率が良いかを効率よく判断すること
ができる。
第１図はイメージデータ圧縮装置の一実施例を示す図、
第２図は圧縮回路の一実施例を示す図、第３図は第１図
示実施例の動作手順を示すフローチヤート図、第４図は
他の実施例の動作手順を示すフローチヤート図であり、
MPU0は制御部、MEM0はメモリ、１〜Ｎは圧縮回路であ
る。
第２図は圧縮回路の一実施例を示す図、第３図は第１図
示実施例の動作手順を示すフローチヤート図、第４図は
他の実施例の動作手順を示すフローチヤート図であり、
MPU0は制御部、MEM0はメモリ、１〜Ｎは圧縮回路であ
る。
Claims (1)
- 【請求項１】画像データを入力する画像入力部と、 前記入力手段によって入力された画像データを各々互い
に異なる圧縮方式で圧縮する複数の画像圧縮部と、 システム全体を制御する制御部と、 前記複数の画像圧縮部によって圧縮された画像データを
出力する画像出力部と、 前記画像入力部、前記複数の圧縮部、前記制御部及び前
記画像出力部が接続される共通バスとを有し、 前記複数の画像圧縮部の各々は、該画像圧縮部全体の動
作を制御する制御回路と、圧縮論理がプログラムされた
メモリと、圧縮後のデータ量をカウントするカウンタ
と、前記共通バスに接続され、画像データの入出力及び
前記制御部との間でのデータの通信を行うための接続手
段とを備え、 前記制御部は、前記複数の画像圧縮部の各々のカウンタ
のカウント値に基づいて、圧縮効率の良い圧縮方式を決
定し、決定した圧縮方式の画像圧縮部により圧縮された
画像データを選択することを特徴とする画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017078A JPH0789650B2 (ja) | 1986-01-29 | 1986-01-29 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61017078A JPH0789650B2 (ja) | 1986-01-29 | 1986-01-29 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62176268A JPS62176268A (ja) | 1987-08-03 |
| JPH0789650B2 true JPH0789650B2 (ja) | 1995-09-27 |
Family
ID=11933939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61017078A Expired - Fee Related JPH0789650B2 (ja) | 1986-01-29 | 1986-01-29 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0789650B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01140471A (ja) * | 1987-11-27 | 1989-06-01 | Matsushita Electric Ind Co Ltd | 画像データファイル処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5857864A (ja) * | 1981-09-30 | 1983-04-06 | Ricoh Co Ltd | 多値画像デ−タ圧縮方法 |
-
1986
- 1986-01-29 JP JP61017078A patent/JPH0789650B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62176268A (ja) | 1987-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289577A (en) | Process-pipeline architecture for image/video processing | |
| EP0169709A2 (en) | Real time processor for video signals | |
| US6381687B2 (en) | Flexible memory channel | |
| US6473527B1 (en) | Module and method for interfacing analog/digital converting means and JPEG compression means | |
| JPH10229544A5 (ja) | ||
| JPH10283342A (ja) | ウェーブレット変換装置 | |
| US5842044A (en) | Input buffer device for a printer using an FIFO and data input method | |
| JPS627268A (ja) | フアクシミリ装置 | |
| JPH0628284A (ja) | 画像データ転送方法およびその装置 | |
| KR0135813B1 (ko) | 엠피이지으로 압축된 데이타 전송방법 및 그 방법을 수행하기 위한 장치 | |
| JPS62176268A (ja) | 画像処理装置 | |
| US6636639B1 (en) | Image recording apparatus, image recording method and storage medium | |
| JPS62176374A (ja) | 画像データ処理装置 | |
| JPH08263433A (ja) | データバス制御装置 | |
| JPH04245865A (ja) | 画像処理装置 | |
| US5636142A (en) | Digital processing circuit comprising test registers | |
| JP3146645B2 (ja) | 画像データ処理装置 | |
| JPH02245978A (ja) | 画像処理装置 | |
| JPH0486126A (ja) | データ圧縮装置 | |
| JPH0437370A (ja) | データ圧縮装置 | |
| Lee et al. | Design of a motion JPEG (M/JPEG) adapter card | |
| JPS6269752A (ja) | デ−タ通信装置 | |
| JPH01268349A (ja) | パソコンファクシミリ装置 | |
| JPH06303439A (ja) | イメージデータ処理装置 | |
| JPH0541804A (ja) | 画像処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |