JPH04335559A - 半導体装置用リードフレーム - Google Patents

半導体装置用リードフレーム

Info

Publication number
JPH04335559A
JPH04335559A JP3107150A JP10715091A JPH04335559A JP H04335559 A JPH04335559 A JP H04335559A JP 3107150 A JP3107150 A JP 3107150A JP 10715091 A JP10715091 A JP 10715091A JP H04335559 A JPH04335559 A JP H04335559A
Authority
JP
Japan
Prior art keywords
lead frame
film
semiconductor device
resin film
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3107150A
Other languages
English (en)
Other versions
JP2765265B2 (ja
Inventor
Takashi Suzumura
鈴 村 隆 志
Toshio Kawamura
川 村 敏 雄
Sadao Nagayama
長 山 定 夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP3107150A priority Critical patent/JP2765265B2/ja
Publication of JPH04335559A publication Critical patent/JPH04335559A/ja
Application granted granted Critical
Publication of JP2765265B2 publication Critical patent/JP2765265B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、プラスチック封止体で
封止した半導体装置に用いるリードフレームに関する。
【0002】
【従来の技術】近年、半導体素子の高集積化が進み、素
子が大形化している。
【0003】しかし、メモリ系ICを例にとると、高密
度実装のためにパッケージはできる限り小形化すること
が望まれている。
【0004】そこで、大きな素子を効率良く収納できる
パッケージ構造が提案されている。
【0005】例えば、特開昭61−241959号、特
開昭60−167454号がある。
【0006】これらは、いずれもシリコン素子とリード
フレームのリードとを電気絶縁をとりながら接着するも
のである。
【0007】一般には、ポリイミド等の樹脂フィルムに
接着剤をあらかじめコートしておき、あるいは組立て時
に塗布し、これにより素子およびリードフレームを接着
している。
【0008】
【発明が解決しようとする課題】電気絶縁を確実にとる
ためには樹脂フィルムを用いることが好ましいが、樹脂
フィルムは吸湿する性質をもっている。
【0009】一方、ICをプリント基板に装着するとき
、半田付けするために215℃の高温を経験するが、こ
のとき前記吸湿された水分が気化し、プラスチック封止
体(パッケージ)の内部に圧力が発生してパッケージク
ラックを発生するという問題がある。
【0010】本発明の目的は、前記した従来技術の欠点
を解消し、パッケージクラックを防止することができる
半導体装置用リードフレームを提供することにある。
【0011】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、リードフレームの素子支持部に樹脂
フィルムを貼着し、これに半導体素子を搭載し、プラス
チック封止体で封止した半導体装置に用いられるリード
フレームにおいて、前記素子支持部は分割され、それぞ
れに貼着された前記樹脂フィルムの長辺の長さが実質的
に5mm以内であることを特徴とする半導体装置用リー
ドフレームが提供される。
【0012】ここで、前記樹脂フィルム面積は、プラス
チック封止体の封止投影面積の20%以内であるのが好
ましい。
【0013】前記素子支持部は、前記素子のワイヤボン
ドを行う電極パッドの直下または直上に有するのが好ま
しい。
【0014】以下に本発明をさらに詳細に説明する。
【0015】図1は、本発明のリードフレームの1実施
例を示す平面図である。
【0016】1はインナリード、2はアウタリード、3
は素子支持部である。前記素子支持部3は、複数個に分
割されている(図1は、図面で見て左右の2か所に素子
支持部を有する場合を示している)。
【0017】シリコン素子4は、図2に示すように2か
所の素子支持部3によって支持される。
【0018】前記素子支持部3の分割個数は素子が安定
して載置できればよく、特に制限はない。
【0019】前記素子支持部3には、電気的に絶縁され
る樹脂フィルムが貼着される。
【0020】前記素子支持部3に貼付けられる樹脂フィ
ルムの長辺の長さは、実質的に5mm以内とする。
【0021】この樹脂フィルムの長さは、短かい程ある
いは体積が少ない程フィルムに吸収される水分が減少す
るため、半田付時のパッケージ内圧力の上昇を押えるこ
とができ、パッケージクラックの発生を防止することが
できる。
【0022】半田付け時に215℃に加熱されると、水
蒸気の圧力はほぼ20kgf/cm2 にまで高くなる
。今、仮に1辺が5mmの正方形フィルムが貼り付けら
れていたとすると、このフィルムとシリコン素子の間に
働く力は20×0.52 =5kgf である。一方、
この力を支えるフィルム周囲の長さは0.5×4=2c
mであり、働く力は2.5kg/cmとなる。この力は
ほぼシリコン素子と封止樹脂の接着力に匹敵している。 即ち、これより大きなフィルムの場合、剥れが進行して
、外部に達するクラックに至ると考えられる。
【0023】前記樹脂フィルムの短辺の長さの下限は設
けないがリードフレーム加工上の制約からインナリード
の幅寸法(ほぼ0.1〜0.3mm)と同等以上と考え
てよい。
【0024】同様の理由で、前記樹脂フィルムの面積は
、プラスチック封止体5の封止投影面積の20%以内で
あるのが好ましい。
【0025】このように樹脂フィルムが微小化すると素
子4を固着するための接着剤を塗布することが難しくな
るので、素子4を搭載する実装工程ではなく、作業性の
よいリードフレーム作成の段階で接着剤を塗布する方が
製品の精度、歩留り等の点で良好な結果が得られる。接
着剤の塗布は前記樹脂フィルムの少くとも前記素子4と
接触する部分に行う。接着剤としては、アクリル系、エ
ポキシ系、ポリイミド系の熱硬化型を半キュア状態で用
いるか、またはポリエーテルアミドイミド等の熱可塑型
を用いることができる。
【0026】本発明に用いられるリードフレームの材料
としては、Cu、Cu合金およびFe合金等の通常のリ
ードフレーム材として用いられるものであれば何でもよ
い。
【0027】なお、図1に示すリードフレームのピン数
は一部省略してある。
【0028】
【実施例】以下に本発明を実施例に基づき具体的に説明
する。
【0029】(実施例1)リードフレーム材として板厚
0.25mmの42%Ni−Fe合金を用い、図1に示
すような素子支持部3を2分割したピン数20ピンのD
IP用リードフレームを作製した。各素子支持部3には
、接着剤(ポリエーテルアミドイミド、厚さ25μm)
をコーティングしたポリイミド樹脂(厚さ125μm)
フィルムが接着されている。
【0030】この各フィルムの大きさは、3mm×5m
mとし、長辺の長さは5mm以内とした。
【0031】このリードフレームを用い、図2に示すよ
うに前記素子支持部3にシリコン素子4を搭載したのち
、φ25μmの金製ボンディングワイヤでインナリード
1との間をボンディングし、樹脂封止して1メガビット
DRAM相当の半導体装置を作製した。
【0032】封止体5の封止投影面積は約8×20=1
60mm2 であり、これに対するフィルム面積3×5
×2=30mm2 は19%であった。
【0033】半導体装置は、プリント基板への装着時の
215℃の温度上昇に対しても封止体のクラックを生じ
ることがなかった。
【0034】(比較例)フィルムの大きさのみを6mm
×5mmに変えたほかは実施例1と同様にしてリードフ
レームを作成した。これに用いたリードフレームの形状
を図3に示す。ここではフィルムの長さは6mmであり
、フィルムの面積は封止投影面積に対して38%である
。この半導体装置は85℃、65%雰囲気中で168時
間加湿処理後、プリント基板装着時を想定した215℃
、90秒の加熱を行ったところ、20サンプル中18個
に外部にまで達するパッケージクラックを生じた。
【0035】
【発明の効果】本発明は、以上説明したように構成され
ているので、樹脂フィルムの長さあるいは面積が小さい
ため、吸湿が少なく、本発明のリードフレームを用い半
田リフロー実装時に封止体のクラックを防止でき、ワイ
ヤボンディングを確実に行うことができる。また、樹脂
フィルムの使用量が削減できるためコストの低減が図れ
る。
【図面の簡単な説明】
【図1】本発明のリードフレームの1実施例を示す平面
図である。
【図2】図1に示すリードフレームを用いた半導体装置
の図1A−A線で見た断面図である。
【図3】従来のリードフレームの平面図である。
【符号の説明】
1  インナリード 2  アウタリード 3  素子支持部 4  シリコン素子 5  プラスチック封止体

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  リードフレームの素子支持部に樹脂フ
    ィルムを貼着し、これに半導体素子を搭載し、プラスチ
    ック封止体で封止した半導体装置に用いられるリードフ
    レームにおいて、前記素子支持部は分割され、それぞれ
    に貼着された前記樹脂フィルムの長辺の長さが実質的に
    5mm以内であることを特徴とする半導体装置用リード
    フレーム。
JP3107150A 1991-05-13 1991-05-13 半導体装置用リードフレーム Expired - Lifetime JP2765265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3107150A JP2765265B2 (ja) 1991-05-13 1991-05-13 半導体装置用リードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3107150A JP2765265B2 (ja) 1991-05-13 1991-05-13 半導体装置用リードフレーム

Publications (2)

Publication Number Publication Date
JPH04335559A true JPH04335559A (ja) 1992-11-24
JP2765265B2 JP2765265B2 (ja) 1998-06-11

Family

ID=14451779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3107150A Expired - Lifetime JP2765265B2 (ja) 1991-05-13 1991-05-13 半導体装置用リードフレーム

Country Status (1)

Country Link
JP (1) JP2765265B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476741A (en) * 1987-09-17 1989-03-22 Hitachi Ltd Semiconductor device
JPH01114058A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 樹脂封止型半導体装置
JPH04106941A (ja) * 1990-08-27 1992-04-08 Nec Corp 樹脂封止型半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6476741A (en) * 1987-09-17 1989-03-22 Hitachi Ltd Semiconductor device
JPH01114058A (ja) * 1987-10-28 1989-05-02 Hitachi Ltd 樹脂封止型半導体装置
JPH04106941A (ja) * 1990-08-27 1992-04-08 Nec Corp 樹脂封止型半導体装置

Also Published As

Publication number Publication date
JP2765265B2 (ja) 1998-06-11

Similar Documents

Publication Publication Date Title
US20080277772A1 (en) Methods of Packaging a Semiconductor Die and Package Formed by the Methods
JP3238004B2 (ja) 半導体装置の製造方法
KR930024140A (ko) 반도체장치 및 그 제조방법
US20070166882A1 (en) Methods for fabricating chip-scale packages having carrier bonds
JPH10125825A (ja) チップ型デバイスの封止構造およびその封止方法
KR960005039B1 (ko) 수지밀봉형 반도체장치
US5182630A (en) Semiconductor device having a particular shaped die pad and coated lower surface
KR940027134A (ko) 반도체집적회로장치의 제조방법
JPH04335559A (ja) 半導体装置用リードフレーム
JP2990968B2 (ja) 半導体チップの実装構造
JP3141020B2 (ja) 半導体装置の製造方法及び半導体装置
JP3331146B2 (ja) Bga型半導体装置の製造方法
JP3300525B2 (ja) 半導体装置および半導体装置の製造方法
JP3320699B2 (ja) 半導体装置、および半導体装置の実装体
JPS6143438A (ja) 半導体装置
JP3973309B2 (ja) 半導体装置
JPH0567708A (ja) 半導体集積回路のパツケージ方法
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법
JP2001237277A (ja) テープド配線基板及びその組み立て方法
JPH1084055A (ja) 半導体装置及びその製造方法
JP2532543B2 (ja) 半導体装置
JPS62158336A (ja) 電子部品の実装構造およびその実装方法
JPH0739244Y2 (ja) 混成集積回路装置
JP2001118955A (ja) Bga用配線テープおよびbgaパッケージ
JPH0282544A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980303