JP3141020B2 - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JP3141020B2
JP3141020B2 JP11204423A JP20442399A JP3141020B2 JP 3141020 B2 JP3141020 B2 JP 3141020B2 JP 11204423 A JP11204423 A JP 11204423A JP 20442399 A JP20442399 A JP 20442399A JP 3141020 B2 JP3141020 B2 JP 3141020B2
Authority
JP
Japan
Prior art keywords
film
main surface
semiconductor substrate
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11204423A
Other languages
English (en)
Other versions
JP2000036551A (ja
Inventor
隆夫 藤津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11204423A priority Critical patent/JP3141020B2/ja
Publication of JP2000036551A publication Critical patent/JP2000036551A/ja
Application granted granted Critical
Publication of JP3141020B2 publication Critical patent/JP3141020B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/276—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being on an external surface of the package, e.g. on the outer surface of an encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、とくに薄型半導体装置に用いられる柔構造
パッケージの構造及びこの方法により製造された半導体
装置に関するものである。
【0002】
【従来の技術】半導体装置のパッケージ構造は、従来、
(1)アルミナなどのセラミック容器に半導体集積回路
が形成されている半導体基板(以下、半導体チップとい
う)を密封するセラミックパッケージ、(2)モールド
樹脂封止パッケージ、(3)基板上に形成された半導体
チップとこれにつながるリードに液状樹脂を滴下して形
成されるボッティング樹脂封止プラスチックパッケージ
等がある。このうち、半導体チップをフィルム上に搭載
してからまたは半導体チップ上の電極と直接リードフレ
ームを接続した後、プラスッチク樹脂を高温、高圧で圧
入し、封止するモールド成形樹脂封止が広く使われてい
る。モールド樹脂の有する性質から、現在1mm程度の
厚さのTSOP(Thin Small Outline Package) が多く
利用されている。このほかにTAB方式によるパッケー
ジ(TCP:Tape Carrier Package) が知られている。
【0003】図15は、従来のTAB方式に用いるフィ
ルムキャリア1の平面図であり、これを本発明のパッケ
ージに用いることができる。このフィルムキャリア1の
基材となる樹脂フィルム16は、可撓性を有するポリイ
ミド樹脂やポリエステルなどのプラスチックからなる絶
縁材料から形成されている。このフィルム16は、帯状
部材であり、その両側縁には長手方向にフィルムを移動
する送り孔2を所定の間隔で形成している。長軸方向中
央部には半導体チップ10を載置するチップ載置用開口
部17が形成されている。この開口部17の各辺に対向
するように所定の間隔をおいて細長い台形の開口部4が
チップ搭載用開口部を囲むように形成されている。リー
ド14は、この中心部の開口部17とその周辺部の開口
部4の間の領域に形成されている。リード14は、通
常、Cuなどの金属箔をフィルム全面に張付け、フォト
エッチングにより金属箔をパターニングして形成され
る。セラミックパッケージ内のリードに比較して配線幅
や間隔を十分小さく、かつ、高精度に設定することがで
きる。リード14は、半導体チップ10と接続されるイ
ンナーリード部分と周辺部の開口部4に支持されるアウ
ターリード部分5からなる。リード14のインナーリー
ドは半導体チップ10上に整列して複数形成されたパッ
ドやその上に形成したバンプなどからなる電極12に接
続される。
【0004】樹脂フィルム16上のリード14は、電極
12が半導体チップ10の主面の各辺に沿って規則的に
配置されているので、通常は、各辺につながるリード群
がそれぞれ同一のパターンを有する様に配置されてい
る。この図は、半導体チップ10から4方向へリード1
4が導出した例を示しているが、方向が相反する2方向
へリードが導出するタイプのものもある。半導体チップ
10をフィルムキャリア1に搭載し、リード14を電極
12に取付けた後は、フィルムキャリア1の所定の領域
と共に半導体チップ10は、モールド樹脂によりパッケ
ージングされる。モールド樹脂6を施されたフィルムキ
ャリア1は、モールド樹脂部分と露出しているリード1
4の一部を残して、アウターリード部分やその付近の樹
脂フィルムを切断除去する。図18は、図15のC−
C′部分の断面図であり、半導体チップ10とキャリア
フィルムの周辺領域とを樹脂モールド6によりパッケー
ジングされている。すなわち、キャリアフィルムに搭載
した半導体チップ周囲をエポキシ樹脂やシリコーンなど
の液体プラスチック樹脂を滴下することによって被覆し
保護するボッティング技術やTCPをモールド樹脂成形
技術などの実施によって半導体チップを機械的な応力や
様々な環境的条件から保護し、半導体装置の信頼性を確
保している。
【0005】
【発明が解決しようとする課題】現在、半導体装置に組
み込まれる半導体チップは大型化、多ピン化しており、
パッケージが薄型になるにしたがって、薄く面積の大き
な半導体装置が作られるようになっている。そのため硬
構造パッケージでは半導体装置が薄型化するにつれて、
わずかな変形に対しても極めて脆く、外力を逃がすこと
ができずに、破壊されてしまう。その結果、近年のIC
カードのように、外力による歪みを受けやすい製品に実
装する場合には硬化樹脂による硬構造の薄型パッケージ
では、ケースに強度を持たせ、ケースも硬構造としなけ
ればならないなど強度的にも問題があった。さらに、今
日の半導体装置のパッケージでは、以下に述べるような
問題点がある。(1)セラミックパッケージの場合はパ
ッケージコストが高く、また機械的強度やセラミック焼
結体の製造方法からくる制限で小型化や薄型化が困難で
ある。例えばセラミック薄板は厚さ約1mm以下の半導
体装置を作ることが難しい。(2)モールド樹脂プラス
チックパッケージの場合は、約1mm以下の厚さのもの
ではモールド成形制御が困難であり、約0.5〜0.8
mm厚程度の成形が限界である。またエボキシ樹脂だけ
では水分の透過を防ぐことはできないので、外部からの
湿気が侵入する可能性が高い。また、(3)ポッティン
グ成形によるプラスチックパッケージの場合は、樹脂の
滴下によって成形するため厚さのコントロールが困難で
ある。さらに、1mm厚以下の薄膜コートは樹脂の粘度
を調整する必要があり、使用する樹脂は制限される。こ
のため、薄型化による水分の透過を防ぐことができなく
なるという問題があった。
【0006】
【課題を解決するための手段】上述の問題点を解決する
ため、本発明は、微細接続技術を用いてリードと接続し
た半導体チップをフィルムにより密封することを特徴と
する。
【0007】すなわち、本発明の半導体装置の製造方法
は、一端が第1の主面及び第2の主面を有する半導体基
板のその第1の主面上に形成された複数の電極上まで延
びているリードをこの電極に接続し、このリードの他端
を前記半導体基板の外方に導出させる工程と、前記第2
の主面及び前記リードの一部に第2のフィルムを密着さ
せる工程と、前記半導体基板の第1の主面に第1のフィ
ルムを載せる工程と、前記半導体基板を、上部室と下部
室とに弾性膜によって仕切られている真空装置内の前記
下部室内に置かれた加熱装置に前記第2のフィルムが前
記加熱装置に接するように、配置する工程と、前記加熱
装置を動作させている間、前記下部室内を排気すること
によって、この下部室を真空又は減圧状態にし、前記弾
性膜を下方に押し下げ、この弾性膜の作用によって前記
第1のフィルムを前記第1の主面に密着させる工程とを
備えていることを特徴としている。
【0008】本発明の半導体装置は、第1の主面及び第
2の主面を有する第1の半導体基板と、第1の主面及び
第2の主面を有する第2の半導体基板と、前記第1の半
導体基板の第1の主面上に形成されている複数の電極
と、前記第2の半導体基板の第1の主面上に形成されて
いる複数の電極と、一端が前記第1の半導体基板の第1
の主面に形成された前記複数の電極の内の所定の電極上
まで延びてこの所定の電極と接続し他端が前記第1の半
導体基板の外方に導出している第1のリードと、一端が
前記第2の半導体基板の第1の主面に形成された前記複
数の電極の内の所定の電極上まで延びてこの所定の電極
と接続し、他端が前記第2の半導体基板の外方に導出し
ている第2のリードと、一端が前記第1の半導体基板の
第1の主面に形成された前記複数の電極の内の所定の電
極以外の電極と接続し、他端が前記第2の半導体基板の
第1の主面に形成された前記複数の電極の内の所定の電
極以外の電極と接続する内部リードと、前記第1の半導
体基板の第1の主面及び前記第2の半導体基板の第1の
主面に密着している第1のフィルムと、前記第1の半導
体基板の第2の主面及び前記第2の半導体基板の第2の
主面に密着している第2のフィルムとを備え、前記第1
のフィルム及び第2のフィルムは、前記第1のリード及
び第2のリードの前記他端以外及び前記第1の半導体基
板及び第2の半導体基板を上下から挟んでこれら半導体
基板を密封してなることを第1の特徴としている。
【0009】また、本発明の半導体装置は、第1の主面
及び第2の主面を有する第1の半導体基板と、第3の主
面及び第4の主面を有する第2の半導体基板と、前記第
1の半導体基板の第1の主面上に形成された第1及び第
2の電極と、前記第2の半導体基板の第3の主面上に形
成された第3及び第4の電極と、一端が前記第1の電極
と接触している第1のリードと、一端が前記第4の電極
と接触している第2のリードと、一端が前記第2の電極
と接触し、他端が前記第3の電極と接触している第3の
リードと、前記第1の半導体基板の第1の主面及び前記
第2の半導体基板の第3の主面に密着している第1のフ
ィルムと、前記第1の半導体基板の第2の主面及び前記
第2の半導体基板の第4の主面に密着している第2のフ
ィルムとを備え、前記第1のフィルム及び第2のフィル
ムは、前記第1及び第2のリードの他端以外及び前記第
1及び第2の半導体基板を上下から挟んでこれらの半導
体基板を密着してなることを第2の特徴としている。
【0010】フィルムを大気圧よりも減圧した状態で半
導体チップの上下から挟み込むように包み、上下のフィ
ルムの端部を接着することにより、フィルムを通しての
水分やその端部からの水分の侵入を十分防止する柔構造
の薄型のパッケージを提供することができる。フィルム
に防湿層を取付けた場合は前述の水分の侵入を更に効果
的に防止することができる。防湿層が金属などの場合に
は、半導体チップを電磁的にシールドすることができの
で耐雑音性が向上し、防湿層が熱伝導性が場合は、その
熱放散性が向上する。また、上下のフィルム間には大気
圧より減圧した状態にあるので、その空間部分を必要最
小限にすることができる。したがって、半導体装置を回
路基板に実装する際の熱処理によって生ずる空間内の空
気の膨脹を最小限に止めることができる。
【0011】
【発明の実施の形態】以下、図面を参照して発明の実施
の形態を説明する。まず、図1及び図2を参照して第1
の実施例を説明する。図1は、第1の実施例の断面図
(図2のA−A′部分)、図2は、その平面図である。
図において、半導体チップ10の第1の主面上には、そ
の周辺に沿って電力供給用もしくは入出力信号用の複数
の電極12が並べられている。この電極は、パッド電極
でも良いしバンプ電極でも良い。図示はしないが半導体
チップ10は、これら電極以外は保護絶縁膜で被覆され
ている。電極は、リード14と接続するためにこの保護
絶縁膜から露出している。半導体チップ10上の例えば
パッド電極などの電極12と外部引出しのリード14と
は従来から知られているTAB(Tape Automated Bondi
ng) もしくはメッキ接続MPB(Micre Plating Bondin
g)などの微細接続技術で接続する。TAB法では、図1
5に示すような整列された複数のリード14とそのチッ
プ搭載用開口部17に半導体チップ10が搭載され樹脂
フィルム16を有するフィルムキャリア1を用いる。こ
の半導体装置は、例えば、図14に示す製造装置を用い
て製造される。
【0012】ここに取付けられたリード14は、半導体
チップ10の電極12にボンディグされた後その他端に
形成されたアウターリード部分5をその部分の樹脂フィ
ルムとともに切り取ってプリント板のような回路基板に
取付けが容易なように整形する。リード14の、回路基
板に取付けるように整形され、半導体チップ10から突
出している外部端を除いて、半導体チップ10、リード
14及びリード14を支持する樹脂フィルム16は、第
1のフィルム18と第2のフィルム20によって挟まれ
る。両者は、真空中もしくは大気圧より減圧の状態で前
記樹脂フィルムと共に熱的に融着し、フィルム18、2
0の間に挟まれている半導体チップなどを密封する。フ
ィルム18、20には、柔軟性があり、耐湿性及び熱伝
導性の高い、例えば、ポリイミドやエポキシのような絶
縁材料が使用される。第1のフィルム18は、半導体チ
ップ10の第1の主面とその上のリード14に密着して
おり、第2のフィルム20は、半導体チップ10の第2
の主面、リード14及び樹脂フィルム16と密着してい
る。
【0013】半導体チップ10は、真空もしくは減圧状
態で密封されているので、無駄な空間はなく非常に薄い
半導体装置を得ることができる。半導体チップ10の厚
さは約0.25mm、電極12の高さは約0.07m
m、リード14の厚さは約0.03mm、樹脂フィルム
16の厚さは約0.06mmそして第1及び第2のフィ
ルム18、20の厚さはそれぞれ約0.025mmであ
るので、この半導体装置全体の厚さは約0.47mmと
なり従来の1mm程度の厚さの半導体装置より薄型化が
進む。図1に示す半導体チップ10のフィルム18、2
0から導出するリード14の外部端は、整形され回路基
板に実装され易いようになっている。この実装時におい
て、半導体チップ10は熱の影響を受けるが、絶縁フイ
ルム18、20間は、大気圧より減圧状態にして有るの
で、このフィルムは半導体チップ10などに密着してい
る。したがって、フィルムの間には、必要最小限のほん
の僅かの空間しか有していない。そこで、前記実装時に
おいて、半導体チップ10は熱にさらされても熱膨張を
起こす空間はごく少ないので熱の影響は無視できる。
【0014】次に、図3を参照して第2の実施例を説明
する。図3は、この実施例の半導体装置の断面図であ
り、半導体装置は、例えば、図14に示す製造装置を用
いて製造される。この実施例では、半導体チップ10の
第1の主面に密着する第1のフィルム18は、厚さ0.
015mmの防湿性の無機フィルム層22と厚さ0.0
25mmの接着性の有機フィルム層24から構成されて
いる。また、第2の主面等に密着する第2のフィルム2
0は、厚さ0.015mmの防湿性の無機フィルム層2
6と厚さ0.025mmの接着性の有機フィルム層28
から構成されている。有機フィルム24、28は、例え
ば、エポキシ樹脂からなり、無機フィルム層22、26
は、Al、Cu、Feもしくはこれらの混合物からなる
金属箔やアルミナ、シリカ、ベリリヤ、窒化アルミなど
のセラミックからなる。無機フィルム層24、26は、
防湿性や熱伝導性に優れているので、半導体装置の湿気
に対する抵抗や熱放散性が向上する。さらに、前記無機
フィルム層にAlなどの金属を用いた場合、これをアー
スする事により、半導体装置がシールドされ、外部から
の雑音の侵入、内部からの雑音の放出を防ぎ、クロスト
ークノイズなどからの対雑音性能が著しく向上する。そ
して半導体チップをプリント基板に接着剤で取付けたと
きに、この半導体装置から発生した熱は、容易に無機フ
ィルム層26と接着剤を介してプリント基板に放散され
る。
【0015】次に、図4を参照して第3の実施例を説明
する。図4は、この実施例の半導体装置の断面図であ
り、半導体装置は、例えば、図14に示す製造装置を用
いて製造される。ここでは、第1及び第2のフィルムの
露出面が絶縁保護膜によって保護されていることに特徴
がある。第1のフィルム18は、エポキシ樹脂などの接
着性の有機フィルム層24とAlなどの防湿性の無機フ
ィルム層22からなり無機フィルム層22がエポキシ樹
脂などの厚さ約0.01mmの絶縁保護膜30と密着し
て保護されている。第2のフィルム20は、エポキシ樹
脂などの接着性の有機フィルム層28とAlなどの防湿
性の無機フィルム層26からなり、無機フィルム層26
がエポキシ樹脂などの厚さ約0.01mmの絶縁保護膜
32と密着して保護されている。熱伝導性の高いフィル
ム18、20の無機フィルム層の酸化が防止される。
【0016】次に、図5及び図6を参照して第4の実施
例を説明する。図5は、この実施例の図6に示すB−
B′部分の断面図であり、図6は、この実施例の半導体
装置の平面図であるが、内部の半導体チップ10の状態
を明らかにするために第1のフィルム18は省略してあ
る。この半導体装置は、例えば、図14に示す製造装置
を用いて製造される。図に示すようにこの半導体装置
は、1対の半導体チップ10からなり、第1及び第2の
フィルムの構造は、第3の実施例と同じである。第1の
フィルム18は、エポキシ樹脂などの接着性の有機フィ
ルム層24とAlなどの防湿性の無機フィルム層22か
らなり無機フィルム層22がエポキシ樹脂などの厚さ約
0.01mmの絶縁保護膜30と密着して保護されてい
る。第2のフィルム20は、エポキシ樹脂などの接着性
の有機フィルム層28とAlなどの防湿性の無機フィル
ム層26からなり、無機フィルム層26がエポキシ樹脂
などの厚さ約0.01mmの絶縁保護膜32と密着して
保護されている。この半導体装置を形成するにあたり、
1つの半導体チップ10にリード14を取付けるには、
チップ搭載用開口部17を2つ有するフィルムキャリア
を使用することが可能である。半導体チップ10内の集
積回路間を接続するためには、各半導体チップ上に形成
された金バンプ電極などの電極12間を内部リード34
で接続する。内部リード34は、樹脂フィルム16によ
って支持されている。各半導体チップ10上に形成され
ている電極12の数は、図では、12個であるが、これ
は1例であって、その数に制限はなく、必要に応じて決
定される。この実施例では半導体装置の小形化が向上す
る。
【0017】次に、図7を参照して第5の実施例を説明
する。図は、この実施例の半導体装置の断面図であり、
この半導体装置は、例えば、図14に示す製造装置を用
いて製造される。この実施例では、放熱板に特徴があ
る。半導体チップ10の第1の主面に密着する第1のフ
ィルム18は、厚さ0.015mmの防湿性の無機フィ
ルム層22と厚さ0.040mmの接着性の有機フィル
ム層24から構成されている。また第2の主面等に密着
する第2のフィルム20は、厚さ0.015mmの防湿
性の無機フィルム層26と厚さ0.040mmの接着性
の有機フィルム層28から構成されている。無機フィル
ム22の上にはAlやCuなどの複数の放熱フィン36
が取付けられて半導体装置の放熱特性を向上させてい
る。
【0018】次に、図8を参照して第6の実施例を説明
する。図は、この実施例の半導体装置の断面図であり、
この半導体装置は、例えば、図14に示す製造装置を用
いて製造される。フィルムは、第3の実施例と同じ構成
である。第1のフィルム18は、エポキシ樹脂などの接
着性の有機フィルム層24とAlなどの防湿性の無機フ
ィルム層22からなり無機フィルム層22がエポキシ樹
脂などの厚さ約0.01mmの絶縁保護膜30と密着し
て保護されている。第2のフィルム20は、エポキシ樹
脂などの接着性の有機フィルム層28とAlなどの防湿
性の無機フィルム層26からなり、無機フィルム層26
がエポキシ樹脂などの厚さ約0.01mmの絶縁保護膜
32と密着して保護されている。この実施例では、リー
ドを支持する樹脂フィルム16に1つもしくは複数のス
リット38を形成している。スリット38は折り曲げを
容易にするために設けられている。半導体装置全体に一
様の力が上面または下面から加わったとき、半導体チッ
プ10に直接機械的な力が加わらないのでこの半導体チ
ップの破損を防ぐことができる。スリット38の代わり
にスリットと同じ様な形状の溝を用いることもできる。
【0019】次に、図9を参照して第7の実施例を説明
する。図は、この実施例の半導体装置の断面図であり、
この半導体装置は、例えば、図14に示す製造装置を用
いて製造される。TAB方式に用いるフィルムキャリア
は、今までの実施例のような2層フィルムキャリアの他
にリードを支持する樹脂フィルムを用いない1層フィル
ムキャリアやリードと樹脂フィルムとを接着剤で接続す
る3層フィルムキャリアが知られており、本発明は、こ
れらのフィルムキャリアにも適用することができる。こ
の実施例では1層フィルムキャリアを用いる。複数のリ
ード14の半導体チップ10から離れた外部端を接着テ
ープ(図示せず)で接続してリード14を整列させる。
そして1対のフィルム18、20で半導体チップ10な
どを挟んで密封してから接着テープを取り外す。リード
14の機械的強度を維持するためにこの厚さは約0.0
8mm程度以上にすることが好ましい。フィルム18、
20は第3の実施例と同じ構成である。
【0020】次に、図10を参照して第8の実施例を説
明する。図は、この実施例の半導体装置の断面図であ
り、半導体装置は、例えば、図14に示す製造装置を用
いて製造される。フィルムキャリアは、第7の実施例と
同じ1層フィルムキャリアを用いる。第1のフィルム1
8は、エポキシ樹脂などの接着性の有機フィルム層24
とAlなどの防湿性の無機フィルム層22からなり無機
フィルム層22がエポキシ樹脂などの厚さ約0.01m
mの絶縁保護膜30と密着して保護されている。第2の
フィルム20は、エポキシ樹脂などの接着性の有機フィ
ルム層28とAlなどの防湿性の無機フィルム層26か
らなり、無機フィルム層26がエポキシ樹脂などの厚さ
約0.01mmの絶縁保護膜32と密着して保護されて
いる。しかし、この実施例のフィルム18、20の有機
フィルム層24、28の半導体チップ10の第1の主面
及び第2の主面と接する部分は除去されている。したが
って、フィルムを構成するAl箔のような無機フィルム
層22、26は直接前記主面に密着している。この実施
例では、その結果半導体チップからの熱放散がさらに効
率的になる。
【0021】次に、図11を参照して第9の実施例を説
明する。図は、この実施例の半導体装置の断面図であ
り、半導体装置は、例えば、図14に示す製造装置を用
いて製造される。第1のフィルム18は、エポキシ樹脂
などの接着性の有機フィルム層24とAlなどの防湿性
の無機フィルム層22からなり無機フィルム層22がエ
ポキシ樹脂などの厚さ約0.01mmの絶縁保護膜30
と密着して保護されている。第2のフィルム20は、エ
ポキシ樹脂などの接着性の有機フィルム層28とAlな
どの防湿性の無機フィルム層26からなり、無機フィル
ム層26がエポキシ樹脂などの厚さ約0.01mmの絶
縁保護膜32と密着して保護されている。半導体チップ
10の上下に形成されている無機フィルム層22、26
がAl箔などの金属で構成される場合、この無機フィル
ム層を複数のリード14の内のグランドレベルのリード
と接続することにより、無機フィルム層にシールド効果
をもたせることができる。またリード14は無機フィル
ム層に挟まれた構造になっているので、ストリップ線路
と見なすことができる。第1及び第2のフィルムの厚
さ、リードの幅や厚さを調整することにより、特性イン
ピーダンスを制御することができる。従って、本発明に
係るパッケージにおいてはリードを伝導線路として扱う
ことができるようになり、反射ノイズ、クロストークノ
イズを減少させることが可能となり、高周波で動作する
高速な半導体装置に対応することができる。
【0022】まず貫通孔40をグランドレベルのリード
14を介して絶縁フィルム18、20及び絶縁保護膜3
0、32を貫通するようにそのエッジ付近41に形成す
る。ついで貫通孔42をグランドレベルのリード14を
介してフィルム18、20、樹脂フィルム16及び絶縁
保護膜30、32を貫通するように形成する。貫通孔4
2は、貫通孔40より内側の半導体チップ10よりに形
成される。無機フィルム層22、26をグランドレベル
リード14と接続する方法は、フィルム18、20を半
導体チップ10に接着した後に、グランドレベルリード
14を貫通するように貫通孔40を形成し、例えば、プ
リント基板製造において通常用いられているスルーホー
ルメッキにより貫通孔の内壁に金属層を形成し、グラン
ドレベルリードと無機フィルム層22、26とを接続す
る。あるいは、貫通孔40の内部に導電性銀ペーストを
埋め込み加熱処理を行うことにより接続しても良い。グ
ランドは、信号伝送のために流れる電流のリターンパス
であるから、貫通孔40はパッケージ外側41だけでな
く、半導体チップ10近傍にも貫通孔42を設ける必要
がある。貫通孔40をできるだけ外側に設け、貫通孔4
2をできるだけ半導体チップ10に近傍して設けること
によりグランドのインダクダンスを減少させることがで
きる。従ってグランドのインダクダンスに起因するグラ
ンドバウンスを減少させることができ、より高速な動作
を可能にする。
【0023】次に、図12を参照に第10の実施例につ
いて説明する。図は、この実施例の半導体装置の断面図
であり、半導体装置は、例えば、図14に示す製造装置
を用いて製造される。第1のフィルム18は、エポキシ
樹脂などの接着性の有機フィルム層24とAlなどの防
湿性の無機フィルム層22からなり無機フィルム層22
がエポキシ樹脂などの厚さ約0.01mmの絶縁保護膜
30と密着して保護されている。第2のフィルム20
は、エポキシ樹脂などの接着性の有機フィルム層28と
Alなどの防湿性の無機フィルム層26からなり、無機
フィルム層26がエポキシ樹脂などの厚さ約0.01m
mの絶縁保護膜32と密着して保護されている。前実施
例では、半導体チップ10の上下の無機フィルム層2
2、26をグランドに用いた場合を説明したが、、この
場合、電源のインダクタンスは従来のままであるので電
源のノイズは減少しない。そこで、一方の無機フィルム
層をグランドに、他方を電源とすることによって、電源
・グランド双方のノイズを減少させることが可能とな
る。まず、貫通孔44をフィルム18及び絶縁保護膜3
0を貫通し、グランドレベルリード14が露出するよう
にそのエッジ付近43に形成する。ついで貫通孔46を
フィルム18及び絶縁保護膜30を貫通し、グランドレ
ベルリード14が露出するように形成する。
【0024】貫通孔46は貫通孔44より内側の半導体
チップ10よりに形成される。無機フィルム層22をグ
ランドレベルリード14と接続する方法は、前実施例と
同様にスルーホールメッキや導電ペーストの埋込みを用
いる。この様に構成すれば、半導体装置が動作するとき
にフィルム18の無機フィルム層22はグランドレベル
リードの分岐線として用いられ、またグランドレベル電
圧のシールドとしても用いられる。ついで、貫通孔48
をフィルム20及び絶縁保護膜32を貫通し、電源用リ
ード14が露出するようにそのエッジ付近45に形成す
る。その後、貫通孔50を樹脂フィルム16、フィルム
20及び絶縁保護膜32を貫通し、電源用リード14が
露出するように形成する。貫通孔50は、貫通孔48よ
り内側の半導体チップ10よりに形成される。無機フィ
ルム層26を電源用リード14と接続する方法は、前実
施例と同様にスルーホールメッキや導電ペーストの埋込
みを用いる。この様に構成すれば、半導体装置が動作す
るときにフィルム18の無機フィルム層22は電源用リ
ードの分岐線として用いられ、また電源電圧のシールド
としても用いられる。
【0025】次に、図13を参照して第11の実施例を
説明する。図は、この実施例の半導体装置の断面図であ
り、半導体装置は、例えば、図14に示す製造装置を用
いて製造される。第1のフィルム18は、エポキシ樹脂
などの接着性の有機フィルム層24とAlなどの防湿性
の無機フィルム層22からなり無機フィルム層22がエ
ポキシ樹脂などの厚さ約0.01mmの絶縁保護膜30
と密着して保護されている。第2のフィルム20は、エ
ポキシ樹脂などの接着性の有機フィルム層28とAlな
どの防湿性の無機フィルム層26からなり、無機フィル
ム層26がエポキシ樹脂などの厚さ約0.01mmの絶
縁保護膜32と密着して保護されている。まず、貫通孔
52を有機フィルム層24を貫通し、グランドレベルリ
ード14が露出するようにそのエッジ付近53に形成す
る。ついで、貫通孔54をフィルム18の有機フィルム
層24を貫通し、グランドレベルリード14が露出する
ように形成する。貫通孔54は、貫通孔52より内側の
半導体チップ10よりに形成される。無機フィルム層2
2をグランドレベルリード14と接続する方法は、前実
施例と同様にスルーホールメッキや導電ペーストの埋込
みを用いる。この様に構成すれば、半導体装置が動作す
るときにフィルム18の無機フィルム層22はグランド
レベルリードの分岐線として用いられ、またグランドレ
ベル電圧のシールドとしても用いられる。
【0026】一方、フィルム20の有機フィルム層28
の中央部分であって、半導体チップ10の第2の主面に
接する領域を取り除いてAl箔などの無機フィルム層2
6が直接この第2の主面に密着させる。そして、貫通孔
56を有機フィルム層28を貫通し、電源用リード14
が露出するようにそのエッジ付近55に形成する。貫通
孔56には導電材料を充填して電源用リード14と無機
フィルム層26とを電気的に接続する。
【0027】また、この無機フィルム層26は半導体チ
ップ10の第2の主面に電気的に接続されている。この
ような構成により、この第2の主面が他のリードに接続
している電極12に電気的に接続している場合、無機フ
ィルム層26は、電源用リードの分岐線として用いられ
る。以上のように、この実施例では樹脂フィルム16を
貫通する貫通孔を省略する事ができる。
【0028】次に、図14を参照して本発明の半導体装
置の製造方法について説明する。図は、その製造装置の
断面図を示している。真空装置60の内部は、上部室6
2と下部室64とに弾性膜66によって2分されてい
る。この下部室64の中に加熱装置68が収納されてい
て、下部室64は真空ポンプ(図示せず)に接続されて
いる。半導体チップ10を真空装置60で操作する前
に、樹脂フィルム16に整列されているリード14はT
AB法やMPB法によって半導体チップ10に接続され
る(図1参照)。そして、第2のフィルム20が半導体
チップ10の第2の主面、リード14および樹脂フィル
ム16とに仮接着される。この第2のフィルム20が取
付けられた半導体チップ10は、下部室64内の加熱装
置68の上に置かれ、第2のフィルム20は加熱装置6
8に面するようにする。ついで、第1のフィルム18を
加熱装置の上に置かれた半導体チップ10の第1の主面
に置き、第1のフィルム18は弾性膜66に面するよう
にする。この状態で真空ポンプを動作させて真空装置6
0の下部室64を大気圧より減圧状態にする。
【0029】下部室64が排気されるにしたがって弾性
膜66は下部室64に図の点線に示すように張り出し、
これによって、第1のフィルム18は、半導体チップ1
0に押付けられる。この間加熱装置68は、100〜2
50℃程度の温度範囲で動作している。このプロセスに
よって第1のフィルム18と第2のフィルムは、互いに
熱融着して半導体チップ10などを密封する。密封する
時間は、大体数10秒程度である。
【0030】図16を参照して上記製造装置をTAB方
式に適用した例を説明する。図はTAB方式によるフィ
ルムキャリアの平面図を示す。フィルムキャリア1の基
材は中心部にチップ搭載用開口部17、側部に送り孔2
および周辺開口部17の周辺の台形開口部4を有するポ
リイミドフィルムなどの樹脂フィルム16からなり、樹
脂フィルム16にはチップ搭載用開口部17に先端が突
出した複数のリード14が形成されている。この先端を
半導体チップ10の電極にボンディングしてフィルムキ
ャリア1を形成する。これにその裏から第2のフィルム
20を取付けて図14の装置を使って図16に示すよう
に第1のフィルム18を取付ける。その後このフィルム
キャリア1の不要部分を切り捨てて図1に示すような半
導体装置を形成する。図1の半導体装置をプリント板に
実装するには、その前にリード14の他端を加工してか
ら取付ける。このような構成では、半導体チップ周囲に
無駄な空間は一切なく、フィルム層が半導体チップ及び
リードに密着しているので半導体装置全体の厚さを極め
て薄く形成することができる。
【0031】本発明においては、半導体チップの厚さが
250μm程度、TABフィルムの厚さがリード厚を含
めて約100μmの厚さで、全体の厚さが450μm程
度の半導体装置を形成することができた。従来のTSO
Pではかなり薄くしても1mm程度の厚さであるから、
半導体装置の厚さを半減することができた。このサンド
イッチ構造をした半導体装置では、フィルム層の透過に
よる水分の侵入は防ぐことができるが、接着性の有機フ
ィルム層とリードとの融着部からの侵入に注意する必要
がある。信頼性評価試験の結果、エキポシ樹脂による有
機フィルム層の融着では、従来のTSOPなどのモール
ド樹脂封止パッケージとほぼ同じ防湿性を実現できた。
また、無機フィルム層を金属薄膜によって形成した場
合、半導体チップを上下から金属層で包むことになり、
半導体チップ及びリードとの接続部のほんのわずかな空
間を残すのみで、他の部分はフィルム層に密着し、熱放
散性が著しく向上する。実効熱抵抗が従来のTSOPの
場合50℃/Wであるのに対し、本発明を用いて、無機
フィルム層としてAl薄膜を用いた厚さ450μmの半
導体装置においては28℃/Wにまで減少した。これ
は、パッケージの厚さが非常に薄いことに加えて金属薄
膜の熱伝導によるものである。
【0032】さらに、無機フィルム層の金属薄膜をアー
スすることにより、半導体チップがシールドされ、外部
からの雑音の侵入、内部からの雑音の放出を防ぎ、クロ
ストークノイズなどからの対雑音性能が著しく向上す
る。図17に本発明の半導体装置(図4の例)の特性を
示す。半導体装置に三角波を通したときに、後引きノイ
ズがどの様に減衰するか説明した特性図であり、縦軸に
半導体装置に印加する電圧(V)、横軸は、減衰時間
(ns)である。図示のようなに三角波を半導体装置に
通したときに、図17に示す従来の半導体装置の場合
(曲線21)は、後引きノイズが28ns程度まで減衰
しないが、本発明の半導体装置の場合(曲線22)では
14ns程度で十分に減衰し、シールドによる効果が十
分あることが分かる。また、本発明のような薄フィルム
によるサンドイッチ構造は柔構造であり、外力によるわ
ずかな歪みに対して柔軟に対応できるのでICカードの
ような歪みを受け易い製品に実装する場合にも信頼性を
確保することが可能である。
【0033】以上の実施例ではパッケージを構成するフ
ィルムの材料にポリイミドやエポキシ樹脂を用いている
が、本発明はこの材料に限定されるものではない。一般
的には熱可塑性樹脂もしくは熱可塑性樹脂に熱硬化性樹
脂を混合した樹脂を用いる。前実施例で用いた前記エポ
キシ樹脂は、熱可塑性エポキシ樹脂に熱硬化性エポキシ
樹脂を混合している。この様に熱硬化性樹脂を用いるの
は、パッケージを構成するフィルムの強度を向上させる
ためであり、熱硬化性樹脂の含有量によってその強度を
適宜調整することができる。本発明に用いられる上記以
外の材料としては、ポリエステル、ポリカーボネート、
ポリプロピレン、ポリアミド、ポリエチレン、ポリ弗化
ビニル、ポリ弗化ビニリデン、ポリアセタール、ポリ弗
化エチレン、ポリエチレンナフタレート、ポリブチレン
テレフタレート、塩化ビニール、ポリフェニリノキサイ
ド、エチレン−酢酸ビニル共重合体、エチレン−エチル
アクリレ−ト共重合体、アイオノマ−樹脂などがある。
図3のようにフィルムが無機フィルム層を有している場
合には、例えば、Alなどの金属箔に加熱溶融した樹脂
材料を塗布し、延伸または圧延ローラで一体にラミネー
トする。金属箔を用いない場合は、フィルムの有機フィ
ルム層に金属を蒸着や溶射などによって金属層を形成す
る。アルミナなどのセラミックを無機フィルム層に用い
る場合は、材料をフィルムに溶射するか、塗布しその後
過熱処理する。
【0034】無機フィルム層は、Al、Sn、Pb、C
u、Fe及びそれらの合金などの金属やAl2 O3 、A
lN、BeO、SiO2 などのセラミックの薄膜を用い
ることができる。以上で熱融着でフィルムの端部を密着
させたが、この他、密着させる部分またはフィルム内側
となる片面に20〜40μm程度の厚さでエポキシ樹脂
などの接着剤を塗布して接着しても良い。また、リード
3を挟む絶縁フィルム端部を広くとることにより、フィ
ルムの接着部からの水分の侵入経路を長くし、防湿性を
向上させることが可能である。
【0035】
【発明の効果】以上のように、本発明の半導体装置で
は、半導体チップ及びこれに付随するリード等がパッケ
ージとして用いられる大気圧より減圧状態にある絶縁フ
ィルムに密着し、その中にサンドイッチ構造で密閉され
ているので、そのパッケージ内に無駄な空間を生じるこ
と無く極めて薄い半導体装置を得ることができる。さら
に空間が小さくなることにより半導体装置をプリント板
などの回路基板に実装する時に生ずる熱により空間中の
空気が膨脹しても、空間中には膨脹による応力によって
パッケージである絶縁フィルムが破壊されるほどの十分
な量の空気を含んでいない。
【図面の簡単な説明】
【図1】本発明の第1の実施例の半導体装置の断面図
(図2のA−A′部)。
【図2】第1の実施例の半導体装置の平面図。
【図3】第2の実施例の半導体装置の断面図。
【図4】第3の実施例の半導体装置の断面図。
【図5】第4の実施例の半導体装置の断面図(図6のB
−B′部)。
【図6】第4の実施例の半導体装置の平面図。
【図7】第5の実施例の半導体装置の断面図。
【図8】第6の実施例の半導体装置の断面図。
【図9】第7の実施例の半導体装置の断面図。
【図10】第8の実施例の半導体装置の断面図。
【図11】第9の実施例の半導体装置の断面図。
【図12】第10の実施例の半導体装置の断面図。
【図13】第11の実施例の半導体装置の断面図。
【図14】本発明に用いる半導体装置の製造装置。
【図15】本発明及び従来のTAB方式のフィルムキャ
リアの平面図。
【図16】本発明によるTAB方式のフィルムキャリア
の平面図。
【図17】半導体装置に印加した三角波の減衰特性図。
【図18】従来の半導体装置の断面図(図15のC−
C′部)。
【符号の説明】
1 TAB方式のフィルムキャリア 2 フィルムキャリアの送り孔 4 フィルムキャリアの台形開口部 5 リード先端のアウターリード部 6 モールド樹脂 10 半導体チップ 12 電極 14 リード 16 樹脂フィルム 17 チップ搭載開口部 18 第1のフィルム 20 第2のフィルム 22 第1のフィルムの無機フィルム層 24 第1のフィルムの有機フィルム層 26 第2のフィルムの無機フィルム層 28 第2のフィルムの有機フィルム層 30、32 絶縁保護膜 34 内部リード 38 スリット 40、42、44、46、48、52、54、55
貫通孔 41、43、45、53、55 フィルム端部 60 真空装置 62 上部室 64 下部室 66 弾性膜 68 加熱装置
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/56 H01L 23/02 - 23/08 H01L 23/28

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 一端が第1の主面及び第2の主面を有す
    る半導体基板の第1の主面上に形成された電極上まで延
    びているリードをこの電極に接続し、このリードの他端
    を前記半導体基板の外方に導出させる工程と、前記半導
    体基板の第2の主面および前記リードの一部に第2のフ
    ィルムを密着させる工程と、前記半導体基板の第1の主
    面に第1のフィルムを載せる工程と、前記半導体基板
    を、弾性膜によって上部室と下部室とに仕切られている
    真空装置内の前記下部室内に置かれた加熱装置に前記第
    2のフィルムが前記加熱装置に接するように配置する工
    程と、前記加熱装置を動作させている間、前記下部室内
    を排気することによってこの下部室を大気圧より減圧状
    態にして前記弾性膜を下方に押し下げ、この弾性膜の作
    用によって前記第1のフィルムを前記半導体基板の第1
    の主面に密着させる工程とを備えていることを特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】 第1の主面及び第2の主面を有する第1
    の半導体基板と、第1の主面及び第2の主面を有する第
    2の半導体基板と、前記第1の半導体基板の第1の主面
    上に形成されている複数の電極と、前記第2の半導体基
    板の第1の主面上に形成されている複数の電極と、一端
    が前記第1の半導体基板の第1の主面に形成された前記
    複数の電極の内の所定の電極上まで延びてこの所定の電
    極と接続し、他端が前記第1の半導体基板の外方に導出
    している第1のリードと、一端が前記第2の半導体基板
    の第1の主面に形成された前記複数の電極の内の所定の
    電極上まで延びてこの所定の電極と接続し、他端が前記
    第2の半導体基板の外方に導出している第2のリード
    と、一端が前記第1の半導体基板の第1の主面に形成さ
    れた前記複数の電極の内の所定の電極以外の電極と接続
    し、他端が前記第2の半導体基板の第1の主面に形成さ
    れた前記複数の電極の内の所定の電極以外の電極と接続
    する内部リードと、前記第1の半導体基板の第1の主面
    及び前記第2の半導体基板の第1の主面に密着している
    第1のフィルムと、前記第1の半導体基板の第2の主面
    及び前記第2の半導体基板の第2の主面に密着している
    第2のフィルムとを備え、前記第1のフィルム及び第2
    のフィルムは、前記第1のリード及び第2のリードの前
    記他端以外及び前記第1の半導体基板及び第2の半導体
    基板を上下から挟んでこれら半導体基板を密封してなる
    ことを特徴とする半導体装置。
  3. 【請求項3】 第1の主面及び第2の主面を有する第1
    の半導体基板と、第3の主面及び第4の主面を有する第
    2の半導体基板と、前記第1の半導体基板の第1の主面
    上に形成された第1及び第2の電極と、前記第2の半導
    体基板の第3の主面上に形成された第3及び第4の電極
    と、一端が前記第1の電極と接触している第1のリード
    と、一端が前記第4の電極と接触している第2のリード
    と、一端が前記第2の電極と接触し、他端が前記第3の
    電極と接触している第3のリードと、前記第1の半導体
    基板の第1の主面及び前記第2の半導体基板の第3の主
    面に密着している第1のフィルムと、前記第1の半導体
    基板の第2の主面及び前記第2の半導体基板の第4の主
    面に密着している第2のフィルムとを備え、前記第1の
    フィルム及び第2のフィルムは、前記第1及び第2のリ
    ードの他端以外及び前記第1及び第2の半導体基板を上
    下から挟んでこれらの半導体基板を密着してなることを
    特徴とする半導体装置。
JP11204423A 1999-07-19 1999-07-19 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP3141020B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11204423A JP3141020B2 (ja) 1999-07-19 1999-07-19 半導体装置の製造方法及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11204423A JP3141020B2 (ja) 1999-07-19 1999-07-19 半導体装置の製造方法及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4235373A Division JP3061954B2 (ja) 1991-08-20 1992-08-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2000036551A JP2000036551A (ja) 2000-02-02
JP3141020B2 true JP3141020B2 (ja) 2001-03-05

Family

ID=16490305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11204423A Expired - Fee Related JP3141020B2 (ja) 1999-07-19 1999-07-19 半導体装置の製造方法及び半導体装置

Country Status (1)

Country Link
JP (1) JP3141020B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101383A (ja) * 2001-07-16 2003-04-04 Toshiba Corp 弾性表面波装置及び電子部品装置
JP2005024626A (ja) * 2003-06-30 2005-01-27 Casio Comput Co Ltd 表示装置の電子部品取付構造
JP4534794B2 (ja) * 2005-02-24 2010-09-01 セイコーエプソン株式会社 電子部品
JP4900498B2 (ja) * 2010-04-26 2012-03-21 セイコーエプソン株式会社 電子部品

Also Published As

Publication number Publication date
JP2000036551A (ja) 2000-02-02

Similar Documents

Publication Publication Date Title
JP3061954B2 (ja) 半導体装置
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US5397917A (en) Semiconductor package capable of spreading heat
US4363076A (en) Integrated circuit package
US4437235A (en) Integrated circuit package
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US7268426B2 (en) High-frequency chip packages
JP3483720B2 (ja) 半導体装置
JP2000114413A (ja) 半導体装置、その製造方法および部品の実装方法
JP2825084B2 (ja) 半導体装置およびその製造方法
JP2591499B2 (ja) 半導体装置
JPH0831988A (ja) テープキャリアパッケージの封止構造
US20040070948A1 (en) Cavity-down ball grid array semiconductor package with heat spreader
JP3269025B2 (ja) 半導体装置とその製造方法
JP2000036551A (ja) 半導体装置の製造方法及び半導体装置
US6211563B1 (en) Semiconductor package with an improved leadframe
JP3203228B2 (ja) 半導体装置とその製造方法
JP3314574B2 (ja) 半導体装置の製造方法
JPS61137349A (ja) 半導体装置
JPH02105446A (ja) 混成集積回路
JP2814006B2 (ja) 電子部品搭載用基板
JPH10284633A (ja) 半導体集積回路装置およびその製造方法
JP2573092B2 (ja) 高周波半導体装置
KR100308393B1 (ko) 반도체패키지및그제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071215

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081215

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091215

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees