JPH04335705A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH04335705A JPH04335705A JP10710491A JP10710491A JPH04335705A JP H04335705 A JPH04335705 A JP H04335705A JP 10710491 A JP10710491 A JP 10710491A JP 10710491 A JP10710491 A JP 10710491A JP H04335705 A JPH04335705 A JP H04335705A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- section
- pad
- vss
- vdd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 title claims abstract description 134
- 239000004065 semiconductor Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路を内蔵
した発振回路に関する。
した発振回路に関する。
【０００２】
【従来の技術】図４は従来の発振回路を示す回路図であ
る。
る。
【０００３】図において、１０１はインバーター、１０
２はフィードバック抵抗でインバーター１０１のゲート
とドレインに接続されている。１０３はゲート容量で片
側電極をインバーター１０１のゲートに接続しもう一方
の電極はＶＳＳに接続し高周波的に接地させる。１０４
はドレイン容量で片側電極をインバーター１０１のドレ
インに接続しもう一方の電極はＶＳＳに接続する。１０
５は圧電振動子でインバーター１０１のゲートとドレイ
ンに接続されている。その際、ドレイン側は１０６のド
レインパッド、ゲート側は１０７のゲートパッドを介し
てワイヤーボンディング等によって接続される。１１０
は発振バッファでインバーター１０１で発振させた発振
信号を増幅する。１１１は出力バッファで発振バッファ
１１０で増幅した発振信号を更に増幅し外部に出力する
。１１２は出力パッドで、パッケージのリードフレーム
とワイヤーボンディング等で接続し信号を外部に出力す
る。 １０８はＶＤＤパッドであり、インバーター１０１、発
振バッファ１１０、出力バッファ１１１とＶＤＤ線によ
って接続されており、一方パッケージのＶＤＤリードと
ワイヤーボンディング等によって接続される。１０９は
ＶＳＳパッドであり、インバーター１０１、発振バッフ
ァ１１０、出力バッファ１１１とＶＳＳ線によって接続
されており、一方パッケージのＶＳＳリードとワイヤー
ボンディング等によって接続される。１１５は以上の回
路のうちＩＣ化される部分である。図５は従来の発振回
路の実装方法を示す実装図である。１０５は圧電振動子
でドレインパッド１０６とゲートパッド１０７と接続さ
れている。 １１５はＩＣ、１２０はＩＣステージである。１２１は
パッケージのＶＤＤリードでＩＣ１１５のＶＤＤパッド
１０８とワイヤーボンディングで接続される。以下同様
に１２３はＶＳＳリードでＶＳＳパッド１０９と接続さ
れる。１２５は出力リードで出力パッド１１２と接続さ
れている。
２はフィードバック抵抗でインバーター１０１のゲート
とドレインに接続されている。１０３はゲート容量で片
側電極をインバーター１０１のゲートに接続しもう一方
の電極はＶＳＳに接続し高周波的に接地させる。１０４
はドレイン容量で片側電極をインバーター１０１のドレ
インに接続しもう一方の電極はＶＳＳに接続する。１０
５は圧電振動子でインバーター１０１のゲートとドレイ
ンに接続されている。その際、ドレイン側は１０６のド
レインパッド、ゲート側は１０７のゲートパッドを介し
てワイヤーボンディング等によって接続される。１１０
は発振バッファでインバーター１０１で発振させた発振
信号を増幅する。１１１は出力バッファで発振バッファ
１１０で増幅した発振信号を更に増幅し外部に出力する
。１１２は出力パッドで、パッケージのリードフレーム
とワイヤーボンディング等で接続し信号を外部に出力す
る。 １０８はＶＤＤパッドであり、インバーター１０１、発
振バッファ１１０、出力バッファ１１１とＶＤＤ線によ
って接続されており、一方パッケージのＶＤＤリードと
ワイヤーボンディング等によって接続される。１０９は
ＶＳＳパッドであり、インバーター１０１、発振バッフ
ァ１１０、出力バッファ１１１とＶＳＳ線によって接続
されており、一方パッケージのＶＳＳリードとワイヤー
ボンディング等によって接続される。１１５は以上の回
路のうちＩＣ化される部分である。図５は従来の発振回
路の実装方法を示す実装図である。１０５は圧電振動子
でドレインパッド１０６とゲートパッド１０７と接続さ
れている。 １１５はＩＣ、１２０はＩＣステージである。１２１は
パッケージのＶＤＤリードでＩＣ１１５のＶＤＤパッド
１０８とワイヤーボンディングで接続される。以下同様
に１２３はＶＳＳリードでＶＳＳパッド１０９と接続さ
れる。１２５は出力リードで出力パッド１１２と接続さ
れている。
【０００４】
【発明が解決しようとする課題】以上説明した従来の発
振回路では、インバーター１０１と発振バッファ１１０
と出力バッファ１１１の３つの回路に電源を供給するＶ
ＤＤパッドとＶＳＳパッドが共通である為、３つの回路
からみてパッドからパッケージ側のＶＤＤとＶＳＳの配
線が共通インピーダンスになってしまい、電源供給が不
安定になり、回路動作が不安定になる問題がある。具体
的には出力バッファで消費する電流により発生する電源
リプルが、インバーターの電源ラインに入り込み電源電
圧がリプルをもち、インバーターの反転レベルも変動し
動作が不安定になる。この事は、出力バッファとインバ
ーターが電源ラインを介して電気的に統合している事に
なる。 こうなるとインバーターから出力バッファまでの増幅回
路に対し、電源ラインが出力から入力へ信号を帰還する
帰還回路として働き、したがって発振ループが形成され
圧電振動子の関与しない不用な発振を起こす恐れがある
。更に近年発振回路の高周波化の要求が高まっているが
、高周波領域においては、ボンディングワイヤーのイン
ピーダンスでさえも無視できなくなっており、高周波化
のネックになっている。
振回路では、インバーター１０１と発振バッファ１１０
と出力バッファ１１１の３つの回路に電源を供給するＶ
ＤＤパッドとＶＳＳパッドが共通である為、３つの回路
からみてパッドからパッケージ側のＶＤＤとＶＳＳの配
線が共通インピーダンスになってしまい、電源供給が不
安定になり、回路動作が不安定になる問題がある。具体
的には出力バッファで消費する電流により発生する電源
リプルが、インバーターの電源ラインに入り込み電源電
圧がリプルをもち、インバーターの反転レベルも変動し
動作が不安定になる。この事は、出力バッファとインバ
ーターが電源ラインを介して電気的に統合している事に
なる。 こうなるとインバーターから出力バッファまでの増幅回
路に対し、電源ラインが出力から入力へ信号を帰還する
帰還回路として働き、したがって発振ループが形成され
圧電振動子の関与しない不用な発振を起こす恐れがある
。更に近年発振回路の高周波化の要求が高まっているが
、高周波領域においては、ボンディングワイヤーのイン
ピーダンスでさえも無視できなくなっており、高周波化
のネックになっている。
【０００５】そこで本発明は、圧電振動子を発振させる
インバーターと出力バッファとの電源ラインを介した電
気的統合を小さくし、電源供給を安定させ、圧電振動子
の発振動作を安定化させる事を目的としている。
インバーターと出力バッファとの電源ラインを介した電
気的統合を小さくし、電源供給を安定させ、圧電振動子
の発振動作を安定化させる事を目的としている。
【０００６】
【課題を解決するための手段】上記の目的を達成する為
本発明の発振回路は、発振部とこの発振部の出力を増幅
する発振出力バッファ部とから成る発振回路において、
前記発振部と前記発振出力バッファ部へ電源を供給する
ＶＤＤパッドとＶＳＳパッドの少なくとも一方が分離独
立している発振回路である。
本発明の発振回路は、発振部とこの発振部の出力を増幅
する発振出力バッファ部とから成る発振回路において、
前記発振部と前記発振出力バッファ部へ電源を供給する
ＶＤＤパッドとＶＳＳパッドの少なくとも一方が分離独
立している発振回路である。
【０００７】
【作用】発振部と発振出力部のＶＤＤパッドあるいはＶ
ＳＳパッドあるいはＶＤＤとＶＳＳパッドの両方が分離
独立しているので、発振部と発振出力部の電源ラインの
共通インピーダンスが小さくなり電気的結合がなくなり
発振部の発振動作が安定化する。
ＳＳパッドあるいはＶＤＤとＶＳＳパッドの両方が分離
独立しているので、発振部と発振出力部の電源ラインの
共通インピーダンスが小さくなり電気的結合がなくなり
発振部の発振動作が安定化する。
【０００８】
【実施例】以下、本発明の実施例について説明する。図
１は、本発明の第１の実施例を示す回路図で、１はイン
バーター、２はフィードバック抵抗でインバーター１の
ゲートとドレインに接続されている。３はゲート容量で
片側電極をインバーター１のゲートに接続し、もう一方
の電極は高周波的に接地させる為ＶＳＳ又はＶＤＤに接
続させる。図１ではＶＳＳ側に接地させている。４はド
レイン容量で片側電極をインバーター１のドレインに接
続し、もう一方の電極はゲート容量３と同様に高周波的
に接地させる。５は、圧電振動子でインバーター１のゲ
ートとドレインに接続されている。その際、ドレイン側
は６のドレインパッド、ゲート側は７のゲートパッドを
介してワイヤーボンディング等によって接続される。以
上から発振部は構成される。１０は発振バッファで、イ
ンバーター１で発振させた発振信号を増幅する。１１は
出力バッファで、発振バッファ１０で増幅した発振信号
を更に増幅し外部に出力する。発振部以降の発振バッフ
ァ１０と出力バッファ１１が発振出力バッファ部である
が、ゲート数は本例の２ゲート以外のゲート数であって
もかまわない。１２は出力パッドで、パッケージのリー
ドフレームとワイヤーボンディング等により接続され発
振信号が外部に出力される。８は発振段のＶＤＤパッド
であり、インバーター１を主とした発振部へＶＤＤ電源
を供給する。９は発振段のＶＳＳパッドであり、インバ
ーター１やゲートコンデンサ３、ドレインコンデンサ４
の高周波接地端子を主とした発振部へＶＳＳ電源を供給
する。１３は発振出力バッファ部のＶＤＤパッドであり
、発振バッファ１０と出力バッファ１１から構成される
発振出力バッファ部へＶＤＤ電源を供給する。１４は発
振出力バッファ部のＶＳＳパッドであり、発振バッファ
１０、出力バッファ１１から構成される発振出力バッフ
ァ部へＶＳＳ電源を供給する。以上の様に発振部のＶＤ
Ｄパッドと発振出力バッファ部のＶＤＤパッドは分離独
立している。又、発振部のＶＳＳパッドと発振出力バッ
ファ部のＶＳＳパッドは分離独立している。図１の１５
はＩＣ化されている範囲を示すものである。以上説明し
てきたＶＤＤパッド、ＶＳＳパッドをはじめとするパッ
ドはＩＣの表面上に存在し、ＩＣ外部のリードフレーム
等の配線とワイヤーボンディング等により接続する為の
端子である。図２は以上説明した発振回路の実装を示す
図である。５は圧電振動子、１５はＩＣである。６、７
はそれぞれドレインパッド、ゲートパッドで、圧電振動
子５とワイヤーボンディングで接続される。１２は出力
パッドで、出力リード２５と接続されている。８は発振
部のＶＤＤパッド、９は発振出力バッファ部のＶＤＤパ
ッドで、それぞれ別々にワイヤーボンディングによりＶ
ＤＤリード２６に接続される。９は発振部のＶＳＳパッ
ド、１４は発振出力バッファ部のＶＳＳパッドで、それ
ぞれ別々にワイヤーボンディングによりＶＳＳリード２
７に接続される。２０は以上説明した発振回路を封止す
る範囲を示すもので、金属、樹脂、セラミック等によっ
てパッケージングされている範囲である。
１は、本発明の第１の実施例を示す回路図で、１はイン
バーター、２はフィードバック抵抗でインバーター１の
ゲートとドレインに接続されている。３はゲート容量で
片側電極をインバーター１のゲートに接続し、もう一方
の電極は高周波的に接地させる為ＶＳＳ又はＶＤＤに接
続させる。図１ではＶＳＳ側に接地させている。４はド
レイン容量で片側電極をインバーター１のドレインに接
続し、もう一方の電極はゲート容量３と同様に高周波的
に接地させる。５は、圧電振動子でインバーター１のゲ
ートとドレインに接続されている。その際、ドレイン側
は６のドレインパッド、ゲート側は７のゲートパッドを
介してワイヤーボンディング等によって接続される。以
上から発振部は構成される。１０は発振バッファで、イ
ンバーター１で発振させた発振信号を増幅する。１１は
出力バッファで、発振バッファ１０で増幅した発振信号
を更に増幅し外部に出力する。発振部以降の発振バッフ
ァ１０と出力バッファ１１が発振出力バッファ部である
が、ゲート数は本例の２ゲート以外のゲート数であって
もかまわない。１２は出力パッドで、パッケージのリー
ドフレームとワイヤーボンディング等により接続され発
振信号が外部に出力される。８は発振段のＶＤＤパッド
であり、インバーター１を主とした発振部へＶＤＤ電源
を供給する。９は発振段のＶＳＳパッドであり、インバ
ーター１やゲートコンデンサ３、ドレインコンデンサ４
の高周波接地端子を主とした発振部へＶＳＳ電源を供給
する。１３は発振出力バッファ部のＶＤＤパッドであり
、発振バッファ１０と出力バッファ１１から構成される
発振出力バッファ部へＶＤＤ電源を供給する。１４は発
振出力バッファ部のＶＳＳパッドであり、発振バッファ
１０、出力バッファ１１から構成される発振出力バッフ
ァ部へＶＳＳ電源を供給する。以上の様に発振部のＶＤ
Ｄパッドと発振出力バッファ部のＶＤＤパッドは分離独
立している。又、発振部のＶＳＳパッドと発振出力バッ
ファ部のＶＳＳパッドは分離独立している。図１の１５
はＩＣ化されている範囲を示すものである。以上説明し
てきたＶＤＤパッド、ＶＳＳパッドをはじめとするパッ
ドはＩＣの表面上に存在し、ＩＣ外部のリードフレーム
等の配線とワイヤーボンディング等により接続する為の
端子である。図２は以上説明した発振回路の実装を示す
図である。５は圧電振動子、１５はＩＣである。６、７
はそれぞれドレインパッド、ゲートパッドで、圧電振動
子５とワイヤーボンディングで接続される。１２は出力
パッドで、出力リード２５と接続されている。８は発振
部のＶＤＤパッド、９は発振出力バッファ部のＶＤＤパ
ッドで、それぞれ別々にワイヤーボンディングによりＶ
ＤＤリード２６に接続される。９は発振部のＶＳＳパッ
ド、１４は発振出力バッファ部のＶＳＳパッドで、それ
ぞれ別々にワイヤーボンディングによりＶＳＳリード２
７に接続される。２０は以上説明した発振回路を封止す
る範囲を示すもので、金属、樹脂、セラミック等によっ
てパッケージングされている範囲である。
【０００９】以上の発振回路は、発振部と発振出力バッ
ファ部へ電源を供給するＶＤＤパッドとＶＳＳパッドの
それぞれが分離独立しており、ワイヤーボンディングに
よるＶＤＤリード及びＶＳＳリードへの接続も別々にさ
れているので、発振部と発振出力部が共通にもつ電源イ
ンピーダンス（共通インピーダンス）が、きわめて小さ
くなる。 その為、発振部と発振出力バッファ部との電源ラインを
介した電気的な結合がなくなりそれぞれの回路への電源
供給が安定し、それぞれの回路が安定した動作が行なえ
る。特に発振部と発振出力バッファ部が電源ラインを介
して帰還結合して発振ループを形成して起こす圧電振動
子が関与しない異常発振が起きなくなり、圧電振動子に
よる発振動作が安定して行なわれる。
ファ部へ電源を供給するＶＤＤパッドとＶＳＳパッドの
それぞれが分離独立しており、ワイヤーボンディングに
よるＶＤＤリード及びＶＳＳリードへの接続も別々にさ
れているので、発振部と発振出力部が共通にもつ電源イ
ンピーダンス（共通インピーダンス）が、きわめて小さ
くなる。 その為、発振部と発振出力バッファ部との電源ラインを
介した電気的な結合がなくなりそれぞれの回路への電源
供給が安定し、それぞれの回路が安定した動作が行なえ
る。特に発振部と発振出力バッファ部が電源ラインを介
して帰還結合して発振ループを形成して起こす圧電振動
子が関与しない異常発振が起きなくなり、圧電振動子に
よる発振動作が安定して行なわれる。
【００１０】次に第２の実施例を図３を基に説明する。
図３は、発振回路の実装図で図２と異なるところは、Ｖ
ＤＤリードとＶＳＳリードも別々に分離独立している点
である。２１は発振部のＶＤＤリードであり、発振部の
ＶＤＤパッドとワイヤーボンディングにより接続される
。２２は発振出力バッファ部のＶＤＤリードであり、発
振出力バッファ部のＶＤＤパッド１３に接続される。２
３は発振部のＶＳＳリードであり、発振部のＶＳＳパッ
ド９に接続される。２４は発振出力バッファ部のＶＳＳ
リードであり、発振出力バッファ部のＶＳＳパッド１４
と接続される。その他は図２の説明と同じである。
ＤＤリードとＶＳＳリードも別々に分離独立している点
である。２１は発振部のＶＤＤリードであり、発振部の
ＶＤＤパッドとワイヤーボンディングにより接続される
。２２は発振出力バッファ部のＶＤＤリードであり、発
振出力バッファ部のＶＤＤパッド１３に接続される。２
３は発振部のＶＳＳリードであり、発振部のＶＳＳパッ
ド９に接続される。２４は発振出力バッファ部のＶＳＳ
リードであり、発振出力バッファ部のＶＳＳパッド１４
と接続される。その他は図２の説明と同じである。
【００１１】以上説明した第２の実施例によれば、ＶＤ
Ｄリード、ＶＳＳリードも分離独立しているので共通イ
ンピーダンスは、無視できる程小さくなり発振回路の動
作はより安定化する。
Ｄリード、ＶＳＳリードも分離独立しているので共通イ
ンピーダンスは、無視できる程小さくなり発振回路の動
作はより安定化する。
【００１２】本実施例では、ＶＤＤパッドとＶＳＳパッ
ドの両方を分離独立させた発振回路で説明したが、ＶＤ
Ｄパッドのみ、又はＶＳＳパッドのみどちらかであって
も効果はある。又、本実施例では、ＶＤＤリードとＶＳ
Ｓリードの両方を分離独立させた発振回路で説明したが
ＶＤＤリードのみ、又はＶＳＳリードのみのどちらかで
あっても効果はある。又、本実施例では、ＩＣとＩＣ外
部との接続をワイヤーボンディングで説明したが、ＴＡ
Ｂ等のフェースダウン方式であっても同様の効果がある
。
ドの両方を分離独立させた発振回路で説明したが、ＶＤ
Ｄパッドのみ、又はＶＳＳパッドのみどちらかであって
も効果はある。又、本実施例では、ＶＤＤリードとＶＳ
Ｓリードの両方を分離独立させた発振回路で説明したが
ＶＤＤリードのみ、又はＶＳＳリードのみのどちらかで
あっても効果はある。又、本実施例では、ＩＣとＩＣ外
部との接続をワイヤーボンディングで説明したが、ＴＡ
Ｂ等のフェースダウン方式であっても同様の効果がある
。
【００１３】
【発明の効果】本発明によれば、ＶＤＤパッドとＶＳＳ
パッドの少なくとも一方を発振部用と発振出力バッファ
用に分離独立させた事により、発振部と発振出力バッフ
ァ部の電源ラインの共通インピーダンスがきわめて小さ
くなり、発振部と発振出力バッファ部の電源ラインを介
した電気的結合がなくなりそれぞれの回路が安定動作で
きる。特に発振部と発振出力バッファ部が電源ラインを
介して帰還結合して発振ループを形成し起こす異常発振
がなくなり、圧電振動子による発振動作が安定する。又
、発振部と発振出力バッファ部の電源ラインの共通イン
ピーダンスが小さくなり、又、電源ラインが太くなりそ
れぞれの電源インピーダンスも小さくなるので高周波動
作にも有利になる。又、電源ラインが太くなるので電源
ラインの電流容量が大きくなり消費電流の大きい発振回
路にも適する。
パッドの少なくとも一方を発振部用と発振出力バッファ
用に分離独立させた事により、発振部と発振出力バッフ
ァ部の電源ラインの共通インピーダンスがきわめて小さ
くなり、発振部と発振出力バッファ部の電源ラインを介
した電気的結合がなくなりそれぞれの回路が安定動作で
きる。特に発振部と発振出力バッファ部が電源ラインを
介して帰還結合して発振ループを形成し起こす異常発振
がなくなり、圧電振動子による発振動作が安定する。又
、発振部と発振出力バッファ部の電源ラインの共通イン
ピーダンスが小さくなり、又、電源ラインが太くなりそ
れぞれの電源インピーダンスも小さくなるので高周波動
作にも有利になる。又、電源ラインが太くなるので電源
ラインの電流容量が大きくなり消費電流の大きい発振回
路にも適する。
【図１】図１は本発明の第１の実施例を示す発振回路図
。
。
【図２】図２は本発明の第１の実施例を示す発振回路の
実装図。
実装図。
【図３】図３は本発明の第２の実施例を示す発振回路の
実装図。
実装図。
【図４】図４は従来の発振回路の一例を示す発振回路図
。
。
【図５】図５は従来の発振回路の一例を示す発振回路の
実装図。
実装図。
１ インバーター
２ フィードバック抵抗
３ ゲート容量
４ ドレイン容量
５ 圧電振動子
６ ドレインパッド
７ ゲートパッド
８ 発振部のＶＤＤパッド
９ 発振部のＶＳＳパッド
１０ 発振バッファ
１１ 出力バッファ
１２ 出力パッド
１３ 発振出力バッファ部のＶＤＤパッド１４ 発
振出力バッファ部のＶＳＳパッド１５ ＩＣ ２０ 発振回路のパッケージ範囲 ２１ 発振部のＶＤＤリード ２２ 発振出力バッファ部のＶＤＤリード２３ 発
振部のＶＳＳリード ２４ 発振出力バッファ部のＶＳＳリード２５ 出
力リード ２６ ＶＤＤリード ２７ ＶＳＳリード
振出力バッファ部のＶＳＳパッド１５ ＩＣ ２０ 発振回路のパッケージ範囲 ２１ 発振部のＶＤＤリード ２２ 発振出力バッファ部のＶＤＤリード２３ 発
振部のＶＳＳリード ２４ 発振出力バッファ部のＶＳＳリード２５ 出
力リード ２６ ＶＤＤリード ２７ ＶＳＳリード
Claims (2)
- 【請求項１】少なくとも発振部と、この発振部の出力を
増幅する発振出力バッファ部とから成る半導体集積回路
を内蔵する発振回路において、前記発振部と前記発振出
力バッファ部のＶＤＤもしくはＶＳＳの片方、及び両方
がそれぞれ分離独立したパッドを有する半導体集積回路
を内蔵することを特徴とする発振回路。 - 【請求項２】少なくとも発振部と、この発振部の出力を
増幅する発振出力バッファ部とから成る発振回路におい
て、前記発振部と前記発振出力バッファ部のＶＤＤもし
くはＶＳＳの片方、及び両方がそれぞれ分離独立してい
るパッケージのリードを有している事を特徴とする発振
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03107104A JP3108772B2 (ja) | 1991-05-13 | 1991-05-13 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03107104A JP3108772B2 (ja) | 1991-05-13 | 1991-05-13 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04335705A true JPH04335705A (ja) | 1992-11-24 |
| JP3108772B2 JP3108772B2 (ja) | 2000-11-13 |
Family
ID=14450563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03107104A Expired - Fee Related JP3108772B2 (ja) | 1991-05-13 | 1991-05-13 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108772B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053746A (ja) * | 2005-07-21 | 2007-03-01 | Citizen Miyota Co Ltd | 集積回路 |
| JP2016152447A (ja) * | 2015-02-16 | 2016-08-22 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器および移動体 |
-
1991
- 1991-05-13 JP JP03107104A patent/JP3108772B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007053746A (ja) * | 2005-07-21 | 2007-03-01 | Citizen Miyota Co Ltd | 集積回路 |
| JP2016152447A (ja) * | 2015-02-16 | 2016-08-22 | セイコーエプソン株式会社 | 発振回路、発振器、電子機器および移動体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3108772B2 (ja) | 2000-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6331105B2 (ja) | ||
| US5302921A (en) | Piezoelectric oscillator having reduced radiation of higher harmonics | |
| JP3055702B2 (ja) | 集積回路内の高周波供給電圧の変動を抑止する能動的バイパス | |
| JPH04335705A (ja) | 発振回路 | |
| JP3019918B2 (ja) | 半導体集積回路及びその電源供給回路 | |
| TW521489B (en) | High frequency amplifier | |
| JP2597382Y2 (ja) | 水晶発振器 | |
| JP3742197B2 (ja) | 可変容量回路およびこの回路を用いた水晶発振回路 | |
| JP3151853B2 (ja) | 圧電発振器の製造方法 | |
| US7173326B2 (en) | Semiconductor integrated device | |
| JP4214470B2 (ja) | Ｓａｗ発振器 | |
| JPS62139347A (ja) | 樹脂封止型半導体実装用金属リ−ドフレ−ム | |
| US3555443A (en) | Structure of integrated circuit | |
| JPS59202710A (ja) | Ｍｉｃ化電力増幅器の調整方法 | |
| US7791423B2 (en) | Two-frequency switchover type crystal oscillator | |
| JPH06309050A (ja) | 半導体装置 | |
| JP2003017653A (ja) | 電源回路装置 | |
| JPS59168704A (ja) | 半導体集積回路 | |
| JPH0254603A (ja) | 電源供給回路 | |
| JPH0439959A (ja) | 半導体 | |
| JP2001332933A (ja) | 圧電発振器 | |
| JPS6147660A (ja) | Ｃｍｏｓ集積回路装置 | |
| JPS6115618Y2 (ja) | ||
| JPH0575012A (ja) | 半導体集積装置 | |
| JPS6241471Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |