JPH04335709A - ラッチ回路およびそれを用いたａ／ｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル回路中で用
いられクロック信号に従って入力信号を保持するラッチ
回路、および、アナログ信号をディジタル信号に変換す
るＡ／Ｄ変換器に関するものである。

【０００２】

【従来の技術】第１の従来技術となるラッチ回路の一例
を図８に示す。

【０００３】このラッチ回路は、スイッチ８Ａ、８Ｂと
、インバータ７Ａ、７Ｂ、７Ｃとから成っている。スイ
ッチ８Ａ、８Ｂは、図７のように、ｎＭＯＳトランジス
タとｐＭＯＳトランジスタとから成っている。

【０００４】クロック信号５が負論理であるとき、スイ
ッチ８Ａは導通状態になり、スイッチ８Ｂは遮断状態に
なる。したがって、入力信号１と等しい信号が非反転出
力端子３Ａに現れ、その反転信号が反転出力端子３Ｂに
現われる。これが透過状態である。クロック信号５が負
論理から正論理に変化すると、スイッチ８Ａは遮断状態
になり、スイッチ８Ｂは導通状態になる。したがって、
クロック信号５が変化した際の入力信号１の論理値と等
しい信号が非反転出力端子３Ａに現れ、その反転信号が
反転出力端子３Ｂに現われる。これが、保持状態である
。

【０００５】このとき、図８のラッチ回路の動作タイミ
ングは図１０のようになる。ここで、記号の意味は以下
の通りである。ＴＡＨは入力信号１が正論理であるとき
にクロック信号５が正論理から負論理に変化してから非
反転出力端子３Ａの信号が負論理から正論理に変化する
までの時間、ＴＡＬは入力信号１が負論理であるときに
クロック信号５が正論理から負論理に変化してから非反
転出力端子３Ａの信号が正論理から負論理に変化するま
での時間、ＴＢＬは入力信号１が正論理であるときにク
ロック信号５が正論理から負論理に変化してから反転出
力端子３Ｂの信号が正論理から負論理に変化するまでの
時間、ＴＢＨは入力信号１が負論理であるときにクロッ
ク信号５が正論理から負論理に変化してから反転出力端
子３Ｂの信号が負論理から正論理に変化するまでの時間
、Ｔ１Ｈはインバータ７Ｂの入力が正論理から負論理に
変化してから出力が負論理から正論理に変化するまでの
時間、Ｔ１Ｌはインバータ７Ｂの入力が負論理から正論
理に変化してから出力が正論理から負論理に変化するま
での時間である。ここで、反転出力端子３Ｂと非反転出
力端子３Ａとの間はインバータ７Ｂで接続されているの
で、反転出力端子３Ｂの信号が変化してからＴ１Ｈまた
はＴ１Ｌの後、非反転出力端子３Ａの信号が変化する。 したがって、これらの時間の間には（数１）のような関
係があり、一般的にはＴＡＨとＴＢＨ、ＴＡＬとＴＢＬ
はそれぞれ等しくない。

【０００６】

【数１】

【０００７】次に第１の従来技術となるＡ／Ｄ変換器の
構成の一例を図３に示す。ラッチ回路１０は、例えば図
８と同一の構成である。Ａ／Ｄ変換器１１Ａ，１１Ｂは
、それぞれＡ／Ｄ変換クロック入力端子の信号の立ち上
がりのタイミングで、アナログ信号１２をＡ／Ｄ変換す
る。

【０００８】図３の動作タイミングを図１０に示す。Ａ
／Ｄ変換器１１Ａは、ラッチ回路１０の非反転出力端子
Ｑの信号の立ち上がりでアナログ信号１２をＡ／Ｄ変換
し、その結果が図１０のＡ１，Ａ２である。一方Ａ／Ｄ
変換器１１Ｂは、ラッチ回路１０の反転出力端子ＱＢの
信号の立ち上がりでアナログ信号１２をＡ／Ｄ変換し、
その結果がＢ１，Ｂ２である。Ａ／Ｄ変換器１１Ａ，１
１ＢのＡ／Ｄ変換の周期はそれぞれ２Ｔであるが、図３
の回路は、２Ｔの時間の間に２回のＡ／Ｄ変換を行うＡ
／Ｄ変換器と等価である。図３の回路により低速のＡ／
Ｄ変換器を２個使用して等価的に２倍の速度のＡ／Ｄ変
換器を１個得ることができる。

【０００９】第２の従来技術となるマスタスレーブ形ラ
ッチ回路の一例を図９に示す。このラッチ回路は、ラッ
チ回路２Ａ，２Ｃと、インバータ６とから成っている。 ラッチ回路２Ａ，２Ｃは、例えば図８のラッチ回路と等
しい構成である。

【００１０】まず、クロック信号５が正論理であるとき
、ラッチ回路２Ａは保持状態であり、ラッチ回路２Ｃは
透過状態である。したがって、ラッチ回路２Ｃの非反転
出力端子Ｑには、入力信号１と等しい論理の信号が現わ
れるが、非反転出力端子３Ａおよび反転出力端子３Ｂに
現われる信号はそれ以前に保持した論理から変化しない
。

【００１１】つぎに、クロック信号５が正論理から負論
理に変化すると、ラッチ回路２Ａは透過状態に、ラッチ
回路２Ｃは保持状態にそれぞれ変化する。すると、ラッ
チ回路２Ｃの非反転出力端子Ｑおよび非反転出力端子３
Ａにはクロック信号５が正論理から負論理に変化したと
きの入力信号１と等しい論理の信号が現われ、反転出力
端子３Ｂにはその反転が現われる。

【００１２】さらに、クロック信号５が負論理から正論
理に変化すると、ラッチ回路２Ａは保持状態に、ラッチ
回路２Ｃは透過状態にそれぞれ変化する。すると、ラッ
チ回路２Ｃの非反転出力端子Ｑには、入力信号１と等し
い論理の信号が現われるが、非反転出力端子３Ａおよび
反転出力端子３Ｂに現われる信号は変化しない。

【００１３】すなわち、このマスタスレーブ型ラッチ回
路は、クロック信号５が正論理から負論理に変化したと
きの入力信号１の論理を、つぎにクロック信号５が正論
理から負論理に変化するまで保持する。

【００１４】このとき、図９のラッチ回路の動作タイミ
ングは図１１のようになる。ここで、記号の意味は、第
１の従来の技術と同じであり、（数１）の関係も成り立
つ。ただし記号および（数１）の関係は、ラッチ回路２
Ａのみに関するものであり、ラッチ回路２Ｃには関係し
ない。

【００１５】次に第２の従来技術となるＡ／Ｄ変換器の
構成の一例を図４に示す。マスタスレーブ型ラッチ回路
１３は、例えば図９と同一の構成である。Ａ／Ｄ変換器
１１Ａ，１１Ｂは、それぞれ、Ａ／Ｄ変換クロック入力
端子の信号の立ち上がりのタイミングで、アナログ信号
１２をＡ／Ｄ変換する。

【００１６】図４の動作タイミングを図１１に示す。Ａ
／Ｄ変換器１１Ａは、ラッチ回路１３の非反転出力端子
Ｑの信号の立ち上がりでアナログ信号１２をＡ／Ｄ変換
し、その結果が図１１のＡ１，Ａ２である。一方Ａ／Ｄ
変換器１１Ｂは、ラッチ回路１３の反転出力端子ＱＢの
信号の立ち上がりでアナログ信号１２をＡ／Ｄ変換し、
その結果がＢ１，Ｂ２である。Ａ／Ｄ変換器１１Ａ，１
１ＢのＡ／Ｄ変換の周期はそれぞれ２Ｔであるが、図４
の回路は、２Ｔの時間の間に２回のＡ／Ｄ変換を行うＡ
／Ｄ変換器と等価である。図４の回路により低速のＡ／
Ｄ変換器を２個使用して等価的に２倍の速度のＡ／Ｄ変
換器を１個得ることができる。

【００１７】

【発明が解決しようとする課題】上述したように第１の
従来の技術となる図８のラッチ回路は、クロック信号５
が立ち下がってから非反転出力端子３Ａの信号が変化す
るまでの時間と、反転出力端子３Ｂの信号が変化するま
での時間とが異なっているという問題があった。この問
題は、入力信号１およびクロック信号５が周期信号であ
るとき、特に重大となる。以下、入力信号１の周期がク
ロック信号５の周期の２倍である場合について説明する
。このとき、動作タイミングは図１０のようになる。 ここで、Ｔはクロック信号５の周期、ＴＡＢＸは非反転
出力端子３Ａの信号が立ち上がってから反転出力端子３
Ｂの信号が立ち上がるまでの時間、ＴＢＡＸは反転出力
端子３Ｂの信号が立ち上がってから非反転出力端子３Ａ
の信号が立ち上がるまでの時間である。すると、ＴＡＢ
ＸとＴＢＡＸは（数２）のように表わすことができる。

【００１８】

【数２】

【００１９】ここで（数１）を用いると、ＴＡＢＸとＴ
ＢＡＸとの関係は（数３）のようになり、一般的には、
この２つは互いに異なっている。

【００２０】

【数３】

【００２１】また同様に、非反転出力端子３Ａの信号が
立ち下がってから反転出力端子３Ｂの信号が立ち下がる
までの時間と、反転出力端子３Ｂの信号が立ち下がって
から非反転出力端子３Ａの信号が立ち下がるまでの時間
とも異なっている。

【００２２】したがって、このラッチ回路の非反転出力
端子３Ａの信号の立ち上がりのタイミングで動作を開始
する回路１１Ａと、反転出力端子３Ｂの信号の立ち上が
りのタイミングで動作を開始する回路１１Ｂとがあると
すると、回路１１Ａが動作を開始してから回路１１Ｂが
動作を開始するまでの時間と、回路１１Ｂが動作を開始
してから回路１１Ａが動作を開始するまでの時間とが異
なっている。そのため、回路１１Ａと回路１１Ｂとは交
互に動作するが、２つの回路の動作の開始は、一定時間
毎には行われないという問題があった。また、例えば回
路１１Ａと１１Ｂとが同時に動作することを禁止しなけ
ればならないような場合、２つの回路の動作時間はそれ
ぞれＴＡＢＸとＴＢＡＸで制限されることとなる。した
がって、回路１１Ａおよび回路１１Ｂのうち少なくとも
一方の動作時間は、非反転出力端子３Ａの信号および反
転出力端子３Ｂの信号の周期２Ｔの半分よりも小さくし
なければならないという問題があった。

【００２３】第１の従来技術となるＡ／Ｄ変換器では、
上述したように、図１０において、入力信号１およびク
ロック信号５が周期信号であるときに、Ａ／Ｄ変換器１
１ＡがＡ／Ｄ変換を行ってからＡ／Ｄ変換器１１ＢがＡ
／Ｄ変換を行うまでの時間と、Ａ／Ｄ変換器１１ＢがＡ
／Ｄ変換を行ってからＡ／Ｄ変換器１１ＡがＡ／Ｄ変換
を行うまでの時間とは異なっている。そのため、Ａ／Ｄ
変換器１１Ａと１１ＢとによるＡ／Ｄ変換は、一定時間
毎には行われないという問題があった。また、それによ
り、例えばアナログ信号１２が時間に対して一定の割合
で変化している場合でも、Ａ／Ｄ変換結果は時間に対し
て一定の割合では変化しないということで分かるように
、Ａ／Ｄ変換を一定時間毎に行う理想的なＡ／Ｄ変換器
と比較して、このＡ／Ｄ変換器は、Ａ／Ｄ変換結果に誤
差を含むという問題があった。

【００２４】上述したように、第２の従来の技術となる
図９のマスタスレーブ型ラッチ回路は、クロック信号５
が立ち下がってから非反転出力端子３Ａの信号が変化す
るまでの時間と、反転出力端子３Ｂの信号が変化するま
での時間とが異なっているという問題があった。この問
題は、入力信号１およびクロック信号５が周期信号であ
るとき、特に重大となる。以下、入力信号１の周期がク
ロック信号５の周期の２倍である場合について説明する
。このとき、動作タイミングは図１１のようになる。 ここで、記号の意味は図１０と同じであり、（数２）お
よび（数３）の関係も成り立つ。したがって、このとき
、上記と同様の問題があった。

【００２５】第２の従来技術となるＡ／Ｄ変換器では、
上述したように、図９において、入力信号１およびクロ
ック信号５が周期信号であるときに、Ａ／Ｄ変換器１１
ＡがＡ／Ｄ変換を行ってからＡ／Ｄ変換器１１ＢがＡ／
Ｄ変換を行うまでの時間と、Ａ／Ｄ変換器１１ＢがＡ／
Ｄ変換を行ってからＡ／Ｄ変換器１１ＡがＡ／Ｄ変換を
行うまでの時間とは異なっている。そのため、第１の従
来技術となるＡ／Ｄ変換器と同様の問題があった。

【００２６】本発明は、以上のような従来のラッチ回路
およびＡ／Ｄ変換器の欠点について考案研究した結果に
よりなされたものであり、クロック信号が変化してから
非反転出力端子の信号が立ち上がるまでの時間と、クロ
ック信号が変化してから反転出力端子の信号が立ち上が
るまでの時間とが等しく、また、クロック信号が変化し
てから非反転出力端子の信号が立ち下がるまでの時間と
、クロック信号が変化してから反転出力端子の信号が立
ち下がるまでの時間とが等しいラッチ回路および、それ
を用いた一定時間毎にＡ／Ｄ変換を行うＡ／Ｄ変換器を
提供することを目的としている。

【００２７】

【課題を解決するための手段】本発明の請求項１記載の
ラッチ回路は、クロック信号により透過状態または保持
状態となる第１および第２のラッチ回路から成り、入力
信号を前記第１のラッチ回路の入力端子に入力し、入力
信号の反転信号を前記第２のラッチ回路の入力端子に入
力し、クロック信号を前記第１のラッチ回路及び第２の
ラッチ回路のクロック信号入力端子に入力し、前記第１
のラッチ回路の出力信号を非反転出力信号とし、前記第
２のラッチ回路の出力信号を反転出力信号とする。

【００２８】本発明の請求項２記載のマスタスレーブ型
ラッチ回路は、クロック信号により透過状態または保持
状態となる第１および第２および第３のラッチ回路から
成り、入力信号を前記第３のラッチ回路の入力端子に入
力し、前記第３のラッチ回路の出力信号を前記第１のラ
ッチ回路の入力端子に入力し、前記第３のラッチ回路の
出力信号の反転信号を前記第２のラッチ回路の入力端子
に入力し、クロック信号を前記第１のラッチ回路及び第
２のラッチ回路のクロック信号入力端子に入力し、クロ
ック信号の反転信号を前記第３のラッチ回路のクロック
信号入力端子に入力し、前記第１のラッチ回路の出力信
号を非反転出力信号とし、前記第２のラッチ回路の出力
信号を反転出力信号とする。

【００２９】本発明の請求項３記載のＡ／Ｄ変換器は、
請求項１のラッチ回路と、第１および第２のＡ／Ｄ変換
器とから成り、同一のアナログ信号を、前記第１のＡ／
Ｄ変換器は前記ラッチ回路の非反転出力信号によって与
えられたタイミングでＡ／Ｄ変換し、前記第２のＡ／Ｄ
変換器は前記ラッチ回路の反転出力信号によって与えら
れたタイミングでＡ／Ｄ変換することを特徴とする。

【００３０】本発明の請求項４記載のＡ／Ｄ変換器は、
請求項２のマスタスレーブ型ラッチ回路と、第１および
第２のＡ／Ｄ変換器とから成り、同一のアナログ信号を
、前記第１のＡ／Ｄ変換器は前記ラッチ回路の非反転出
力信号によって与えられたタイミングでＡ／Ｄ変換し、
前記第２のＡ／Ｄ変換器は前記ラッチ回路の反転出力信
号によって与えられたタイミングでＡ／Ｄ変換すること
を特徴とする。

【００３１】

【作用】請求項１記載のラッチ回路は、上述の構成によ
り、第１および第２のラッチの入力端子には、それぞれ
相反する論理値の信号が加えられ、クロック入力端子に
は、それぞれ相等しいクロック信号が加えられる。２つ
のラッチ回路を等しい構成にしておけば、動作遅延時間
は互いに相等しくなるので、クロック信号が変化してか
ら第１のラッチ回路の出力端子の信号が立ち上がるまで
の時間と、クロック信号が変化してから第２のラッチ回
路の出力端子の信号が立ち上がるまでの時間とは相等し
くなる。すなわち、クロック信号が変化してから非反転
出力端子の信号が立ち上がるまでの時間と、クロック信
号が変化してから反転出力端子の信号が立ち上がるまで
の時間とは、互いに相等しい。また同様に、クロック信
号が変化してから非反転出力端子の信号が立ち下がるま
での時間と、クロック信号が変化してから反転出力端子
の信号が立ち下がるまでの時間とは互いに相等しい。

【００３２】請求項２記載のマスタスレーブ型ラッチ回
路は、上述の構成により、第１および第２のラッチの入
力端子には、それぞれ相反する論理値の信号が加えられ
、クロック入力端子には、それぞれ相等しいクロック信
号が加えられる。２つのラッチ回路を等しい構成にして
おけば、動作遅延時間は互いに相等しくなるので、クロ
ック信号が変化してから第１のラッチ回路の出力端子の
信号が立ち上がるまでの時間と、クロック信号が変化し
てから第２のラッチ回路の出力端子の信号が立ち上がる
までの時間とは相等しくなる。すなわち、クロック信号
が変化してから非反転出力端子の信号が立ち上がるまで
の時間と、クロック信号が変化してから反転出力端子の
信号が立ち上がるまでの時間とは、互いに相等しい。 また同様に、クロック信号が変化してから非反転出力端
子の信号が立ち下がるまでの時間と、クロック信号が変
化してから反転出力端子の信号が立ち下がるまでの時間
とは、互いに相等しい。

【００３３】請求項３記載のＡ／Ｄ変換器は、上述の構
成により、上述したように、（請求項１）のラッチ回路
は、クロック信号が変化してから非反転出力端子の信号
が立ち上がるまでの時間と、クロック信号が変化してか
ら反転出力端子の信号が立ち上がるまでの時間とは互い
に相等しく、また、クロック信号が変化してから非反転
出力端子の信号が立ち下がるまでの時間と、クロック信
号が変化してから反転出力端子の信号が立ち下がるまで
の時間とは互いに相等しい。したがって、このラッチ回
路の入力信号およびクロック信号が周期信号であり、入
力信号の周期がクロック信号の周期の２倍であるときに
は、このラッチ回路の非反転出力端子の信号によって与
えられたタイミングでＡ／Ｄ変換するＡ／Ｄ変換器と、
反転出力端子の信号によって与えられたタイミングでＡ
／Ｄ変換するＡ／Ｄ変換器とは、一定時間毎に交互にＡ
／Ｄ変換をする。

【００３４】請求項４記載のＡ／Ｄ変換器は、上述の構
成により、上述したように、請求項２のマスタスレーブ
型ラッチ回路は、クロック信号が変化してから非反転出
力端子の信号が立ち上がるまでの時間と、クロック信号
が変化してから反転出力端子の信号が立ち上がるまでの
時間とは互いに相等しく、また、クロック信号が変化し
てから非反転出力端子の信号が立ち下がるまでの時間と
、クロック信号が変化してから反転出力端子の信号が立
ち下がるまでの時間とは互いに相等しい。したがって、
請求項３と同様に作用する。

【００３５】

【実施例】 （実施例１）図１に、本発明の請求項１記載のラッチ回
路の構成の一例を示す。

【００３６】この回路は、第１のラッチ回路２Ａ，２Ｂ
とインバータ４とから成り、インバータ４によって入力
信号１の反転信号が作成され、ラッチ回路２Ｂの入力端
子Ｄに加えられる。ラッチ回路２Ａ，２Ｂは相等しく、
例えば図８のラッチ回路と等しい構成である。

【００３７】まず、クロック信号が負論理であるとき、
ラッチ回路２Ａ，２Ｂは透過状態となる。したがって、
入力信号１と等しい信号が非反転出力端子３Ａに現れ、
その反転信号が反転出力端子３Ｂに現われて、図１のラ
ッチ回路は透過状態である。

【００３８】つぎに、クロック信号５が正論理に変化す
ると、ラッチ回路２Ａ，２Ｂは保持状態となる。したが
って、クロック信号５が変化した際の入力信号１の論理
値と等しい信号が非反転出力端子３Ａに現れ、その反転
信号が反転出力端子３Ｂに現われて、図１のラッチ回路
は保持状態となる。

【００３９】図１のラッチ回路動作タイミングは図５の
ようになる。ここで、記号の意味は以下の通りである。 ＴＡＨはラッチ回路２Ａ，２Ｂにおいて、入力端子の信
号が正論理であるときにクロック信号５が正論理から負
論理に変化してから出力端子の信号が負論理から正論理
に変化するまでの時間、ＴＡＬはラッチ回路２Ａ，２Ｂ
において、入力端子の信号が負論理であるときにクロッ
ク信号５が正論理から負論理に変化してから出力端子の
信号が正論理から負論理に変化するまでの時間である。

【００４０】すると、入力端子１に正論理信号が加えら
れていて、クロック信号５が正論理から負論理に変化し
てから非反転出力端子３Ａの信号が負論理から正論理に
変化するまでの時間と、入力端子１に負論理信号が加え
られていて、クロック信号５が正論理から負論理に変化
してから反転出力端子３Ｂの信号が負論理から正論理に
変化するまでの時間とは、ともにＴＡＨであり相等しい
。

【００４１】同様に、入力端子１に負論理信号が加えら
れていて、クロック信号５が正論理から負論理に変化し
てから非反転出力端子３Ａの信号が正論理から負論理に
変化するまでの時間と、入力端子１に正論理信号が加え
られていて、クロック信号５が正論理から負論理に変化
してから反転出力端子３Ｂの信号が正論理から負論理に
変化するまでの時間とも、ともにＴＡＬであり相等しい
。

【００４２】さらに、図１のラッチ回路において、入力
信号１およびクロック信号５が周期信号であって、入力
信号１の周期がクロック信号５の周期の２倍であった場
合のことを考えると、図１のラッチ回路の動作タイミン
グは図５のようになる。

【００４３】ここで、記号の意味は以下の通りである。 Ｔはクロック信号５の周期、ＴＡＢは非反転出力端子３
Ａの信号が立ち上がってから反転出力端子３Ｂの信号が
立ち上がるまでの時間、ＴＢＡは反転出力端子３Ｂの信
号が立ち上がってから非反転出力端子３Ａの信号が立ち
上がるまでの時間である。すると、ＴＡＢとＴＢＡは（
数４）のように表わすことができる。

【００４４】

【数４】

【００４５】したがって、ＴＡＢとＴＢＡとの関係は（
数５）のようになり、相等しい。

【００４６】

【数５】

【００４７】また同様に、非反転出力端子３Ａの信号が
立ち下がってから反転出力端子３Ｂの信号が立ち下がる
までの時間と、反転出力端子３Ｂの信号が立ち下がって
から非反転出力端子３Ａの信号が立ち下がるまでの時間
は、ともにＴであり相等しい。これにより、従来の技術
の問題点は解決される。

【００４８】（実施例２）図２に、本発明の請求項２記
載のマスタスレーブ型ラッチ回路の構成の一例を示す。 この回路は、ラッチ回路２Ａ，２Ｂ，２Ｃとインバータ
４，６とから成り、インバータ４によって入力信号１の
反転信号が作成され、ラッチ回路２Ｂの入力端子に加え
られ、インバータ６によってクロック信号５の反転信号
が作成され、ラッチ回路２Ｃのクロック信号入力端子に
加えられる。ラッチ回路２Ａ，２Ｂは相等しく、例えば
図８のラッチ回路と等しい構成である。ラッチ回路２Ｃ
は、２Ａ，２Ｂと等しい構成である必要はないが、同様
に動作する。

【００４９】まず、クロック信号５が正論理であるとき
、ラッチ回路２Ａ，２Ｂは保持状態であり、ラッチ回路
２Ｃは透過状態である。したがって、ラッチ回路２Ｃの
非反転出力端子Ｑには、入力信号１と等しい論理の信号
が現われるが、非反転出力端子３Ａおよび反転出力端子
３Ｂに現われる信号はそれ以前に保持した論理から変化
しない。

【００５０】つぎに、クロック信号５が正論理から負論
理に変化すると、ラッチ回路２Ａ，２Ｂは透過状態に、
ラッチ回路２Ｃは保持状態にそれぞれ変化する。すると
、ラッチ回路２Ｃの非反転出力端子Ｑおよび非反転出力
端子３Ａにはクロック信号５が正論理から負論理に変化
したときの入力信号１と等しい論理の信号が現われ、反
転出力端子３Ｂにはその反転が現われる。

【００５１】さらに、クロック信号５が負論理から正論
理に変化すると、ラッチ回路２Ａ，２Ｂは保持状態に、
ラッチ回路２Ｃは透過状態にそれぞれ変化する。すると
、ラッチ回路２Ｃの非反転出力端子には、入力信号１と
等しい論理の信号が現われるが、非反転出力端子３Ａお
よび反転出力端子３Ｂに現われる信号は変化しない。

【００５２】すなわち、このマスタスレーブ型ラッチ回
路は、図９の従来のマスタスレーブ型ラッチ回路と同様
に、クロック信号５が正論理から負論理に変化したとき
の入力信号１の論理を、つぎにクロック信号５が正論理
から負論理に変化するまで保持する。

【００５３】このとき、図２のラッチ回路の動作タイミ
ングは図６のようになる。ここで、記号の意味は、実施
例１と同じであり、（数４）および（数５）の関係も成
り立つ。ただし記号および（数４），（数５）の関係は
、ラッチ回路２Ａ，２Ｂのみに関するものであり、ラッ
チ回路２Ｃには関係しない。

【００５４】したがって、実施例１と同様に、従来の技
術の問題点は解決される。 （実施例３）図３に、本発明の請求項３記載のＡ／Ｄ変
換器の構成の一例を示す。

【００５５】この構成は従来のＡ／Ｄ変換器と同様であ
り、Ａ／Ｄ変換器１１Ａ，１１Ｂが、それぞれＡ／Ｄ変
換クロック入力端子の信号の立ち上がりのタイミングで
アナログ信号１２をＡ／Ｄ変換する点も同じであるが、
ラッチ回路１０が図１のラッチ回路である点が異なって
いる。

【００５６】このときの図３の動作タイミングを図５に
示す。本発明の請求項３記載のＡ／Ｄ変換器は、従来の
Ａ／Ｄ変換器と同様に動作し、低速のＡ／Ｄ変換器を２
個使用して等価的に２倍の速度のＡ／Ｄ変換器を１個得
ている。ただし、実施例１で述べたように、図５におい
て、入力信号１およびクロック信号５が周期信号である
ときに、Ａ／Ｄ変換器１１ＡがＡ／Ｄ変換を行ってから
Ａ／Ｄ変換器１１ＢがＡ／Ｄ変換を行うまでの時間と、
Ａ／Ｄ変換器１１ＢがＡ／Ｄ変換を行ってからＡ／Ｄ変
換器１１ＡがＡ／Ｄ変換を行うまでの時間とは相等しい
。したがって、Ａ／Ｄ変換器１１Ａと１１ＢとによるＡ
／Ｄ変換は、一定時間毎に行われる。また、例えばアナ
ログ信号１２が時間に対して一定の割合で変化している
場合にはＡ／Ｄ変換結果も時間に対して一定の割合では
変化し、Ａ／Ｄ変換結果には誤差を含まない。

【００５７】（実施例４）図４に、本発明の請求項４記
載のＡ／Ｄ変換器の構成の一例を示す。

【００５８】この構成は従来のＡ／Ｄ変換器と同様であ
り、Ａ／Ｄ変換器１１Ａ，１１Ｂが、それぞれＡ／Ｄ変
換クロック入力端子の信号の立ち上がりのタイミングで
アナログ信号１２をＡ／Ｄ変換する点も同じであるが、
マスタスレーブ型ラッチ回路１３が図２のマスタスレー
ブ型ラッチ回路である点が異なっている。

【００５９】このときの図４の動作タイミングを図６に
示す。本発明の請求項４記載のＡ／Ｄ変換器は、従来の
Ａ／Ｄ変換器と同様に動作し、低速のＡ／Ｄ変換器を２
個使用して等価的に２倍の速度のＡ／Ｄ変換器を１個得
ている。ただし、実施例２で述べたように、図６におい
て、入力信号１およびクロック信号５が周期信号である
ときに、Ａ／Ｄ変換器１１ＡがＡ／Ｄ変換を行ってから
Ａ／Ｄ変換器１１ＢがＡ／Ｄ変換を行うまでの時間と、
Ａ／Ｄ変換器１１ＢがＡ／Ｄ変換を行ってからＡ／Ｄ変
換器１１ＡがＡ／Ｄ変換を行うまでの時間とは相等しい
。したがって、実施例３と同様に、従来の技術の問題点
は解決される。

【００６０】なお、以上の説明では図１および図２のラ
ッチ回路２Ａ，２Ｂ，２Ｃは図８のラッチ回路であると
したが、クロック信号の論理により透過状態または保持
状態となるラッチ回路であれば、どのような回路でも同
様である。

【００６１】また、入力信号１およびクロック信号５が
周期信号であり、入力信号１の周期がクロック信号５の
周期の２倍である場合について説明したが、それ以外の
場合にも本発明は有効である。

【００６２】

【発明の効果】以上説明したように、本発明により、ク
ロック信号が変化してから非反転出力端子の信号が立ち
上がるまでの時間と、クロック信号が変化してから反転
出力端子の信号が立ち上がるまでの時間とが等しく、ま
た、クロック信号が変化してから非反転出力端子の信号
が立ち下がるまでの時間と、クロック信号が変化してか
ら反転出力端子の信号が立ち下がるまでの時間とが等し
いラッチ回路を得ることができる。また、一定時間毎に
Ａ／Ｄ変換を行うＡ／Ｄ変換器を得ることができるため
、極めて有用である。

【図面の簡単な説明】

【図１】本発明の請求項１記載のラッチ回路の構成図で
ある。

【図２】本発明の請求項２記載のマスタスレーブ型ラッ
チ回路の構成図である。

【図３】本発明の請求項３記載または従来のＡ／Ｄ変換
器の構成図である。

【図４】本発明の請求項４記載または従来のＡ／Ｄ変換
器の構成図である。

【図５】図１のラッチ回路および図３のＡ／Ｄ変換器の
タイミング図である。

【図６】図２のマスタスレーブ型ラッチ回路および図４
のＡ／Ｄ変換器のタイミング図である。

【図７】スイッチの構成図である。

【図８】従来のラッチ回路の構成図である。

【図９】従来のマスタスレーブ型ラッチ回路の構成図で
ある。

【図１０】図８のラッチ回路のタイミング図である。

【図１１】図９のマスタスレーブ型ラッチ回路のタイミ
ング図である。

【符号の説明】

１　　入力信号 ２Ａ　　第１のラッチ回路 ２Ｂ　　第２のラッチ回路 ３Ａ　　非反転出力端子 ３Ｂ　　反転出力端子 ４　　インバータ ５　　クロック信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　クロック信号により透過状態または保
   持状態となる第１および第２のラッチ回路から成り、入
   力信号を前記第１のラッチ回路の入力端子に入力し、入
   力信号の反転信号を前記第２のラッチ回路の入力端子に
   入力し、クロック信号を前記第１のラッチ回路及び第２
   のラッチ回路のクロック信号入力端子に入力し、前記第
   １のラッチ回路の出力信号を非反転出力信号とし、前記
   第２のラッチ回路の出力信号を反転出力信号とするラッ
   チ回路。
2. 【請求項２】　　クロック信号により透過状態または保
   持状態となる第１および第２および第３のラッチ回路か
   ら成り、入力信号を前記第３のラッチ回路の入力端子に
   入力し、前記第３のラッチ回路の出力信号を前記第１の
   ラッチ回路の入力端子に入力し、前記第３のラッチ回路
   の出力信号の反転信号を前記第２のラッチ回路の入力端
   子に入力し、クロック信号を前記第１のラッチ回路及び
   第２のラッチ回路のクロック信号入力端子に入力し、ク
   ロック信号の反転信号を前記第３のラッチ回路のクロッ
   ク信号入力端子に入力し、前記第１のラッチ回路の出力
   信号を非反転出力信号とし、前記第２のラッチ回路の出
   力信号を反転出力信号とするマスタスレーブ型ラッチ回
   路。
3. 【請求項３】　　請求項１記載のラッチ回路と、第１お
   よび第２のＡ／Ｄ変換器とから成り、同一のアナログ信
   号を、前記第１のＡ／Ｄ変換器は前記ラッチ回路の非反
   転出力信号によって与えられたタイミングでＡ／Ｄ変換
   し、前記第２のＡ／Ｄ変換器は前記ラッチ回路の反転出
   力信号によって与えられたタイミングでＡ／Ｄ変換する
   ことを特徴とするＡ／Ｄ変換器。
4. 【請求項４】　　請求項２記載のマスタスレーブ型ラッ
   チ回路と、第１および第２のＡ／Ｄ変換器とから成り、
   同一のアナログ信号を、前記第１のＡ／Ｄ変換器は前記
   ラッチ回路の非反転出力信号によって与えられたタイミ
   ングでＡ／Ｄ変換し、前記第２のＡ／Ｄ変換器は前記ラ
   ッチ回路の反転出力信号によって与えられたタイミング
   でＡ／Ｄ変換することを特徴とするＡ／Ｄ変換器。