JPH04336448A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04336448A
JPH04336448A JP3107408A JP10740891A JPH04336448A JP H04336448 A JPH04336448 A JP H04336448A JP 3107408 A JP3107408 A JP 3107408A JP 10740891 A JP10740891 A JP 10740891A JP H04336448 A JPH04336448 A JP H04336448A
Authority
JP
Japan
Prior art keywords
wafer
die
picker
reinforcing plate
protective tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3107408A
Other languages
English (en)
Inventor
Yukihiro Tominaga
冨永 之廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3107408A priority Critical patent/JPH04336448A/ja
Publication of JPH04336448A publication Critical patent/JPH04336448A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Dicing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置の製造、
中でもウエハプロセスで素子形成完了後のウエハのダイ
シング、ピックアップ工程のための補強方法に関するも
のである。
【0002】
【従来の技術】図2(a)〜(f)は、従来の半導体素
子のウエハプロセス完了後から、ダイススクライブ、ピ
ックアップまでの工程を示したものである。
【0003】図2(a)は、半導体素子作成工程を完了
した、半導体ウエハ1であり、一般的に6″φウエハで
625μm、8″φウエハで725μmの厚さ2を有し
ている。しかしこのようなウエハ厚2は、ダイス実装に
不適当であり、半導体ウエハ1の裏面は、200〜45
0μmの実装仕様に適した厚さに研削されている。この
研削工程においてデバイス面3を保護するため、表面保
護テープ4が接着用糊(図示しない)によって接着され
ている。この状態において図2(b)に示すように、半
導体ウエハ1は実装の仕様に合せ200〜450μmの
厚さ2′に研削される。その後表面保護テープ4を機械
的に剥離し、接着用糊を洗浄工程で除去した図が図2(
c)である。しかる後、チップの電気的特性良・否判定
を行なうプロービング工程を経て、組立工程に搬送され
る。その後図2(d)に示す様に、チップスクライブ工
程およびダイス抜き取りを行なうため、ダイシングテー
プ5が半導体ウエハ1裏面に接着糊を用いて接着される
。さらに図2(e)に示すように、スクライブラインに
沿って、ウエハ1はダイシングされるが、6はこの時の
ダイシング溝であり、ダイシングテープ5に達するよう
にウエハ1はダイシングされる。7は、この処理により
、分離されたダイスであり、ダイシング後、ダイシング
テープ5とダイス7を分離しやすくするため、テープ面
より、紫外線を照射し接着糊を硬化させる。その後ダイ
スダイシングテープ5をピッカー針8により突き破るこ
とにより、ダイシングテープ5よりダイス7は剥離され
、コレット9で真空吸着されダイス7は抜き取られる。
【0004】
【発明が解決しようとする課題】しかしながら、実装仕
様によって200〜450μmに薄く研削されたウエハ
においては、厚さ的に強度が低下し、プロービング工程
やウエハ搬送工程、さらにはダイシングテープ接着工程
において、ウエハ割れが発生する問題があった。特に最
近、使用されるようになった、8″φウエハや200μ
m以下のICカード用等のウエハは、ウエハ割れが多く
発生する要因となっている。又一般的に前処理のウエハ
処理工場と組立工場間の搬送は大きなウエハ割れ要因と
なっていた。この様な薄いウエハの対応技術として、特
願昭61−180890号においては、裏面に有機膜を
約10μmコートし、強度向上を計っているが、6″φ
以下のウエハにおいては、有効なものの、8″φ以上の
ウエハでは、ウエハ強度を満足させるには不充分であり
、さらに特願昭60−146522号では、ウエハ強度
を向上させるため、ウエハ裏面に発泡スチロールの基板
を貼り付け、ダイスのピックアップは、この発泡スチロ
ールをピッカー針で貫通させることにより行なう方法も
提案されている。しかし基板材がやわらかいため、ダイ
ススクライブ時ウエハが固定されずチップの欠けが起る
という欠点があった。
【0005】この発明は以上述べたウエハの薄形化や大
口径化にともない、相対的にウエハ強度が低下し、プロ
ービング工程や、ウエハ搬送時において、ウエハ割れが
発生するという問題点を、ウエハ強度を向上させること
により防止したものである。
【0006】
【課題を解決するための手段】この発明は前述の目的の
ために、半導体装置の製造方法において、裏面研削時に
、デバイス面を保護するために用いたテープを残した状
態において、裏面にウエハ強度を向上させる、補強板を
接着するようにしたものであり、この板の素材を紫外線
透過率の良い材質とし、ダイス抜き取り工程で用いるピ
ッカー用の穴を有する構造にしたものである。
【0007】
【作用】前述のように、この発明によれば、ウエハ強度
の大巾に低下する、裏面研削工程の直後に、表面保護テ
ープを貼り付けた状態で、ウエハ裏面に補強板を貼り付
け、ウエハ強度を向上させたため、表面保護テープ剥離
工程、プロービング工程や、アセンブリ工程等で発生す
るウエハの割れを無くすことが出来る。又、ピッカーに
対応するように、ピッカー穴を有しているため、ダイス
ピッカー処理によるダイス抜き取り工程まで使用するこ
とが出来、ダイシングテープ貼り付け工程が除去出来る
【0008】
【実施例】図1は、この発明の実施例を示す工程のウエ
ハ断面図である。図1(a)は裏面研削後を示したもの
であり、21は半導体ウエハで、22で示すように実装
の仕様のため、200〜450μmの厚さに研削されて
おり、23はこの研削工程において、デバイス作製面2
4を保護するための保護テープであり、水溶性の接着糊
(図示しない)でデバイス作製面24に貼り付けてある
。次に図1(b)のように、テープ貼り付け状態のまま
、厚さ300〜1000μmの補強板25を接着糊で貼
り付ける。この方法において補強板25は、たとえば紫
外線透過率の良好な石英とし、又接着糊は、紫外線によ
り硬化し、接着強度が弱くなる素材を使用すれば、後述
する補強板からのダイス剥離を容易にすることができる
。さらにこの補強板25は、ピッカー穴26を有する構
造としておく。
【0009】次に、図1(c)に示すように、保護テー
プ23を剥離し、水溶性の糊をスピン洗浄法等で洗浄す
る。しかる後、図1(d)に示すように、スクライブラ
インに沿ってダイシングプレートで、補強板25に達す
るまでスクライブしダイスに分割する。27は、このと
きのスクライブ溝であり、28は分割されたダイスであ
る。そして、スクライブ完了後、補強板25方向より紫
外線を接着糊に照射し、接着強度を低下させる。その後
図1(e)に示すように、ピッカー穴26よりピッカー
29を突き上げることにより、ダイス28を補強板25
より剥離し、コレット30で真空吸着し、ダイス抜き取
りを行う。この時のダイス28とピッカー26と補強板
25との位置関係の断面図を示したものが図3(a)で
あり、その平面図を示したのが図3(h)である。補強
板25は、ダイス28のサイズにより、あらかじめ、ダ
イス28に対応するように、又、ピッカー針26の径よ
り充分に大きく、さらにピッカー間隔はピッカー穴の間
隔に応ずるように設定する。尚このピッカー穴26は、
ひとつのダイスに対して、図では、4個で設置し、ピッ
カー針4本でダイスを支持するようにしているが、3個
以上であれば何個でも可能である。以上のように設置さ
れたピッカー穴26は、ウエハとの貼り合せにおいて、
スクライブラインを目標として、これと等間隔となるよ
うに合せて接着糊31で接着する。
【0010】図4はダイススクライブ時において、ダイ
シングブレートで補強板をカットしないようにしたもの
であり、スクライブラインに沿って、ダイスブレードよ
け溝32を設置したものであり、溝巾33は、約40μ
mのダイスブレード厚に対して、100〜1000μm
と充分にマージンを取るとともに、溝深さ34は、切り
込み量に対して約100μmと深めに設定する。
【0011】
【発明の効果】以上のように、この発明によれば、ウエ
ハ強度の大巾に低下する、裏面研削工程の直後に、表面
保護テープを貼り付けた状態で、ウエハ裏面に補強板を
貼り付け、ウエハ強度を向上させたため、表面保護テー
プ剥離工程、プロービング工程や、アセンブリ工程等で
発生するウエハの割れを無くすことが出来る。更に、こ
の補強板は石英等の材質を用いるため、ダイススクライ
ブの基板としても使用が可能であり、又ピッカーに対応
するように、ピッカー穴を有しているため、ダイスピッ
カー処理によるダイス抜き取り工程まで使用することが
出来、ダイシングテープ貼り付け工程が除去出来るとい
う特徴がある。
【図面の簡単な説明】
【図1】本発明の実施例説明図
【図2】従来例の説明図
【図3】ダイスとピッカー穴と補強板の関係図
【図4】
ブレードよけ溝を設けた補強板
【符号の説明】
21    半導体ウエハ 22    ウエハ厚 23    保護テープ 25    補強板 26    ピッカー穴 27    スクライブ溝 28    ダイス 29    ピッカー 30    コレット

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  半導体装置の製造において、ウエハプ
    ロセスで半導体素子形成を完了した後のダイシング、ピ
    ックアップなどの工程の為の補強方法として、前記半導
    体ウエハ研削後、表面保護テープを貼り付けた状態で裏
    面に補強板を接着するようにしたことを特徴とする半導
    体装置の製造方法。
  2. 【請求項2】  請求項1記載の補強板を高紫外線透過
    材とし、その接着剤を紫外線硬化材として、ダイススク
    ライブ後に前記補強材面より紫外線を照射し、前記接着
    強度を低下させるようにしたことを特徴とする半導体装
    置の製造方法。
  3. 【請求項3】  請求項1記載の補強板をダイスに対応
    するように配設し、かつダイスピッカー用の穴を設け、
    該穴よりピック針で突き上げ、ダイスを前記補強板より
    剥離するようにしたことを特徴とする半導体装置の製造
    方法。
  4. 【請求項4】  補強板に、ダイススクライブ時にその
    ダイシングブレードで前記補強板がカットされないため
    のブレードよけ溝を設けたことを特徴とする請求項1な
    いし3記載の半導体装置の製造方法。
JP3107408A 1991-05-13 1991-05-13 半導体装置の製造方法 Pending JPH04336448A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3107408A JPH04336448A (ja) 1991-05-13 1991-05-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3107408A JPH04336448A (ja) 1991-05-13 1991-05-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04336448A true JPH04336448A (ja) 1992-11-24

Family

ID=14458394

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3107408A Pending JPH04336448A (ja) 1991-05-13 1991-05-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04336448A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1261938A1 (en) * 2000-03-10 2002-12-04 SCHLUMBERGER Systèmes Reinforced integrated circuit
WO2002089176A3 (de) * 2001-04-10 2004-03-11 Muehlbauer Ag Verfahren zum vereinzeln von elektronischen bauteilen aus einem verbund
US7459343B2 (en) 2004-05-28 2008-12-02 Shinko Electric Industries Co., Ltd. Method of manufacturing semiconductor device and support structure for semiconductor substrate
JP2015072994A (ja) * 2013-10-02 2015-04-16 株式会社ディスコ ウェーハの加工方法
JP2016115800A (ja) * 2014-12-15 2016-06-23 株式会社ディスコ ウエーハの加工方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1261938A1 (en) * 2000-03-10 2002-12-04 SCHLUMBERGER Systèmes Reinforced integrated circuit
WO2002089176A3 (de) * 2001-04-10 2004-03-11 Muehlbauer Ag Verfahren zum vereinzeln von elektronischen bauteilen aus einem verbund
US7459343B2 (en) 2004-05-28 2008-12-02 Shinko Electric Industries Co., Ltd. Method of manufacturing semiconductor device and support structure for semiconductor substrate
JP2015072994A (ja) * 2013-10-02 2015-04-16 株式会社ディスコ ウェーハの加工方法
JP2016115800A (ja) * 2014-12-15 2016-06-23 株式会社ディスコ ウエーハの加工方法

Similar Documents

Publication Publication Date Title
US6175162B1 (en) Semiconductor wafer having a bottom surface protective coating
US6896760B1 (en) Fabrication of stacked microelectronic devices
JP4109823B2 (ja) 半導体装置の製造方法
JP3865184B2 (ja) 半導体装置の製造方法
JP3485525B2 (ja) 半導体装置の製造方法
JP2001044144A (ja) 半導体チップの製造プロセス
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
US20030190795A1 (en) Method of manufacturing a semiconductor device
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
KR20040006546A (ko) 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
JPH11204551A (ja) 半導体装置の製造方法
JPH07106285A (ja) 半導体製造方法
JP2004119718A (ja) 薄型半導体チップの製造方法
JP2005019435A (ja) ウェハ研磨方法
KR100816641B1 (ko) 반도체 웨이퍼 가공방법 및 이것에 사용되는 지지기판
JPH04336448A (ja) 半導体装置の製造方法
JP4768963B2 (ja) ウェハの転写方法
JP3803214B2 (ja) 半導体装置の製造方法
US20070057410A1 (en) Method of fabricating wafer chips
US20030073264A1 (en) Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion
JP3094488B2 (ja) 半導体装置の製造方法
KR20110055977A (ko) 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법
US20110155297A1 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
US6528354B1 (en) Method of manufacturing a semiconductor device
JPH0521597A (ja) 半導体素子の製造方法