JPH07106285A - 半導体製造方法 - Google Patents
半導体製造方法Info
- Publication number
- JPH07106285A JPH07106285A JP5277793A JP27779393A JPH07106285A JP H07106285 A JPH07106285 A JP H07106285A JP 5277793 A JP5277793 A JP 5277793A JP 27779393 A JP27779393 A JP 27779393A JP H07106285 A JPH07106285 A JP H07106285A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- chip
- semiconductor manufacturing
- chips
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7412—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
- H10P72/7414—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support the auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】
【目的】 ウエハを個々のチップに分割するに際して、
ウエハの割れや欠けを防止することができる半導体製造
方法を提供する。 【構成】 一方の面にストリート２が形成されたウエハ
１を個々のチップ５に分割するための半導体製造方法に
おいて、先ず、ストリート２に沿ってウエハ１の一方の
面に所定深さの切溝３を形成し、次いで、ウエハ１の他
方の面を研削して、先に形成した切溝３を境にウエハ１
を個々のチップ５に分割する。
ウエハの割れや欠けを防止することができる半導体製造
方法を提供する。 【構成】 一方の面にストリート２が形成されたウエハ
１を個々のチップ５に分割するための半導体製造方法に
おいて、先ず、ストリート２に沿ってウエハ１の一方の
面に所定深さの切溝３を形成し、次いで、ウエハ１の他
方の面を研削して、先に形成した切溝３を境にウエハ１
を個々のチップ５に分割する。
Description
【０００１】
【産業上の利用分野】本発明は、ウエハを個々のチップ
に分割するための半導体製造方法に関するものである。
に分割するための半導体製造方法に関するものである。
【０００２】
【従来の技術】一般に、ウエハプロセスでは、主に直径
６インチ（約１５ｃｍ）および８インチ（約２０ｃｍ）
のウエハを使用する。そして、ウエハプロセスに必要な
強度や剛性、さらには取扱いやすさなどの面から、ウエ
ハ厚は６２５μｍもしくは７２５μｍ程度のものを多く
使用する。ところで、ＬＳＩの機能としては、チップ表
面の数μｍを活用するだけなので、ウエハプロセス完了
後はパッケージ形態に合わせてウエハを薄くする。特
に、近年においては、電子機器の軽薄短小化指向に伴
い、パッケージの薄型化、そしてウエハの薄型化が進ん
でいる。
６インチ（約１５ｃｍ）および８インチ（約２０ｃｍ）
のウエハを使用する。そして、ウエハプロセスに必要な
強度や剛性、さらには取扱いやすさなどの面から、ウエ
ハ厚は６２５μｍもしくは７２５μｍ程度のものを多く
使用する。ところで、ＬＳＩの機能としては、チップ表
面の数μｍを活用するだけなので、ウエハプロセス完了
後はパッケージ形態に合わせてウエハを薄くする。特
に、近年においては、電子機器の軽薄短小化指向に伴
い、パッケージの薄型化、そしてウエハの薄型化が進ん
でいる。
【０００３】図４は従来のウエハプロセス完了後におけ
る半導体製造方法を説明する図である。図４（ａ）は、
ウエハプロセス完了時の状態を示しており、この状態で
はウエハ３１の表面（チップ形成面）にチップ（不図
示）間を仕切るストリート３２が形成されている。この
ストリート３２はウエハ３１の表面に格子状に形成され
ている。このウエハ３１を個々のチップに分割する場
合、従来では、先ず図４（ｂ）に示すように、ウエハ３
１の表面に保護テープ３３を貼り付けてＬＳＩ回路を保
護し、この状態でウエハ３１の裏面を研削して、ウエハ
１の厚さを最終的なチップの仕上げ厚とする。
る半導体製造方法を説明する図である。図４（ａ）は、
ウエハプロセス完了時の状態を示しており、この状態で
はウエハ３１の表面（チップ形成面）にチップ（不図
示）間を仕切るストリート３２が形成されている。この
ストリート３２はウエハ３１の表面に格子状に形成され
ている。このウエハ３１を個々のチップに分割する場
合、従来では、先ず図４（ｂ）に示すように、ウエハ３
１の表面に保護テープ３３を貼り付けてＬＳＩ回路を保
護し、この状態でウエハ３１の裏面を研削して、ウエハ
１の厚さを最終的なチップの仕上げ厚とする。
【０００４】次いで、図４（ｃ）に示すように、ウエハ
３１の表面から保護テープ３３を剥がし、今度はウエハ
３１の裏面にウエハシート３４を貼り付ける。さらに、
図示せぬダイヤモンドブレードを高速回転させて回転研
削を行い、ウエハ上のストリート３２に沿って切溝３５
を形成する。このとき、ダイヤモンドブレードはウエハ
シート３４に到達する深さで切り込まれ、これによって
ウエハ３１は切溝３５を境に個々のチップ３６に分割さ
れる。
３１の表面から保護テープ３３を剥がし、今度はウエハ
３１の裏面にウエハシート３４を貼り付ける。さらに、
図示せぬダイヤモンドブレードを高速回転させて回転研
削を行い、ウエハ上のストリート３２に沿って切溝３５
を形成する。このとき、ダイヤモンドブレードはウエハ
シート３４に到達する深さで切り込まれ、これによって
ウエハ３１は切溝３５を境に個々のチップ３６に分割さ
れる。
【０００５】さらに、分割したチップ３６をトレーに移
し変える場合は、図４（ｄ）に示すように、ウエハシー
ト３４を図示せぬエキスパンダ装置で円周方向に引き延
ばし、チップ３６同士の間隔を拡げる。続いて、図４
（ｅ）に示すように、ウエハシート３４の下方からピッ
カー３７でチップ３６を突き上げ、これをコレット３８
で吸着保持してウエハシート３４から剥離する。その
後、コレット３８を移動してチップ３６を図示せぬトレ
ーに移載する。
し変える場合は、図４（ｄ）に示すように、ウエハシー
ト３４を図示せぬエキスパンダ装置で円周方向に引き延
ばし、チップ３６同士の間隔を拡げる。続いて、図４
（ｅ）に示すように、ウエハシート３４の下方からピッ
カー３７でチップ３６を突き上げ、これをコレット３８
で吸着保持してウエハシート３４から剥離する。その
後、コレット３８を移動してチップ３６を図示せぬトレ
ーに移載する。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
の半導体製造方法においては、ウエハ３１の裏面を研削
して最終的なチップ３６の仕上げ厚に加工したのち、ス
トリート３２に沿って切溝３５を形成し、ウエハ３１を
個々のチップ３６に分割していたので、ウエハ厚が薄く
なることでウエハ自体の強度や剛性や低下し、裏面研削
後のウエハ搬送や電気的特性測定時、さらにはウエハシ
ート３４の接着時において、ウエハの割れや欠けが発生
するという問題があった。
の半導体製造方法においては、ウエハ３１の裏面を研削
して最終的なチップ３６の仕上げ厚に加工したのち、ス
トリート３２に沿って切溝３５を形成し、ウエハ３１を
個々のチップ３６に分割していたので、ウエハ厚が薄く
なることでウエハ自体の強度や剛性や低下し、裏面研削
後のウエハ搬送や電気的特性測定時、さらにはウエハシ
ート３４の接着時において、ウエハの割れや欠けが発生
するという問題があった。
【０００７】本発明は、上記問題を解決するためになさ
れたもので、ウエハを個々のチップに分割するに際し
て、ウエハの割れや欠けを防止することができる半導体
製造方法を提供することを目的とする。
れたもので、ウエハを個々のチップに分割するに際し
て、ウエハの割れや欠けを防止することができる半導体
製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、一方の面にチップ間を仕
切るストリートが形成されたウエハを個々のチップに分
割するための半導体製造方法において、先ず、上記スト
リートに沿ってウエハの一方の面に所定深さの切溝を形
成し、次いで、ウエハの他方の面を研削して、先に形成
した切溝を境にウエハを個々のチップに分割するように
したものである。
成するためになされたもので、一方の面にチップ間を仕
切るストリートが形成されたウエハを個々のチップに分
割するための半導体製造方法において、先ず、上記スト
リートに沿ってウエハの一方の面に所定深さの切溝を形
成し、次いで、ウエハの他方の面を研削して、先に形成
した切溝を境にウエハを個々のチップに分割するように
したものである。
【０００９】
【作用】本発明の半導体製造方法においては、ウエハの
一方の面（チップ形成面）に切溝を形成したのち、ウエ
ハの他方の面を研削して、切溝を境にウエハを個々のチ
ップに分割するため、ウエハを分割する直前までウエハ
がウエハプロセス完了時の厚さのままで取り扱われるこ
とから、ウエハ搬送時や電気的特性測定時におけるウエ
ハ自体の強度や剛性が十分に確保され、これによりウエ
ハの割れや欠けが防止される。
一方の面（チップ形成面）に切溝を形成したのち、ウエ
ハの他方の面を研削して、切溝を境にウエハを個々のチ
ップに分割するため、ウエハを分割する直前までウエハ
がウエハプロセス完了時の厚さのままで取り扱われるこ
とから、ウエハ搬送時や電気的特性測定時におけるウエ
ハ自体の強度や剛性が十分に確保され、これによりウエ
ハの割れや欠けが防止される。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明に係わる半導体製
造方法の第１実施例を説明する図である。図１（ａ）
は、ウエハプロセス完了時の状態を示しており、この状
態ではウエハ１の表面（チップ形成面）にチップ（不図
示）間を仕切る平面格子状のストリート２が形成されて
いる。このウエハ１を個々のチップに分割する場合、本
第１実施例では、先ず図１（ｂ）に示すように、ウエハ
１上のストリート２に沿って切溝３を形成する。切溝３
の形成方法としては、ダイヤモンドブレード法、レーザ
スクライブ法、ダイヤモンドポイントスクライブ法とい
った３つの方法が考えられるが、本実施例では最もポピ
ュラーなダイヤモンドブレード法を用いて、言わば準ハ
ーフカット方式でウエハ１に切溝３を形成した。また、
ウエハ１に対するダイヤモンドブレードの切り込み量
を、最終的なチップの仕上げ厚よりも大きく設定して、
チップ表面からの切溝３の深さ寸法をチップ仕上げ厚よ
りも若干大きめにした。
ながら詳細に説明する。図１は本発明に係わる半導体製
造方法の第１実施例を説明する図である。図１（ａ）
は、ウエハプロセス完了時の状態を示しており、この状
態ではウエハ１の表面（チップ形成面）にチップ（不図
示）間を仕切る平面格子状のストリート２が形成されて
いる。このウエハ１を個々のチップに分割する場合、本
第１実施例では、先ず図１（ｂ）に示すように、ウエハ
１上のストリート２に沿って切溝３を形成する。切溝３
の形成方法としては、ダイヤモンドブレード法、レーザ
スクライブ法、ダイヤモンドポイントスクライブ法とい
った３つの方法が考えられるが、本実施例では最もポピ
ュラーなダイヤモンドブレード法を用いて、言わば準ハ
ーフカット方式でウエハ１に切溝３を形成した。また、
ウエハ１に対するダイヤモンドブレードの切り込み量
を、最終的なチップの仕上げ厚よりも大きく設定して、
チップ表面からの切溝３の深さ寸法をチップ仕上げ厚よ
りも若干大きめにした。
【００１１】次いで、図１（ｃ）に示すように、ウエハ
１の表面に樹脂を素材とした保護テープ４を貼り付け
る。保護テープ４の貼り付けは、例えばゴムローラ方式
を用いた図示せぬ保護テープ貼り機によって行う。
１の表面に樹脂を素材とした保護テープ４を貼り付け
る。保護テープ４の貼り付けは、例えばゴムローラ方式
を用いた図示せぬ保護テープ貼り機によって行う。
【００１２】続いて、図１（ｄ）に示すように、ウエハ
１の裏面を図示せぬバックグラインダで研削し、これに
より切溝３を境にウエハ１を個々のチップ５に分割す
る。
１の裏面を図示せぬバックグラインダで研削し、これに
より切溝３を境にウエハ１を個々のチップ５に分割す
る。
【００１３】ここで、裏面研削によって分割されるチッ
プ５の固定状態は、保護テープ４との接着だけで保持さ
れるため、保護テープ４としては接着力の強いものを選
定した方が好ましい。加えて、保護テープ４の選定にあ
たっては、分割後に保護テープ４からチップ５を剥離さ
せることを考慮し、紫外線照射により接着剤が硬化して
テープ自体の接着力が低下するものが好ましい。
プ５の固定状態は、保護テープ４との接着だけで保持さ
れるため、保護テープ４としては接着力の強いものを選
定した方が好ましい。加えて、保護テープ４の選定にあ
たっては、分割後に保護テープ４からチップ５を剥離さ
せることを考慮し、紫外線照射により接着剤が硬化して
テープ自体の接着力が低下するものが好ましい。
【００１４】さらに、ウエハ１から分割したチップ５を
トレーに移し変える場合は、図１（ｅ）に示すように、
保護テープ４の上方からピッカー６を突いてチップ５を
押し下げる。このとき、チップ５の下方には、チップ５
の配列に対応した複数の収納部７を有するトレー８を配
置しておき、収納部７の中央部に明けた孔９を通してコ
レット１０を突き上げる。これにより、ピッカー６で押
し下げたチップ５の裏面に、下方から突き上げたコレッ
ト１０の先端を当接させてチップ５を吸着保持し、この
状態からコレット１０を引き戻して保護テープ４からチ
ップ５を剥離する。
トレーに移し変える場合は、図１（ｅ）に示すように、
保護テープ４の上方からピッカー６を突いてチップ５を
押し下げる。このとき、チップ５の下方には、チップ５
の配列に対応した複数の収納部７を有するトレー８を配
置しておき、収納部７の中央部に明けた孔９を通してコ
レット１０を突き上げる。これにより、ピッカー６で押
し下げたチップ５の裏面に、下方から突き上げたコレッ
ト１０の先端を当接させてチップ５を吸着保持し、この
状態からコレット１０を引き戻して保護テープ４からチ
ップ５を剥離する。
【００１５】続いて、チップ５の裏面がトレー８の収納
部７に収まる寸前にコレット１０の真空吸着を解除し、
さらにコレット１０をトレー８の下方に退避させること
で、チップ５をトレー８の収納部７に移載する。以降
は、保護テープ４とトレー８とが同一ピッチで移動する
度に、上記同様のピックアップ動作を繰り返して、保護
テープ４に貼着したチップ５を次々にトレー８の収納部
７に移載していく。
部７に収まる寸前にコレット１０の真空吸着を解除し、
さらにコレット１０をトレー８の下方に退避させること
で、チップ５をトレー８の収納部７に移載する。以降
は、保護テープ４とトレー８とが同一ピッチで移動する
度に、上記同様のピックアップ動作を繰り返して、保護
テープ４に貼着したチップ５を次々にトレー８の収納部
７に移載していく。
【００１６】このように本第１実施例の半導体製造方法
においては、ストリート２に沿ってウエハ１の表面に切
溝３を形成したのち、ウエハ１の裏面を研削して、切溝
３を境にウエハ１を個々のチップ５に分割するため、ウ
エハ１が個々のチップ５に分割される直前までウエハ１
がウエハプロセス完了時の厚さのままで取り扱われるた
め、ウエハプロセス完了後のウエハ搬送時や電気的特性
測定時におけるウエハ自体の強度ならびに剛性が十分に
確保され、これによってウエハの割れや欠けが防止され
る。
においては、ストリート２に沿ってウエハ１の表面に切
溝３を形成したのち、ウエハ１の裏面を研削して、切溝
３を境にウエハ１を個々のチップ５に分割するため、ウ
エハ１が個々のチップ５に分割される直前までウエハ１
がウエハプロセス完了時の厚さのままで取り扱われるた
め、ウエハプロセス完了後のウエハ搬送時や電気的特性
測定時におけるウエハ自体の強度ならびに剛性が十分に
確保され、これによってウエハの割れや欠けが防止され
る。
【００１７】また本第１実施例では、分割したチップ５
をトレー８に移載する場合、チップ５の裏面をコレット
１０で吸着保持して、そのままコレット１０を下降させ
ることでチップ５をトレー８に移載できるため、従来の
ようにチップを吸着保持したコレットを水平移動させて
トレーに移載する場合に比べてチップの移載手順が簡略
化され、ウエハ１から分割したチップ５を効率良くトレ
ー８に移載できるようになる。
をトレー８に移載する場合、チップ５の裏面をコレット
１０で吸着保持して、そのままコレット１０を下降させ
ることでチップ５をトレー８に移載できるため、従来の
ようにチップを吸着保持したコレットを水平移動させて
トレーに移載する場合に比べてチップの移載手順が簡略
化され、ウエハ１から分割したチップ５を効率良くトレ
ー８に移載できるようになる。
【００１８】図２は本発明に係わる半導体製造方法の第
２実施例を説明する図である。図２（ａ）は、ウエハプ
ロセス完了時の状態を示しており、この状態ではウエハ
１の表面（チップ形成面）にチップ（不図示）間を仕切
る平面格子状のストリート２が形成されている。このウ
エハ１を個々のチップに分割する場合は、先ず図２
（ｂ）に示すように、ウエハ１上のストリート２に沿っ
て所定深さの切溝３を形成する。ここまでは上記第１実
施例の場合と同様である。
２実施例を説明する図である。図２（ａ）は、ウエハプ
ロセス完了時の状態を示しており、この状態ではウエハ
１の表面（チップ形成面）にチップ（不図示）間を仕切
る平面格子状のストリート２が形成されている。このウ
エハ１を個々のチップに分割する場合は、先ず図２
（ｂ）に示すように、ウエハ１上のストリート２に沿っ
て所定深さの切溝３を形成する。ここまでは上記第１実
施例の場合と同様である。
【００１９】続いて、本第２実施例では、図２（ｃ）に
示すように、ウエハ１の表面に加熱液状化したコート材
１１を例えばスピンコート方式によって塗布し、ウエハ
表面をコート材１１で被覆するともに、先に形成した切
溝３にコート材１１を充填する。その後、ウエハ表面に
塗布されたコート材１１は自然冷却または強制冷却によ
って固化する。ちなみに、コート材１１を塗布する前
に、予めウエハ１をコート材１１と同程度の温度に加熱
しておくと、スピンコートの均一性が高まって好適であ
る。
示すように、ウエハ１の表面に加熱液状化したコート材
１１を例えばスピンコート方式によって塗布し、ウエハ
表面をコート材１１で被覆するともに、先に形成した切
溝３にコート材１１を充填する。その後、ウエハ表面に
塗布されたコート材１１は自然冷却または強制冷却によ
って固化する。ちなみに、コート材１１を塗布する前
に、予めウエハ１をコート材１１と同程度の温度に加熱
しておくと、スピンコートの均一性が高まって好適であ
る。
【００２０】次いで、図２（ｄ）に示すように、ウエハ
１の表面にコート材１１を介して保護テープ４を貼り付
け、この状態からウエハ１の裏面をバックグラインダ
（不図示）により研削することで、切溝３を境にウエハ
１を個々のチップ５に分割する。
１の表面にコート材１１を介して保護テープ４を貼り付
け、この状態からウエハ１の裏面をバックグラインダ
（不図示）により研削することで、切溝３を境にウエハ
１を個々のチップ５に分割する。
【００２１】さらに、ウエハ１から分割したチップ５を
トレーに移し変える場合は、図２（ｅ）に示すように、
保護テープ４の上方からピッカー６を突いてチップ５を
押し下げ、これを下方から突き上げたコレット１０で吸
着保持して、そのままトレー８の収納部７に移載する。
チップの移載方法については上記第１実施例の場合とほ
ぼ同様である。
トレーに移し変える場合は、図２（ｅ）に示すように、
保護テープ４の上方からピッカー６を突いてチップ５を
押し下げ、これを下方から突き上げたコレット１０で吸
着保持して、そのままトレー８の収納部７に移載する。
チップの移載方法については上記第１実施例の場合とほ
ぼ同様である。
【００２２】このように本第２実施例の半導体製造方法
においては、ストリート２に沿ってウエハ１の表面に切
溝３を形成したのち、ウエハ１の裏面を研削して、切溝
３を境にウエハ１を個々のチップ５に分割するため、上
記第１実施例と同様に、ウエハプロセス完了後のウエハ
搬送時や電気的特性測定時におけるウエハ自体の強度な
らびに剛性が十分に確保されることから、従来のような
ウエハの割れや欠けが防止される。
においては、ストリート２に沿ってウエハ１の表面に切
溝３を形成したのち、ウエハ１の裏面を研削して、切溝
３を境にウエハ１を個々のチップ５に分割するため、上
記第１実施例と同様に、ウエハプロセス完了後のウエハ
搬送時や電気的特性測定時におけるウエハ自体の強度な
らびに剛性が十分に確保されることから、従来のような
ウエハの割れや欠けが防止される。
【００２３】また本第２実施例では、チップ分割用の切
溝３を形成したのち、ウエハ１の表面に塗布したコート
材１１で切溝３を埋め込み、この状態から保護テープ４
を貼り付けてウエハ１の裏面を研削するようにしたの
で、裏面研削の途中で分割されるチップ５の固定状態
が、切溝３に埋め込まれたコート材１１によって安定し
たものとなり、これによって裏面研削時のチップ５の微
動に伴うクラックの発生が未然に防止される。
溝３を形成したのち、ウエハ１の表面に塗布したコート
材１１で切溝３を埋め込み、この状態から保護テープ４
を貼り付けてウエハ１の裏面を研削するようにしたの
で、裏面研削の途中で分割されるチップ５の固定状態
が、切溝３に埋め込まれたコート材１１によって安定し
たものとなり、これによって裏面研削時のチップ５の微
動に伴うクラックの発生が未然に防止される。
【００２４】さらに本第２実施例においても、上記第１
実施例と同様の手順でチップ５をトレー８に移載できる
ため、従来に比べてチップの移載手順が簡略化され、ウ
エハ１から分割したチップ５を効率良くトレー８に移載
できるようになる。
実施例と同様の手順でチップ５をトレー８に移載できる
ため、従来に比べてチップの移載手順が簡略化され、ウ
エハ１から分割したチップ５を効率良くトレー８に移載
できるようになる。
【００２５】図３は本発明に係わる半導体製造方法の第
３実施例を説明する図である。図３（ａ）は、ウエハプ
ロセス完了時の状態を示しており、この状態ではウエハ
１の表面（チップ形成面）にチップ（不図示）間を仕切
る平面格子状のストリート２が形成されている。このウ
エハ１を個々のチップに分割する場合は、先ず図３
（ｂ）に示すように、ウエハ１上のストリート２に沿っ
て所定深さの切溝３を形成し、その後、ウエハ１の表面
に保護テープ４を貼り付けた状態でウエハ１の裏面を研
削し、ウエハ１の厚さを最終的なチップの仕上げ厚とす
る。ここで、本第３実施例の場合は、ウエハ１に対する
ダイヤモンドブレードの切り込み量を、最終的なチップ
の仕上げ厚よりも小さく設定して、チップ表面からの切
溝３の深さ寸法をチップ仕上げ厚よりも若干小さめにし
ている。
３実施例を説明する図である。図３（ａ）は、ウエハプ
ロセス完了時の状態を示しており、この状態ではウエハ
１の表面（チップ形成面）にチップ（不図示）間を仕切
る平面格子状のストリート２が形成されている。このウ
エハ１を個々のチップに分割する場合は、先ず図３
（ｂ）に示すように、ウエハ１上のストリート２に沿っ
て所定深さの切溝３を形成し、その後、ウエハ１の表面
に保護テープ４を貼り付けた状態でウエハ１の裏面を研
削し、ウエハ１の厚さを最終的なチップの仕上げ厚とす
る。ここで、本第３実施例の場合は、ウエハ１に対する
ダイヤモンドブレードの切り込み量を、最終的なチップ
の仕上げ厚よりも小さく設定して、チップ表面からの切
溝３の深さ寸法をチップ仕上げ厚よりも若干小さめにし
ている。
【００２６】次いで、図３（ｃ）に示すように、ウエハ
１の裏面にウエハシート１２を貼り付けて、ウエハ１の
表裏面を保護テープ４とウエハシート１２とで被覆す
る。続いて、ローラーブレイク法等によりウエハ１全体
に機械的な曲げ応力を与えることで、ウエハ１の結晶軸
に沿ったクラック１ａを発生させ、これにより図３
（ｄ）に示すように切溝３を境にウエハ１を個々のチッ
プ５に分割する。以降は、図３（ｅ）に示すように、チ
ップ５の表面から保護テープ４を剥離したのち、ウエハ
シート１２を円周方向に引き延ばしてチップ５同士の間
隔を拡げ、図示せぬコレットでチップ５を一個ずつトレ
ー（不図示）に移載する。
１の裏面にウエハシート１２を貼り付けて、ウエハ１の
表裏面を保護テープ４とウエハシート１２とで被覆す
る。続いて、ローラーブレイク法等によりウエハ１全体
に機械的な曲げ応力を与えることで、ウエハ１の結晶軸
に沿ったクラック１ａを発生させ、これにより図３
（ｄ）に示すように切溝３を境にウエハ１を個々のチッ
プ５に分割する。以降は、図３（ｅ）に示すように、チ
ップ５の表面から保護テープ４を剥離したのち、ウエハ
シート１２を円周方向に引き延ばしてチップ５同士の間
隔を拡げ、図示せぬコレットでチップ５を一個ずつトレ
ー（不図示）に移載する。
【００２７】このように本第３実施例の半導体製造方法
においては、ストリート２に沿ってウエハ１の表面に切
溝３を形成したのち、ウエハ１の裏面を研削し、さらに
ウエハ１全体に機械的な曲げ応力を与えて、切溝３を境
にウエハ１を個々のチップ５に分割するため、上記第１
実施例および第２実施例と同様に、ウエハプロセス完了
後のウエハ搬送時や電気的特性測定時におけるウエハ自
体の強度ならびに剛性が十分に確保されることから、従
来のようなウエハの割れや欠けが防止される。
においては、ストリート２に沿ってウエハ１の表面に切
溝３を形成したのち、ウエハ１の裏面を研削し、さらに
ウエハ１全体に機械的な曲げ応力を与えて、切溝３を境
にウエハ１を個々のチップ５に分割するため、上記第１
実施例および第２実施例と同様に、ウエハプロセス完了
後のウエハ搬送時や電気的特性測定時におけるウエハ自
体の強度ならびに剛性が十分に確保されることから、従
来のようなウエハの割れや欠けが防止される。
【００２８】また本第３実施例では、ウエハ１の裏面を
研削してウエハ厚を最終的なチップ仕上げ厚に加工した
状態（図３（ｃ）の状態）でも、未だウエハ１は完全に
分割されておらず、その後の機械的な曲げ応力の付与に
よって分割されるため、非常に安定した固定状態のもと
でウエハ１の裏面を研削することができる。
研削してウエハ厚を最終的なチップ仕上げ厚に加工した
状態（図３（ｃ）の状態）でも、未だウエハ１は完全に
分割されておらず、その後の機械的な曲げ応力の付与に
よって分割されるため、非常に安定した固定状態のもと
でウエハ１の裏面を研削することができる。
【００２９】
【発明の効果】以上説明したように、本発明の半導体製
造方法によれば、ウエハを分割する直前までウエハがウ
エハプロセス完了時の厚さのままで取り扱われることか
ら、ウエハ搬送時や電気的特性測定時におけるウエハ自
体の強度や剛性が十分に確保されるため、ウエハを個々
のチップに分割する際のウエハの割れや欠けを防止する
ことが可能となる。このことは、特にＩＣカードに代表
されるようなチップ仕上げ厚が２００μｍ程度以下の薄
型ウエハや、直径が８インチ以上の大型ウエハなどを取
り扱う場合などにきわめて有効である。
造方法によれば、ウエハを分割する直前までウエハがウ
エハプロセス完了時の厚さのままで取り扱われることか
ら、ウエハ搬送時や電気的特性測定時におけるウエハ自
体の強度や剛性が十分に確保されるため、ウエハを個々
のチップに分割する際のウエハの割れや欠けを防止する
ことが可能となる。このことは、特にＩＣカードに代表
されるようなチップ仕上げ厚が２００μｍ程度以下の薄
型ウエハや、直径が８インチ以上の大型ウエハなどを取
り扱う場合などにきわめて有効である。
【図１】本発明に係わる半導体製造方法の第１実施例を
説明する図である。
説明する図である。
【図２】本発明に係わる半導体製造方法の第２実施例を
説明する図である。
説明する図である。
【図３】本発明に係わる半導体製造方法の第３実施例を
説明する図である。
説明する図である。
【図４】従来の半導体製造方法を説明する図である。
１ ウエハ ２ ストリート ３ 切溝 ５ チップ
Claims (1)
- 【請求項１】 一方の面にチップ間を仕切るストリート
が形成されたウエハを個々のチップに分割するための半
導体製造方法において、 先ず、前記ストリートに沿って前記ウエハの一方の面に
所定深さの切溝を形成し、 次いで、前記ウエハの他方の面を研削して、前記切溝を
境に前記ウエハを個々のチップに分割することを特徴と
する半導体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277793A JPH07106285A (ja) | 1993-10-08 | 1993-10-08 | 半導体製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5277793A JPH07106285A (ja) | 1993-10-08 | 1993-10-08 | 半導体製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07106285A true JPH07106285A (ja) | 1995-04-21 |
Family
ID=17588370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5277793A Pending JPH07106285A (ja) | 1993-10-08 | 1993-10-08 | 半導体製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07106285A (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997021243A1 (fr) * | 1995-12-04 | 1997-06-12 | Hitachi, Ltd. | Procede pour traiter des tranches de semi-conducteur, procede pour fabriquer une carte a circuit imprime et support |
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| JP2001176822A (ja) * | 1999-12-16 | 2001-06-29 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
| FR2823012A1 (fr) * | 2001-04-03 | 2002-10-04 | Commissariat Energie Atomique | Procede de transfert selectif d'au moins un element d'un support initial sur un support final |
| JP2003007649A (ja) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
| JP2004031844A (ja) * | 2002-06-28 | 2004-01-29 | Sony Corp | 半導体素子の製造方法及び半導体素子の製造装置 |
| JP2005504445A (ja) * | 2001-10-01 | 2005-02-10 | エグシル テクノロジー リミテッド | 基板、特に半導体ウェハの加工 |
| WO2004051708A3 (de) * | 2002-11-29 | 2005-02-24 | Fraunhofer Ges Forschung | Verfahren und vorrichtung zum bearbeiten eines wafers sowie wafer mit trennschicht und trägerschicht |
| US6881610B2 (en) * | 2003-01-02 | 2005-04-19 | Intel Corporation | Method and apparatus for preparing a plurality of dice in wafers |
| JP2008010464A (ja) * | 2006-06-27 | 2008-01-17 | Three M Innovative Properties Co | 分割チップの製造方法 |
| CN100365791C (zh) * | 2002-11-29 | 2008-01-30 | 弗兰霍菲尔运输应用研究公司 | 用于加工晶圆的方法和设备及包括分离层和支持层的晶圆 |
| JP2008135785A (ja) * | 2008-02-18 | 2008-06-12 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法 |
| US7413965B2 (en) | 2003-05-29 | 2008-08-19 | The Furukawa Electric Co., Ltd. | Method of manufacturing a thin-film circuit substrate having penetrating structure, and protecting adhesive tape |
| JP2011025347A (ja) * | 2009-07-24 | 2011-02-10 | Disco Abrasive Syst Ltd | 金属板の加工方法 |
| CN102222633A (zh) * | 2010-04-16 | 2011-10-19 | 日东电工株式会社 | 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法 |
| JP2014090127A (ja) * | 2012-10-31 | 2014-05-15 | Disco Abrasive Syst Ltd | チップ形成方法 |
| JP5517615B2 (ja) * | 2007-06-22 | 2014-06-11 | 電気化学工業株式会社 | 半導体ウエハ研削方法とそれに用いる樹脂組成物及び保護シート |
| WO2016021476A1 (ja) * | 2014-08-05 | 2016-02-11 | シチズン電子株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-10-08 JP JP5277793A patent/JPH07106285A/ja active Pending
Cited By (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6342434B1 (en) | 1995-12-04 | 2002-01-29 | Hitachi, Ltd. | Methods of processing semiconductor wafer, and producing IC card, and carrier |
| US6589855B2 (en) | 1995-12-04 | 2003-07-08 | Hitachi, Ltd. | Methods of processing semiconductor wafer and producing IC card, and carrier |
| US6573158B2 (en) | 1995-12-04 | 2003-06-03 | Hitachi, Ltd. | Methods of processing semiconductor wafer and producing IC card, and carrier |
| WO1997021243A1 (fr) * | 1995-12-04 | 1997-06-12 | Hitachi, Ltd. | Procede pour traiter des tranches de semi-conducteur, procede pour fabriquer une carte a circuit imprime et support |
| US6294439B1 (en) | 1997-07-23 | 2001-09-25 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6184109B1 (en) | 1997-07-23 | 2001-02-06 | Kabushiki Kaisha Toshiba | Method of dividing a wafer and method of manufacturing a semiconductor device |
| US6337258B1 (en) | 1999-07-22 | 2002-01-08 | Kabushiki Kaisha Toshiba | Method of dividing a wafer |
| JP2001176822A (ja) * | 1999-12-16 | 2001-06-29 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
| FR2823012A1 (fr) * | 2001-04-03 | 2002-10-04 | Commissariat Energie Atomique | Procede de transfert selectif d'au moins un element d'un support initial sur un support final |
| WO2002082502A3 (fr) * | 2001-04-03 | 2003-11-06 | Commissariat Energie Atomique | Procede de transfert selectif de puces semiconductrices d'un support initial sur un support final |
| CN1322575C (zh) * | 2001-04-03 | 2007-06-20 | 法国原子能委员会 | 将至少一个元件从初始载体到最终载体的选择传递方法 |
| JP2003007649A (ja) * | 2001-06-18 | 2003-01-10 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
| JP2005504445A (ja) * | 2001-10-01 | 2005-02-10 | エグシル テクノロジー リミテッド | 基板、特に半導体ウェハの加工 |
| JP2004031844A (ja) * | 2002-06-28 | 2004-01-29 | Sony Corp | 半導体素子の製造方法及び半導体素子の製造装置 |
| JP2006508540A (ja) * | 2002-11-29 | 2006-03-09 | フラウンホファー ゲゼルシャフト ツール フェルドルンク デル アンゲヴァントテン フォルシュンク エー ファウ | ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ |
| JP4936667B2 (ja) * | 2002-11-29 | 2012-05-23 | フラウンホファー ゲゼルシャフト ツール フェルドルンク デル アンゲヴァントテン フォルシュンク エー ファウ | ウェーハ処理プロセス及び装置並びに中間層及びキャリヤー層を有するウェーハ |
| US8173522B2 (en) | 2002-11-29 | 2012-05-08 | Thin Materials Ag | Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer |
| WO2004051708A3 (de) * | 2002-11-29 | 2005-02-24 | Fraunhofer Ges Forschung | Verfahren und vorrichtung zum bearbeiten eines wafers sowie wafer mit trennschicht und trägerschicht |
| US7482249B2 (en) | 2002-11-29 | 2009-01-27 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Method and device for machining a wafer, in addition to a wafer comprising a separation layer and a support layer |
| CN100365791C (zh) * | 2002-11-29 | 2008-01-30 | 弗兰霍菲尔运输应用研究公司 | 用于加工晶圆的方法和设备及包括分离层和支持层的晶圆 |
| US6881610B2 (en) * | 2003-01-02 | 2005-04-19 | Intel Corporation | Method and apparatus for preparing a plurality of dice in wafers |
| US6911672B2 (en) | 2003-01-02 | 2005-06-28 | Intel Corporation | Method and apparatus for preparing a plurality of dice in wafers |
| US7413965B2 (en) | 2003-05-29 | 2008-08-19 | The Furukawa Electric Co., Ltd. | Method of manufacturing a thin-film circuit substrate having penetrating structure, and protecting adhesive tape |
| JP2008010464A (ja) * | 2006-06-27 | 2008-01-17 | Three M Innovative Properties Co | 分割チップの製造方法 |
| JP5517615B2 (ja) * | 2007-06-22 | 2014-06-11 | 電気化学工業株式会社 | 半導体ウエハ研削方法とそれに用いる樹脂組成物及び保護シート |
| JP2008135785A (ja) * | 2008-02-18 | 2008-06-12 | Nichia Chem Ind Ltd | 窒化物半導体素子の製造方法 |
| JP2011025347A (ja) * | 2009-07-24 | 2011-02-10 | Disco Abrasive Syst Ltd | 金属板の加工方法 |
| JP2011228399A (ja) * | 2010-04-16 | 2011-11-10 | Nitto Denko Corp | 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置の製造方法 |
| CN102222633A (zh) * | 2010-04-16 | 2011-10-19 | 日东电工株式会社 | 热固型芯片接合薄膜、切割/芯片接合薄膜及半导体装置的制造方法 |
| JP2014090127A (ja) * | 2012-10-31 | 2014-05-15 | Disco Abrasive Syst Ltd | チップ形成方法 |
| WO2016021476A1 (ja) * | 2014-08-05 | 2016-02-11 | シチズン電子株式会社 | 半導体装置及びその製造方法 |
| CN106663731A (zh) * | 2014-08-05 | 2017-05-10 | 西铁城电子株式会社 | 半导体装置及其制造方法 |
| JPWO2016021476A1 (ja) * | 2014-08-05 | 2017-05-25 | シチズン電子株式会社 | 半導体装置及びその製造方法 |
| US10181553B2 (en) | 2014-08-05 | 2019-01-15 | Citizen Electronics Co., Ltd | Semiconductor device and method for producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07106285A (ja) | 半導体製造方法 | |
| US6023094A (en) | Semiconductor wafer having a bottom surface protective coating | |
| KR100542850B1 (ko) | 반도체 장치의 제조 방법 | |
| US10985065B2 (en) | Method of dicing a wafer by pre-sawing and subsequent laser cutting | |
| US8486806B2 (en) | Method for machining wafers by cutting partway through a peripheral surplus region to form break starting points | |
| US20070155131A1 (en) | Method of singulating a microelectronic wafer | |
| TWI759491B (zh) | 晶圓加工方法 | |
| JPH0554262B2 (ja) | ||
| US20030143818A1 (en) | Method of applying a bottom surface protective coating to a wafer, and wafer dicing method | |
| JP2005050997A (ja) | 半導体素子分離方法 | |
| CN110379771A (zh) | 晶圆分离方法 | |
| JP2007096115A (ja) | 半導体装置の製造方法 | |
| JP3216583B2 (ja) | 貼り合わせｓｏｉ基板の製造方法 | |
| US6215172B1 (en) | Grinding technique for integrated circuits | |
| JP2005109155A (ja) | 半導体ウェーハの加工方法 | |
| EP1316992B1 (en) | Method for processing a semiconductor wafer using a laminate substrate as a support for said semiconductor wafer | |
| TWI773838B (zh) | 被加工物的研削方法 | |
| JPH0574934A (ja) | 薄型チツプの形成方法 | |
| KR20220048932A (ko) | 웨이퍼의 가공 방법, 및, 연삭 장치 | |
| JP2012222310A (ja) | ウェーハの加工方法 | |
| JP3803214B2 (ja) | 半導体装置の製造方法 | |
| JP2019009198A (ja) | ウェーハの加工方法 | |
| JPH04223356A (ja) | 半導体装置の製造方法 | |
| JP4681704B2 (ja) | 半導体ウェーハの分割方法 | |
| US20080124896A1 (en) | Silicon wafer thinning end point method |