JPH04336710A - オンスクリーン表示のクロック発生回路 - Google Patents

オンスクリーン表示のクロック発生回路

Info

Publication number
JPH04336710A
JPH04336710A JP3176259A JP17625991A JPH04336710A JP H04336710 A JPH04336710 A JP H04336710A JP 3176259 A JP3176259 A JP 3176259A JP 17625991 A JP17625991 A JP 17625991A JP H04336710 A JPH04336710 A JP H04336710A
Authority
JP
Japan
Prior art keywords
coil
signal
transformer
horizontal scanning
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3176259A
Other languages
English (en)
Inventor
Yoshio Shimono
下野 ▲吉▼夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP3176259A priority Critical patent/JPH04336710A/ja
Publication of JPH04336710A publication Critical patent/JPH04336710A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】水平走査周波数の異なる複数の映
像信号を表示する映像表示装置において、各周波数に応
じてオンスクリーン表示のクロック周波数の切換に関す
る。
【0002】
【従来の技術】映像表示装置のオンスクリーン表示のク
ロック発生回路は、図5に示すように集積回路等のNA
NDゲート11の一つの入力と、同NANDゲート11
の出力間にコイル37を接続し、同コイル37の両端と
接地間にそれぞれコンデンサ38、39を接続して発振
回路を構成し、同NANDゲート11の他の入力に映像
信号の水平同期信号10を供給して同期せしめるもので
あった。
【0003】
【発明が解決しようとする課題】前記オンスクリーンの
表示制御回路は単一の水平走査周波数に対しては、集積
回路により数個のクロック発振の周波数決定素子のみで
容易に構成できるが、複数の水平走査周波数の映像信号
を表示するいわゆるマルチスキャンディスプレィでは、
同集積回路の外部にそれぞれの水平走査周波数に対応す
る発振回路を能動素子とともに備える必要があった。本
発明は同集積回路を無駄なく活用し、少ない外部素子の
追加で複数の周波数の発振を可能とし、入力映像信号の
同期信号を計数してそれぞれの水平走査周波数を判別し
、同発振周波数を自動的に切り換えるものである。
【0004】
【課題を解決するための手段】発振回路能動素子の入出
力間に接続のコイルをトランスとし、同トランスの二次
コイルに接続の負荷コイルと直列接続のトランジスタを
、入力した映像信号の一フィールド内の水平走査線数よ
り判別したモード判別信号で駆動し、発振周波数を切り
換える。また前記モード判別信号で駆動したトランジス
タスイッチで、前記能動素子の入力および出力と接地間
に接続のコンデンサと並列に接続するコンデンサをON
/OFFすることを併用し、広範囲の周波数発生を可能
とする。
【0005】
【作用】オンスクリーン表示の集積回路等のクロック発
振素子であるNANDゲート11の入出力間に接続した
トランス13の一次コイル13a のインダクタンスと
、同一次コイル13a の両端と接地間に接続のコンデ
ンサ15および17により発振回路を構成し、同一次コ
イル13a のインダクタンスと同コンデンサ15およ
び17による共振回路で決定する周波数のパルスを発生
する。前記トランス13の二次コイル13bの負荷とし
て接続したコイル26は、同コイル26と直列接続のト
ランジスタ20が導通時は同トランス13の一次コイル
13a と並列接続の等価コイルとみなすことができる
【0006】すなわち、図3(a)に示すような一次コ
イル対二次コイルの巻線比がn:1のトランスにおいて
、それぞれのコイルのインダクタンスをLp およびL
s 、同トランスの相互インダクタンスをM、二次コイ
ルの負荷として接続したコイルのインダクタンスをLx
 、同トランスの一次側に供給する信号源の電圧をVs
 、同信号源の内部抵抗をrとし、同トランスの一次コ
イルに流れる電流をip、二次コイルに流れる電流をi
sとするとキルヒホッフの法則により式1が得られる。
【0007】
【式1】
【0008】式1の「r」は信号源の内部抵抗によるも
のであるから、中括弧内の第二項以降が図3(a)の端
子A−A′より右方をみたインピーダンスZとなる。こ
こで理想トランスにおいては式2が成立するため、前記
端子A−A′より右方をみたインピーダンスZは式3で
表される。
【0009】
【式2】
【0010】
【式3】
【0011】従って前記インピーダンスZは図3(b)
に示す如くインピーダンス jωLpなるコイルと、イ
ンピーダンスn2( jωLx ) なるコイルの並列
接続とみなすことができる。すなわち、前記トランス1
3の二次コイル13b の負荷としてインダクタンスL
xのコイル26を接続した同トランス13の一次側から
みたインピーダンスは、負荷コイルのインダクタンスL
x を同トランス巻線比「n」の二乗倍したインダクタ
ンスの等価コイルを、同一次コイル13a と並列に接
続したものと等価となる。
【0012】前記トランジスタ20の遮断時には前記二
次コイル13b の負荷が無限大となり、一次コイル1
3a のインダクタンスLp のみとみなせるが、同ト
ランジスタ20の導通時は同一次コイル13a と並列
接続の等価コイルにより合成インダクタンスは減少し、
より高い周波数のパルスを発生する。また、前記コンデ
ンサ15および17と並列接続のコンデンサ14および
18の接地側に直列接続したトランジスタ19および2
1をインバータ27を介して前記トランジスタ20のO
N/OFFと逆にON/OFFせしめ、同コンデンサ1
5および17の容量を増加せしめて発振周波数を低下せ
しめる操作を併用しより広範囲に周波数を変更可能とす
る。
【0013】前記トランジスタ19〜21をON/OF
F制御の信号29は図4に示す回路により一フィールド
内の水平走査線数、すなわち一垂直走査期間内の水平同
期信号10のパルス数を計数して判別した判別信号によ
る。すなわち、映像表示装置に入力した垂直同期信号4
1をリセット信号とし、水平同期信号10をクロック信
号とするカウンタ42の計数値をデコーダ43により一
フィールドの水平走査線数 262.5本の標準テレビ
方式の信号を検出し、同垂直同期信号41の開始エッジ
で同検出信号をラッチメモリ46で保持し、同ラッチメ
モリ46の出力を前記判別信号29として出力する。
【0014】
【実施例】本発明を応用の複数の水平走査周波数の映像
信号を表示する映像表示装置について図2により説明す
る。入力端子30に入力の映像信号を、同映像信号にオ
ンスクリーン表示の文字等の信号を重畳する信号合成回
路31に供給するとともに、同映像信号を分岐して同期
分離回路32に供給する。前記同期分離回路32の出力
する垂直および水平の同期信号を偏向回路に供給すると
ともに、図4にその詳細を示すモード判別回路33に供
給し、一フィールド内の水平走査線数を判別する。
【0015】すなわち、前記垂直同期信号41をリセッ
ト入力に供給したカウンタ42のクロック入力に前記水
平同期信号10を供給し、一垂直走査期間内の同水平同
期信号10のパルス数を計数する。前記カウンタ42の
計数値をデコーダ43に介供給し、入力映像信号の一垂
直走査期間内の水平走査線数を判別する。例えば、標準
テレビ放送方式の走査線 525本、毎秒60フィール
ド、1:2インタレース方式とEDTV方式の走査線5
25本、毎60フレーム、非インタレース方式ではそれ
ぞれの一フィールド内、すなわち一垂直走査期間内の水
平走査線数は262.5本および525本となる。
【0016】従って、前記カウンタ42の2進数出力を
下位より数えたビット4の出力をインバータ44を介し
、ビット8の出力とともにANDゲート45に供給する
。前記のインバータ44およびANDゲート45により
構成した簡易デコーダ43により十進数で 256〜2
71 の計数値を判別し、同デコーダ43の出力を前記
垂直同期信号41の開始エッジでラッチメモリ46に記
憶する。また、パーソナルコンピュータ等の水平走査周
波数24.73kHz、垂直走査周波数55Hzのもの
では一垂直走査期間内の水平走査線数は 445本とな
るため、前記カウンタ42の出力のビット8およびビッ
ト7のANDゲート出力により 384〜 511の範
囲内の計数値を検出することができ、また前記水平走査
線数 256〜271 を検出するデコード回路43と
併用するものであってもよい。
【0017】前記ラッチメモリ46の出力する判別信号
29を映像表示装置の入力映像信号に同映像表示装置の
動作モード等の文字または記号を重畳表示するオンスク
リーン表示の表示制御部34に供給する。前記表示制御
部34の表示画素に対応するクロック信号の発振回路に
前記水平走査周波数の判別信号29を供給し、入力映像
信号の水平走査周波数に応じた周波数のクロック信号を
発振せしめる。
【0018】映像表示装置の制御部35による同装置の
制御状態またはキー入力部36より指定した内容等のオ
ンスクリーン表示する文字等のデータを、同制御部35
で生成出力し、前記表示制御部34に供給する。前記表
示制御部34において発生した前記クロック信号により
、前記制御部35の出力したデータを入力映像信号に対
応する表示信号に変換し、同映像信号より分離した同期
信号で同期せしめて出力し、前記信号合成回路31を介
して同映像信号に重畳する。
【0019】すなわち図1の前記クロック発振の回路図
で、NANDゲート11の一つの入力に前記同期分離回
路32の出力した水平同期信号10を供給し、同NAN
Dゲート11の他の入力と同NANDゲート11の出力
間にトランス13の一次コイル13a を接続し、同一
次コイル13a の両端および接地間にそれぞれコンデ
ンサ15および17を接続し、発振回路を構成する。前
記トランス13の二次コイル13b の一端は抵抗23
を介して直流の回路電源28と接続し、同抵抗23と同
二次コイル13b との接続点と接地間には交流成分を
バイパスするコンデンサ16を接続する。
【0020】前記トランス13の二次コイル13b の
他端はコイル26を介してトランジスタ20のコレクタ
と接続し、エミッタを接地した同トランジスタ20のベ
ースは抵抗24を介してインバータ27の出力と接続す
る。前記インバータ27の入力に前記水平走査周波数の
判別信号29を供給し、同判別信号29の反転信号で前
記トランジスタ20をON/OFFし、前記トランス1
3の二次コイル13a にコイル26の負荷としての接
続をON/OFFする。
【0021】また前記トランス13の二次コイル13b
 両端のコンデンサ15および17との接続点にそれぞ
れコンデンサ14および18を接続し、同コンデンサ1
4、18の他端はそれぞれトランジスタ19および21
のコレクタと接続する。 前記トランジスタ19および21のエミッタはそれぞれ
接地し、それぞれのトランジスタ19、21のベースは
それぞれ抵抗22および25を介して前記判別信号29
と接続し、同判別信号29により前記コンデンサ15お
よび17と並列にそれぞれ前記コンデンサ14および1
8の接続をON/OFFする。
【0022】前記インバータ27に供給の判別信号29
と前記抵抗22および25を介してトランジスタ19、
21に供給の判別信号29を分離し、それぞれに標準テ
レビ方式の15.75kHzの水平走査周波数の判別信
号およびパーソナルコンピュータの24.73kHzの
水平走査周波数の判別信号を同時または個別に供給し、
三段階の周波数に切り換えるものであってもよい。また
前記コンデンサ14および/または15の一部または全
部を可変コンデンサとし、発振する周波数を微調整する
こともできる。
【0023】
【発明の効果】以上により入力映像信号の同期信号より
同映像信号の水平走査周波数を判別し、それぞれの水平
走査周波数に対応したオンスクリーン表示のクロック周
波数に切り換え、いずれの水平走査周波数に対しても違
和感のないサイズおよび位置に文字または記号の表示が
可能となる。
【図面の簡単な説明】
【図1】本発明のオンスクリーン表示のクロック発振回
路である。
【図2】本発明のクロック発振回路を備える映像表示装
置のブロック図である。
【図3】二次コイルに負荷を接続時のトランスの等価変
換の説明図である。
【図4】水平走査周波数の判別回路のブロック図である
【図5】従来のオンスクリーン表示のクロック発振回路
である。
【符号の説明】
10  水平同期信号 11  NANDゲート 12  出力クロック信号 13  トランス 13a   同トランスの一次コイル 13b   同トランスの二次コイル 14  コンデンサ 15  コンデンサ 17  コンデンサ 18  コンデンサ 19  トランジスタ 20  トランジスタ 21  トランジスタ 29  判別信号 33  モード判別回路 コンデンサ 18

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】NANDゲートの一つの入力と出力間にコ
    イルを接続し、同コイルの両端と接地間にそれぞれコン
    デンサを接続し、同NANDゲートの他の入力に水平同
    期信号を供給して同期せしめるオンスクリーン表示のク
    ロック発生回路において、同コイルをトランスの一次コ
    イルで置換し、同トランスの二次コイルの負荷として接
    続したコイルと直列にトランジスタを接続し、入力した
    映像信号の一フィールド内の水平同期信号を計数して判
    別した水平走査周波数の判別信号により同トランジスタ
    をON/OFFすることを特徴とするオンスクリーン表
    示のクロック発生回路。
  2. 【請求項2】前記トランス一次コイルの両端に接続のコ
    ンデンサと並列にそれぞれ第3および第4のコンデンサ
    を接続し、同第3および第4のコンデンサの接地端側に
    それぞれトランジスタを直列に接続し、同トランジスタ
    および/または同トランス二次コイルの負荷コイルと直
    列接続の前記トランジスタを、前記水平走査周波の判別
    信号によりON/OFFすることを特徴とする請求項1
    記載のオンスクリーン表示のクロック発生回路。
JP3176259A 1991-05-13 1991-05-13 オンスクリーン表示のクロック発生回路 Pending JPH04336710A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3176259A JPH04336710A (ja) 1991-05-13 1991-05-13 オンスクリーン表示のクロック発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3176259A JPH04336710A (ja) 1991-05-13 1991-05-13 オンスクリーン表示のクロック発生回路

Publications (1)

Publication Number Publication Date
JPH04336710A true JPH04336710A (ja) 1992-11-24

Family

ID=16010443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3176259A Pending JPH04336710A (ja) 1991-05-13 1991-05-13 オンスクリーン表示のクロック発生回路

Country Status (1)

Country Link
JP (1) JPH04336710A (ja)

Similar Documents

Publication Publication Date Title
JP3120993B2 (ja) 複合規格オン・スクリーン表示を有する映像制御装置
US4588929A (en) Power supply and deflection circuit providing multiple scan rates
CA1244932A (en) Crt display unit
JPH022351B2 (ja)
US5206549A (en) Frequency discriminating circuit
JPH04336710A (ja) オンスクリーン表示のクロック発生回路
JPS60172891A (ja) 多画面テレビジヨン受像機
JPS6234189A (ja) 表示装置
KR0172738B1 (ko) 수직 동기신호 검출 및 발생 방법과 그 장치
JPH0510455Y2 (ja)
JPH0138628Y2 (ja)
JPS59221171A (ja) 偏向装置
KR880001878Y1 (ko) 리모콘 텔레비젼 수상기에 있어서 음량 표시회로
KR970064229A (ko) 멀티미디어 텔레비전 수상장치
JPH0779357A (ja) 水平偏向システム
KR900004878Y1 (ko) 음량 표시회로
KR910003673Y1 (ko) 수직 센터 자동 조정회로
JPS6074785A (ja) テレビジヨン受像機
KR860000729Y1 (ko) 채널 선국 표시회로
JPH0728782Y2 (ja) テレビジョン受像機
JP3244346B2 (ja) スイッチ回路
KR19980064215U (ko) 오에스디 수직블랭킹신호 분리회로
KR890002424Y1 (ko) Tv채널선국 및 표시회로
JP3050207U (ja) キャラクター表示回路
KR0124385B1 (ko) 온스크린디스플레이(osd) 위치보상장치