JPH04337968A - 画像読取方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

［発明の目的］

【０００１】

【産業上の利用分野】この発明は、たとえばファクシミ
リやスキャナなどの光電変換素子を採用した画像入力装
置に関する。

【０００２】

【従来の技術】周知のように、ファクシミリ、複写機、
画像認識装置および光ファイリング装置などに用いられ
る画像入力装置においては、光電変換素子が多く採用さ
れている。

【０００３】近年、光電変換素子を採用する画像入力装
置の場合、高速化や高画質化の要求が高まってきている
。このため、光電変換素子の高速化や高感度化および信
号処理の重要性が増している。

【０００４】このような要求に対し、現在では、光電変
換素子の出力段に増幅の目的でアンプを設け、高感度化
を図るという傾向にある。したがって、光電変換素子の
精度を決定する上で、出力段の増幅アンプの特性が重要
な位置を占めている。

【０００５】さて、上記した光電変換素子を用いた画像
入力装置では、原稿を読み取ったときの出力を、光源を
消した状態での光電変換素子の出力より求められる基準
黒データと光源を点灯した状態で白基準板を読み取った
ときの光電変換素子の出力より求められる基準白データ
とを用いて正規化（これを、シェーディング補正処理と
いう）した後、各種の処理を行うようになっている。

【０００６】しかしながら、アンプの特性がリニアでな
い場合、つまり光電変換素子への入力光とその出力電圧
とが比例関係をとらないような場合、基準黒データと基
準白データとを用いた従来のシェーディング補正処理で
は正確な補正が行えないという欠点があった。

【０００７】すなわち、理想的なシェーディング補正処
理においては、たとえば図８に示すように、基準黒レベ
ルをＶＢＫ、基準白レベルをＶＷＴとすると、光電変換
素子の出力は原稿の反射率が「０％」のとき、基準黒レ
ベル値ＶＢＫをとる。この光電変換素子の出力は、原稿
の反射率が上昇するにしたがってリニアに上昇し、反射
率が「１００％」のとき、基準白レベル値ＶＷＴをとる
（ただし、ここでいう反射率１００％とは白基準板を読
み取ったときのことをさし、実際は１００％ではないが
、便宜上、１００％として説明している）。そこで、基
準黒レベル値ＶＢＫを８ビットのデジタル信号「００」
とし、同様に、基準白レベル値ＶＷＴを「ＦＦ」とする
ように処理していた。ちなみに、後掲する数１に正規化
後の出力信号（ＶＯＵＴ１）の計算式を示す。

【０００８】

【数１】ＶＯＵＴ１＝（ＶＯＵＴ０−ＶＢＫ）／（ＶＷ
Ｔ−ＶＢＫ）×ＦＦ　　（Ｈ）

【０００９】しかし、現実には、図９に示すように、光
電変換素子は増幅アンプの特性によっては、入力光に対
する出力の変化がない範囲が存在するような動作をする
ことも考えられる。このような場合、従来のシェーディ
ング補正処理を行うと、実際の出力と計算上の出力とに
誤差が存在することになる。

【００１０】

【発明が解決しようとする課題】上記したように、従来
においては、光電変換素子の高感度化を図る目的で設け
られる増幅アンプの特性がリニアでない場合、基準黒デ
ータと基準白データとの差分データによりビット単位の
全画素補正データを作成し、これによりシェーディング
補正処理を行う従来の方法では、読取り系の低周波およ
び高周波歪みを十分に補正し切れないという欠点があっ
た。

【００１１】そこで、この発明は、光電変換素子の高感
度化を図る目的で設けられる増幅アンプの特性がリニア
でない場合にも、精度の高いシェーディング補正処理を
行い得る画像入力装置を提供することを目的としている
。 ［発明の構成］

【００１２】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明の画像入力装置にあっては、画像データ
を読み取る読取手段と、この読取手段からの出力をビッ
ト単位に複数主走査回数分演算処理して、第１の色の基
準レベルと第２の色の基準レベルとを生成する第１の生
成手段と、この第１の生成手段によって生成された第１
の色の基準レベルと第２の色の基準レベルとの中間の色
のレベルを有する基準中間レベルを生成する第２の生成
手段と、前記第１の生成手段によって生成された第１の
色の基準レベルと第２の色の基準レベル、並びに前記第
２の生成手段によって生成された基準中間レベルを用い
て、前記読取手段で読み取られた画像データをビット単
位に補正する補正手段とから構成されている。

【００１３】

【作用】この発明は、上記した手段により、光電変換素
子の入力と出力との関係を正確に再現できるようになる
ため、光電変換素子の入力光に対する出力電圧のリニア
リティを最大限に生かしたシェーディング補正処理が可
能となるものである。

【００１４】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１および図２は、本発明にかかる画
像入力装置の概略を示すものである。

【００１５】すなわち、１０は読み取ろうとする原稿、
１１は原稿１０の照明用光源、１２は原稿１０の読み取
り領域（１ライン領域）１３からの反射光を集光する光
学レンズ、１４はレンズ１２により集光された光を受け
て光電変換する光電変換素子としてのたとえばＣＣＤラ
インセンサ、１５は微小であるＣＣＤラインセンサ１４
の出力信号（約数１０ｍＶから１Ｖ程度）を増幅して安
定したデジタル値に変換するためのアナログ信号処理回
路、１６はアナログ信号処理回路１５からの信号にシェ
ーディング補正処理を施すシェーディング補正回路、１
７はシェーディング補正回路１６で正規化された信号に
種々の処理を行うデータ処理装置、１８はデータ処理装
置１７の制御のもとに上記ＣＣＤラインセンサ１４を駆
動するＣＣＤ駆動回路、１９は図示していないキャリッ
ジ（たとえば、光源１１や原稿１０からの反射光を光学
レンズ１２に導くためのミラーなどが配置された支持台
）の移動を制御する副走査制御装置である。なお、２１
は、上記のシェーディング補正処理に用いられる基準白
レベルデータを生成するための白基準板である。

【００１６】アナログ信号処理回路１５は、ＣＣＤライ
ンセンサ１４の出力に含まれるオフセット分を取り去る
ためのクランプ回路１５ａ、このクランプ回路１５ａの
出力をサンプルホールドするためのサンプルホールド回
路１５ｂ、およびこのサンプルホールド回路１５ｂから
のアナログ信号をデジタン値に変換するためのアナログ
デジタル変換回路（ＡＤＣ）１５ｃにより構成されてい
る。

【００１７】シェーディング補正処理回路１６は、基準
黒レベル発生回路１６ａ、黒レベルメモリ１６ｂ、基準
白レベル発生回路１６ｃ、白レベルメモリ１６ｄ、中間
レベル発生回路１６ｅ、中間レベルメモリ１６ｆ、画像
信号処理回路１６ｇ、および制御信号発生回路１６ｈに
より構成されている。

【００１８】基準黒レベル発生回路１６ａは、光源１１
を消した状態での上記アナログ信号処理回路１５の出力
をＣＣＤラインセンサ１４のビット単位で複数主走査回
数分加算を行った際の平均より基準黒レベルデータを発
生するものである。黒レベルメモリ１６ｂは、基準黒レ
ベル発生回路１６ａで発生される基準黒レベルデータを
格納するものである。

【００１９】基準白レベル発生回路１６ｃは、光源１１
を点灯した状態で白基準板２１を読み取ったときの、上
記アナログ信号処理回路１５の出力をＣＣＤラインセン
サ１４のビット単位で複数主走査回数分加算した、その
平均より基準白レベルデータを発生するものである。白
レベルメモリ１６ｄは、基準白レベル発生回路１６ｃで
発生される基準白レベルデータを格納するものである。

【００２０】中間レベル発生回路１６ｅは、光源１１を
点灯した状態で白基準板２１よりも反射率の低い基準板
（たとえば、反射率の分かっているグレースケール（図
示していない））を読み取ったときの、上記アナログ信
号処理回路１５の出力をＣＣＤラインセンサ１４のビッ
ト単位で複数主走査回数分加算した、その平均より中間
レベルデータを発生するものである。中間レベルメモリ
１６ｆは、中間レベル発生回路１６ｅで発生される中間
レベルデータを格納するものである。

【００２１】なお、基準白レベル発生回路１６ｃおよび
中間レベル発生回路１６ｅでは、黒レベルメモリ１６ｂ
に格納された基準黒レベルデータを用いて、基準白レベ
ルデータまたは中間レベルデータの生成における基準黒
レベル成分を除去するようになっている。

【００２２】画像信号処理回路１６ｇは、原稿を読み取
ったときのアナログ信号処理回路１５の出力に対して上
記黒レベルメモリ１６ｂに格納された基準黒レベルデー
タ、上記白レベルメモリ１６ｄに格納された基準白レベ
ルデータ、および上記中間レベルメモリ１６ｆに格納さ
れた中間レベルデータをそれぞれ用いてシェーディング
補正処理を施すものである。制御信号発生回路１６ｈは
、データ処理装置１７の制御のもとに種々の制御信号を
発生するものである。図３は、ＣＣＤラインセンサ１４
の構成を示すものである。

【００２３】すなわち、このＣＣＤラインセンサ１４は
、中央にフォトダイオードアレイ１４１　を有しており
、その両側にそれぞれ蓄積電極１４２　，１４２　、シ
フトゲート１４３　，１４３　、およびＣＣＤアナログ
シフトレジスタ１４４　，１４４　などが順に設けられ
た構成とされている。また、上記ＣＣＤアナログシフト
レジスタ１４４　，１４４　の出力段には、増幅の目的
で増幅アンプ１４５　，１４５　が設けられている。

【００２４】フォトダイオードアレイ１４１　は、たと
えば中央部の素子（フォトダイオード）Ｓ１〜Ｓ２５９
２が画像信号用として用いられ、その前後の素子Ｄ１３
〜Ｄ６４，Ｄ６５〜Ｄ９２がダミー用となっている。そ
の他、必要な入出力部、電源などの部分と配線などを設
けることにより、このＣＣＤラインセンサ１４は構成さ
れている。図４は、上記したＣＣＤラインセンサ１４の
各部における信号波形を示すものである。

【００２５】すなわち、上記のシフトゲート１４３　，
１４３　には、図４の（ａ）に示すゲート信号１４ａ（
この１周期が主走査周期で、τＩＮＴ　が光信号蓄積時
間）が加えられる。これにより、電荷が、シフトゲート
１４３　，１４３　からＣＣＤアナログシフトレジスタ
１４４　，１４４　に転送される。

【００２６】ＣＣＤアナログシフトレジスタ１４４　，
１４４　には、図４の（ｂ）および（ｃ）に示すように
、これを駆動するためのクロック信号１４ｂ，１４ｃが
それぞれ加えられる。これにより、電荷は、ＣＣＤアナ
ログシフトレジスタ１４４　，１４４　を順次、出力方
向に転送される。

【００２７】また、図４の（ｄ）に示すリセット信号１
４ｄが出力ゲートに加えられることにより、出力段の増
幅アンプ１４５　，１４５　を介して、出力端子から出
力信号としてのセンサ出力１４ｅが取り出されるように
なっている。このセンサ出力１４ｅの例を図４の（ｅ）
に示している。

【００２８】なお、上記したＣＣＤアナログシフトレジ
スタ１４４　，１４４　のクロック信号１４ｂ，１４ｃ
およびリセット信号１４ｄの各パルスは、図３に示した
フォトダイオードアレイ１４１　の各素子に対応して時
系列的に割り当てられている。

【００２９】また、図４の（ｅ）に示すセンサ出力１４
ｅにおいては、ダミー出力のリファレンスビット期間に
おける出力電圧（暗時出力電圧）Ｖｙがセンサ１４の基
準電圧となり、信号出力の有効部分として、この電圧Ｖ
ｙより求められるΔＶｘ値が画像データ（有効出力電圧
）となる。図５は、上記したＣＣＤラインセンサ１４の
センサ出力１４ｅにおける特性を示すものである。すな
わち、曲線１４ｅ´は、光源１１を消して読み取り領域
１３を暗闇にしたときのセンサ出力１４ｅで、これを基
準黒レベルデータと称する。

【００３０】同様に、曲線１４ｅ’’は、光源１１を点
灯させて原稿１０の代わりに白基準板２１を読み取った
ときのセンサ出力１４ｅで、これを基準白レベルデータ
と称する。

【００３１】同様に、曲線１４ｅ’’’　は、白基準板
２１よりも反射率の低い基準板（上述のグレースケール
など）を読み取ったときのセンサ出力１４ｅで、これを
中間レベルデータと称する。

【００３２】曲線１４ｅ´，１４ｅ’’，１４ｅ’’’
　は、ＣＣＤラインセンサ１４の感度のばらつきや不良
ビットによる高周波歪み１４ｘや、光源１１および光学
レンズ１２による低周波歪みにより、いずれも図示のよ
うな波形を取る。

【００３３】また、上記した基準黒レベルデータ、基準
白レベルデータ、および中間レベルデータは、原稿１０
の１ライン領域１３では誤差を含む安定しないレベルと
なる。そこで、本実施例では、数ライン分の領域１３を
読み、その平均を用いることによって安定したレベルと
している。ここで、中間レベルデータを用いて、シェー
ディング補正処理による実際の出力と計算上の出力との
誤差をなくすための概念について説明する。

【００３４】図６において、ＶＢＫは基準黒レベルを、
ＶＷＴは基準白レベルをそれぞれ示している。また、入
力光に対し、ＣＣＤラインセンサ１４のセンサ出力１４
ｅが変化しない範囲の反射率上の地点をｘとし、前記の
中間レベルをＶａ、そのときの原稿の反射率をａとする
。すると、この交点（Ｖａ，ａ）と、上記基準白レベル
ＶＷＴが１００％となるときの点（ＶＷＴ，１００）と
を結ぶと、この直線と基準黒レベルＶＢＫとの交点が求
められる。この交点が、入力光に対して反応しない範囲
の反射率上の点ｘに相当する。

【００３５】そこで、正規化したＣＣＤラインセンサ１
４のセンサ出力１４ｅを、反射率が点ｘのときには「０
０」とし、１００％のときに「ＦＦ」となるように、反
射率の上昇に対応する直線で表わし、さらに反射率が０
％から点ｘまでの間を「００」とするようにしている。 これにより、たとえ増幅アンプ１４５，１４５　の特性
により、入力光に対してＣＣＤラインセンサ１４のセン
サ出力１４ｅが変化しない範囲が存在するような動作を
した場合であっても、実際の出力と計算上の出力との誤
差をなくすことができる。

【００３６】本実施例では、基準黒レベルＶＢＫ、基準
白レベルＶＷＴ、中間レベルＶａの各データをそれぞれ
黒レベルメモリ１６ｂ、白レベルメモリ１６ｄ、中間レ
ベルメモリ１６ｆにそれぞれ格納し、これらのメモリ１
６ｂ，１６ｄ，１６ｆからビット単位で各データを読み
出して処理を行うようにしている。したがって、精度の
高い、ＣＣＤラインセンサ１４のリニアリティを生かし
たシェーディング補正処理が可能となる。次に、上記し
た構成における動作について説明する。図７は、シェー
ディング補正処理にかかる部分の動作を示すものである
。 まず、光源１１を消し、読み取り領域１３を暗闇にした
ときのセンサ出力１４ｅが求められる。

【００３７】このセンサ出力１４ｅはアナログ信号処理
回路１５に送られ、アナロクグ補正処理が施される。す
なわち、ランプ回路１５ａでクランプされ、サンプルホ
ールド回路１５ｂでサンプルホールドされた後、ＡＤＣ
１５ｃでデジタル値に変換される。

【００３８】このデジタル信号はシェーディング補正処
理回路１６に送られ、基準黒レベルデータＶＢＫの生成
に供される。すなわち、基準黒レベル発生回路１６ａに
より、アナログ信号処理回路１５からの光源１１を消し
た状態での出力をＣＣＤラインセンサ１４のビット単位
で複数主走査回数分加算した際の、その平均が求められ
る。そして、これが基準黒レベルデータＶＢＫとして黒
レベルメモリ１６ｂに格納される。続いて、光源１１を
点灯させ、白基準板２１を読み取ったときのセンサ出力
１４ｅが求められる。

【００３９】このセンサ出力１４ｅは、同様にアナログ
信号処理回路１５を介してシェーディング補正処理回路
１６に送られ、基準白レベルデータＶＷＴの生成に供さ
れる。すなわち、基準白レベル発生回路１６ｃにより、
アナログ信号処理回路１５からの白基準板２１を読み取
ったときの出力をＣＣＤラインセンサ１４のビット単位
で複数主走査回数分加算した際の、その平均が求められ
る。そして、これが基準白レベルデータＶＷＴとして白
レベルメモリ１６ｄに格納される。

【００４０】この後、光源１１を点灯させたままの状態
で、たとえば白基準板２１よりも反射率の低いグレイス
ケール（図示していない）を読み取ったときのセンサ出
力１４ｅが求められる。

【００４１】このセンサ出力１４ｅは、同様にアナログ
信号処理回路１５を介してシェーディング補正処理回路
１６に送られ、中間レベルデータＶａの生成に供される
。すなわち、中間レベル発生回路１６ｅにより、アナロ
グ信号処理回路１５からのグレイスケールを読み取った
ときの出力をＣＣＤラインセンサ１４のビット単位で複
数主走査回数分加算した際の、その平均が求められる。 そして、これが中間レベルデータＶａとして中間レベル
メモリ１６ｆに格納される。

【００４２】こうして、基準黒レベルＶＢＫ、基準白レ
ベルＶＷＴ、中間レベルＶａの各データがそれぞれのメ
モリ１６ｂ，１６ｄ，１６ｆに格納されると、これらを
もとに入力光に対してＣＣＤラインセンサ１４が反応し
ない範囲の反射率上の点ｘが算出される。

【００４３】一方、この状態において、原稿１０の読み
取りが実行されたとする。すると、このセンサ出力１４
ｅはアナログ信号処理回路１５に送られ、同様にして、
ランプ回路１５ａでクランプされ、サンプルホールド回
路１５ｂでサンプルホールドされた後、ＡＤＣ１５ｃで
デジタル値に変換される。

【００４４】このデジタル信号はシェーディング補正処
理回路１６に送られ、正規化処理に供される。すなわち
、画像信号処理回路１６ｇにより、アナログ信号処理回
路１５からの原稿１０を読み取ったときの出力に対し、
それぞれのメモリ１６ｂ，１６ｄ，１６ｆよりビット単
位で読み出される基準黒レベルデータＶＢＫ、基準白レ
ベルデータＶＷＴ、中間レベルデータＶａを用いてシェ
ーディング補正処理が施される。このシェーディング補
正後の信号はデータ処理装置１７に送られ、ここで所定
の処理が行われる。上記したように、ＣＣＤラインセン
サの入力と出力との関係を正確に再現できるようにして
いる。

【００４５】すなわち、基準黒レベルと基準白レベルと
に加え、これらの中間である中間レベルを使ってシェー
ディング補正処理を行うようにしている。これにより、
ＣＣＤラインセンサに光源を消した状態から少量の光量
を入力しても出力に変化がみられず、ある一定の光量に
達した時点から入力光と出力電圧との関係がリニアとな
る場合、このリニアとなる部分については基準白レベル
と中間レベルとによって再現し、入力光の変化に対して
出力が変化しない範囲については別の処理を行うことで
、実際の出力と計算上の出力との誤差をなくすことがで
きる。したがって、ＣＣＤラインセンサの入力光に対す
る出力電圧のリニアリティを最大限に生かすことが可能
となるため、増幅アンプの出力がリニアでない場合でも
、精度の高いシェーディング補正処理を実現し得るもの
である。

【００４６】なお、上記実施例においては、中間レベル
データの生成に白基準板よりも反射率の低いグレイスケ
ールを用いるようにしたが、これに限らず、たとえば白
基準板に透過率のみが変化する（分光特性は変化しない
）フィルタを付したものを利用するようにしても良い。 この場合、フィルタはＣＣＤラインセンサに入射される
光信号の振幅のみを制限するものであるから、白基準板
に直接つける必要はなく、たとえば光源より原稿ガラス
を透過し、原稿で反射された光がミラーなどを介して光
学レンズで集光されてＣＣＤラインセンサに結像される
といった光路の途中ならばどの位置にも設置可能であり
、中間レベルデータの生成時にのみフィルタを光が通過
するように制御することで容易に実施することができる
。その他、発明の要旨を変えない範囲において、種々変
形実施可能なことは勿論である。

【００４７】

【発明の効果】以上、詳述したようにこの発明によれば
、光電変換素子の高感度化を図る目的で設けられる増幅
アンプの特性がリニアでない場合にも、精度の高いシェ
ーディング補正処理を行い得る画像入力装置を提供でき
る。

【図面の簡単な説明】

【図１】この発明の一実施例にかかる画像入力装置を概
略的に示す構成図。

【図２】同じく、画像入力装置の構成の要部を示すブロ
ック図。

【図３】同じく、ＣＣＤラインセンサの概略を示す構成
図。

【図４】同じく、ＣＣＤラインセンサの動作を説明する
ために示す信号波形図。

【図５】同じく、ＣＣＤラインセンサの出力特性を説明
するために示す図。

【図６】同じく、シェーディング補正処理について説明
するために示す図。

【図７】同じく、シェーディング補正処理にかかる動作
を説明するために示すフローチャート。

【図８】理想的なシェーディング補正処理について説明
するために示す図。

【図９】従来技術とその問題点を説明するために示すシ
ェーディング補正処理の概略説明図。

【符号の説明】

１０…原稿、１１…照明用光源、１２…光学レンズ、１
４…ＣＣＤラインセンサ（光電変換素子）、１４１　…
フォトダイオードアレイ、１４３　…シフトゲート、１
４４　…ＣＣＤアナログシフトレジスタ、１４５　…増
幅アンプ、１５…アナログ信号処理回路、１５ａ…クラ
ンプ回路、１５ｂ…サンプルホールド回路、１５ｃ…Ａ
ＤＣ、１６…シェーディング補正処理回路、１６ａ…基
準黒レベル発生回路、１６ｂ…黒レベルメモリ、１６ｃ
…基準白レベル発生回路、１６ｄ…白レベルメモリ、１
６ｅ…中間レベル発生回路、１６ｆ…中間レベルメモリ
、１６ｇ…画像信号処理回路、１７…データ処理装置、
２１…白基準板。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　画像データを読み取る読取手段と、こ
   の読取手段からの出力をビット単位に複数主走査回数分
   演算処理して、第１の色の基準レベルと第２の色の基準
   レベルとを生成する第１の生成手段と、この第１の生成
   手段によって生成された第１の色の基準レベルと第２の
   色の基準レベルとの中間の色のレベルを有する基準中間
   レベルを生成する第２の生成手段と、前記第１の生成手
   段によって生成された第１の色の基準レベルと第２の色
   の基準レベル、並びに前記第２の生成手段によって生成
   された基準中間レベルを用いて、前記読取手段で読み取
   られた画像データをビット単位に補正する補正手段とを
   具備したことを特徴とする画像入力装置。