JPH05259909A - 自動オフセット電圧補正方法 - Google Patents
自動オフセット電圧補正方法Info
- Publication number
- JPH05259909A JPH05259909A JP5584892A JP5584892A JPH05259909A JP H05259909 A JPH05259909 A JP H05259909A JP 5584892 A JP5584892 A JP 5584892A JP 5584892 A JP5584892 A JP 5584892A JP H05259909 A JPH05259909 A JP H05259909A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- analog
- reference voltage
- digital conversion
- offset voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】アナログ／ディジタル変換回路を使用してアナ
ログ信号をディジタル信号に変換するときの直流オフセ
ット電圧変換誤差を補正する方法に関し、環境温度、部
品の経時変化の原因により発生したオフセット電圧誤差
を自動的に補正するオフセット電圧補正方法を実現する
ことを目的とする。 【構成】アナログマルチプレクサ１と、サンプルホール
ド回路２と、Ａ／Ｄ変換回路３と、制御回路４からなる
Ａ／Ｄ変換装置において、基準電圧発生回路５と、記憶
回路６と、減算回路７を設け、基準電圧発生回路５の発
生する基準電圧をフレーム毎にＡ／Ｄ変換回路３にてデ
ィジタル信号に変換し、その値と基準電圧の差をオフセ
ット電圧補正値として記憶回路６に記憶しておき、複数
のチャンネルから入力するアナログ信号をＡ／Ｄ変換回
路３にてＡ／Ｄ変換した値から記憶回路６の出力する補
正値を減算するように構成する。
ログ信号をディジタル信号に変換するときの直流オフセ
ット電圧変換誤差を補正する方法に関し、環境温度、部
品の経時変化の原因により発生したオフセット電圧誤差
を自動的に補正するオフセット電圧補正方法を実現する
ことを目的とする。 【構成】アナログマルチプレクサ１と、サンプルホール
ド回路２と、Ａ／Ｄ変換回路３と、制御回路４からなる
Ａ／Ｄ変換装置において、基準電圧発生回路５と、記憶
回路６と、減算回路７を設け、基準電圧発生回路５の発
生する基準電圧をフレーム毎にＡ／Ｄ変換回路３にてデ
ィジタル信号に変換し、その値と基準電圧の差をオフセ
ット電圧補正値として記憶回路６に記憶しておき、複数
のチャンネルから入力するアナログ信号をＡ／Ｄ変換回
路３にてＡ／Ｄ変換した値から記憶回路６の出力する補
正値を減算するように構成する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はアナログ／ディジタル変
換回路を使用してアナログ信号をディジタル信号に変換
するときの直流オフセット電圧変換誤差を補正する方法
に関する。
換回路を使用してアナログ信号をディジタル信号に変換
するときの直流オフセット電圧変換誤差を補正する方法
に関する。
【０００２】例えば、赤外線撮像装置は、赤外線センサ
を一列に配置し、これをスキャンすることにより、１フ
レームの画像を作成している。かかる赤外線映像装置
は、高分解能、高速処理化の要求に伴い、高速高分解能
のアナログ／ディジタル（以下Ａ／Ｄと称する）変換回
路が必要になる。しかし、高速高分解能のＡ／Ｄ変換回
路は高価であり、入手も困難である。
を一列に配置し、これをスキャンすることにより、１フ
レームの画像を作成している。かかる赤外線映像装置
は、高分解能、高速処理化の要求に伴い、高速高分解能
のアナログ／ディジタル（以下Ａ／Ｄと称する）変換回
路が必要になる。しかし、高速高分解能のＡ／Ｄ変換回
路は高価であり、入手も困難である。
【０００３】そこで、低速高分解能のＡ／Ｄ変換回路を
複数系統使用することにより、高速高分解能のＡ／Ｄ変
換回路として構成し使用している。図６は赤外線撮像の
動作を説明する図である。例えば、赤外線センサ１００
は縦に１２０個のセンサが配置されており、センサ１〜
３０を系統１でＡ／Ｄ変換を行い、同様にセンサ３１〜
６０を系統２で、センサ６１〜９０を系統３で、センサ
９１〜１２０を系統３でＡ／Ｄ変換する。
複数系統使用することにより、高速高分解能のＡ／Ｄ変
換回路として構成し使用している。図６は赤外線撮像の
動作を説明する図である。例えば、赤外線センサ１００
は縦に１２０個のセンサが配置されており、センサ１〜
３０を系統１でＡ／Ｄ変換を行い、同様にセンサ３１〜
６０を系統２で、センサ６１〜９０を系統３で、センサ
９１〜１２０を系統３でＡ／Ｄ変換する。
【０００４】Ａ／Ｄ変換したデータはフレームメモリ２
００の１列目のそれぞれ対応する位置に書き込まれる。
ついで、入力する画像がスキャンされ次の列の映像が入
力されると、同様に、系統１〜４でＡ／Ｄ変換を行い、
２列目のそれぞれ対応する位置にＡ／Ｄ変換したデータ
が書き込まれる。この様にしてｉ列までのデータを書き
込むことにより、１フレームの画像がフレームメモリ２
００に書き込まれ、これを横方向に読み出すことによ
り、テレビ画像データに変換して出力する。
００の１列目のそれぞれ対応する位置に書き込まれる。
ついで、入力する画像がスキャンされ次の列の映像が入
力されると、同様に、系統１〜４でＡ／Ｄ変換を行い、
２列目のそれぞれ対応する位置にＡ／Ｄ変換したデータ
が書き込まれる。この様にしてｉ列までのデータを書き
込むことにより、１フレームの画像がフレームメモリ２
００に書き込まれ、これを横方向に読み出すことによ
り、テレビ画像データに変換して出力する。
【０００５】このような、複数の系統のＡ／Ｄ変換回路
を使用した場合に、系統毎に直流オフセット電圧が異な
ると輝度差のあるムラのある画面となり、画質を損なう
ことになる。
を使用した場合に、系統毎に直流オフセット電圧が異な
ると輝度差のあるムラのある画面となり、画質を損なう
ことになる。
【０００６】かかるＡ／Ｄ変換回路毎に異なるオフセッ
ト電圧を自動的に補正する方法が要求されている。
ト電圧を自動的に補正する方法が要求されている。
【０００７】
【従来の技術】図７は従来例を説明する図を示す。図中
の１１Ａ〜１ＮＡはＡ／Ｄ変換装置であり、１はアナロ
グマルチプレクサ、２はサンプルホールド回路、３はＡ
／Ｄ変換回路、３Ａはオフセット調整回路、４は制御回
路である。
の１１Ａ〜１ＮＡはＡ／Ｄ変換装置であり、１はアナロ
グマルチプレクサ、２はサンプルホールド回路、３はＡ
／Ｄ変換回路、３Ａはオフセット調整回路、４は制御回
路である。
【０００８】アナログマルチプレクサ１は入力されるア
ナログのｍチャンネル（以下ＣＨと称する）の信号の中
の１つのＣＨを選択出力し、サンプルホールド回路２で
一時的にホールドし、Ａ／Ｄ変換回路３でｎビットのデ
ィジタル信号に変換して出力する。制御回路４はサンプ
ルホールド、Ａ／Ｄ変換のタイミングを制御する制御信
号を出力する。
ナログのｍチャンネル（以下ＣＨと称する）の信号の中
の１つのＣＨを選択出力し、サンプルホールド回路２で
一時的にホールドし、Ａ／Ｄ変換回路３でｎビットのデ
ィジタル信号に変換して出力する。制御回路４はサンプ
ルホールド、Ａ／Ｄ変換のタイミングを制御する制御信
号を出力する。
【０００９】上述の構成において、Ａ／Ｄ変換装置１１
Ａ〜１ＮＡはそれぞれオフセット電圧が異なるので、オ
フセット調整回路３Ａによりオフセット電圧が等しくな
るように調整している。
Ａ〜１ＮＡはそれぞれオフセット電圧が異なるので、オ
フセット調整回路３Ａによりオフセット電圧が等しくな
るように調整している。
【００１０】
【発明が解決しようとする課題】上述の従来例において
は、複数のＡ／Ｄ変換装置１１Ａ〜１ＮＡ内のオフセッ
ト調整回路３Ａにより、オフセット電圧を調整してい
る。
は、複数のＡ／Ｄ変換装置１１Ａ〜１ＮＡ内のオフセッ
ト調整回路３Ａにより、オフセット電圧を調整してい
る。
【００１１】しかし、調整を行う時点では、複数のＡ／
Ｄ変換装置１１Ａ〜１ＮＡのオフセット電圧を等しくな
るように調整することは可能であるが、環境温度、部品
の経時変化等により、Ａ／Ｄ変換装置１１Ａ〜１１ＮＡ
毎に異なるオフセット電圧が発生し、画質を劣化させて
しまう。
Ｄ変換装置１１Ａ〜１ＮＡのオフセット電圧を等しくな
るように調整することは可能であるが、環境温度、部品
の経時変化等により、Ａ／Ｄ変換装置１１Ａ〜１１ＮＡ
毎に異なるオフセット電圧が発生し、画質を劣化させて
しまう。
【００１２】本発明は環境温度、部品の経時変化の原因
により発生したオフセット電圧を自動的に補正するオフ
セット電圧補正方法を実現しようとする。
により発生したオフセット電圧を自動的に補正するオフ
セット電圧補正方法を実現しようとする。
【００１３】
【課題を解決するための手段】図１は本発明の原理を説
明するブロック図である。図中の１は複数のチャンネル
ＣＨ１〜ＣＨｍのアナログ信号源を入力とし、その中の
１つのチャンネルを選択して出力するアナログマルチプ
レクサであり、２はアナログマルチプレクサ１の出力を
一時的に保存するサンプルホールド回路であり、３はサ
ンプルホールド回路２のアナログ信号をディジタル信号
に変換するＡ／Ｄ変換回路であり、４はサンプルホール
ド、Ａ／Ｄ変換のタイミングを制御する制御回路であ
る。
明するブロック図である。図中の１は複数のチャンネル
ＣＨ１〜ＣＨｍのアナログ信号源を入力とし、その中の
１つのチャンネルを選択して出力するアナログマルチプ
レクサであり、２はアナログマルチプレクサ１の出力を
一時的に保存するサンプルホールド回路であり、３はサ
ンプルホールド回路２のアナログ信号をディジタル信号
に変換するＡ／Ｄ変換回路であり、４はサンプルホール
ド、Ａ／Ｄ変換のタイミングを制御する制御回路であ
る。
【００１４】また、５はアナログマルチプレクサ１の１
つのチャンネルＣＨ１に入力する基準電圧を発生する基
準電圧発生回路であり、６は基準電圧をサンプルホール
ド回路２を介して、Ａ／Ｄ変換回路３にてＡ／Ｄ変換し
た値を記憶する記憶回路であり、７は複数のチャンネル
ＣＨ２〜ＣＨｍから入力するアナログ信号をサンプルホ
ールド回路２を介して、Ａ／Ｄ変換回路３にてＡ／Ｄ変
換した値と、記憶回路６の出力の差をとる減算回路であ
り、アナログマルチプレクサ１に入力される基準電圧発
生回路５の発生する基準電圧をフレーム毎にＡ／Ｄ変換
回路３にてディジタル信号に変換し、その値を記憶回路
６に記憶しておき、複数のチャンネルＣＨ２〜ＣＨｍか
ら入力するアナログ信号をＡ／Ｄ変換回路３にてＡ／Ｄ
変換した値から記憶回路６に記憶したデータと基準電圧
との差を減算することによりオフセット電圧を補正す
る。
つのチャンネルＣＨ１に入力する基準電圧を発生する基
準電圧発生回路であり、６は基準電圧をサンプルホール
ド回路２を介して、Ａ／Ｄ変換回路３にてＡ／Ｄ変換し
た値を記憶する記憶回路であり、７は複数のチャンネル
ＣＨ２〜ＣＨｍから入力するアナログ信号をサンプルホ
ールド回路２を介して、Ａ／Ｄ変換回路３にてＡ／Ｄ変
換した値と、記憶回路６の出力の差をとる減算回路であ
り、アナログマルチプレクサ１に入力される基準電圧発
生回路５の発生する基準電圧をフレーム毎にＡ／Ｄ変換
回路３にてディジタル信号に変換し、その値を記憶回路
６に記憶しておき、複数のチャンネルＣＨ２〜ＣＨｍか
ら入力するアナログ信号をＡ／Ｄ変換回路３にてＡ／Ｄ
変換した値から記憶回路６に記憶したデータと基準電圧
との差を減算することによりオフセット電圧を補正す
る。
【００１５】
【作用】アナログマルチプレクサ１のＣＨ１に基準電圧
発生回路５の発生する基準電圧を入力し、サンプルホー
ルド回路２でホールドし、Ａ／Ｄ変換回路３でｎビット
のディジタル信号に変換する。
発生回路５の発生する基準電圧を入力し、サンプルホー
ルド回路２でホールドし、Ａ／Ｄ変換回路３でｎビット
のディジタル信号に変換する。
【００１６】基準電圧をディジタル変換した値を記憶回
路６に記憶しておき、ＣＨ２〜ＣＨｍのアナログ入力信
号をＡ／Ｄ変換した値から、記憶回路６に記憶したデー
タと基準電圧との差を減算回路７で求めることにより、
オフセット電圧を補正することができる。
路６に記憶しておき、ＣＨ２〜ＣＨｍのアナログ入力信
号をＡ／Ｄ変換した値から、記憶回路６に記憶したデー
タと基準電圧との差を減算回路７で求めることにより、
オフセット電圧を補正することができる。
【００１７】
【実施例】図２は本発明の実施例を説明する図である。
図は４ＣＨのアナログマルチプレクサ１を使用するＡ／
Ｄ変換装置１１〜１４から構成した例である。図中の１
はアナログマルチプレクサ、２はサンプルホールド回
路、３は入力アナログ変換電圧レンジが±１Ｖで分解能
が８ビットのＡ／Ｄ変換回路、４は制御回路、６は記憶
回路、７は減算回路である。
図は４ＣＨのアナログマルチプレクサ１を使用するＡ／
Ｄ変換装置１１〜１４から構成した例である。図中の１
はアナログマルチプレクサ、２はサンプルホールド回
路、３は入力アナログ変換電圧レンジが±１Ｖで分解能
が８ビットのＡ／Ｄ変換回路、４は制御回路、６は記憶
回路、７は減算回路である。
【００１８】アナログマルチプレクサ１のＣＨ１には基
準電圧として回路アースを入力し、ＣＨ２〜４にアナロ
グのセンサ出力を接続している。図３は本発明の実施例
のタイムチャートである。タイムチャートにより図２の
動作を説明する。タイムチャート内の丸付き数字は図２
の丸付き数字で示した点の信号波形を示す。
準電圧として回路アースを入力し、ＣＨ２〜４にアナロ
グのセンサ出力を接続している。図３は本発明の実施例
のタイムチャートである。タイムチャートにより図２の
動作を説明する。タイムチャート内の丸付き数字は図２
の丸付き数字で示した点の信号波形を示す。
【００１９】 アナログマルチプレクサ１に入力する
電圧を示す。ここではＣＨ１には基準電圧、すなわち回
路アース電位０Ｖを入力し、ＣＨ２〜４はセンサ出力を
入力し、その電圧は＋０．５Ｖ、＋０．３Ｖ、−０．５
Ｖとする。
電圧を示す。ここではＣＨ１には基準電圧、すなわち回
路アース電位０Ｖを入力し、ＣＨ２〜４はセンサ出力を
入力し、その電圧は＋０．５Ｖ、＋０．３Ｖ、−０．５
Ｖとする。
【００２０】 制御回路４の発生するＣＨ指定アドレ
ス信号である。 ＣＨ指定アドレス信号によりアナログマルチプレク
サ１が出力する信号である。この信号にはアナログマル
チプレクサ１のオフセット電圧Ｖ１を含んでいる。
ス信号である。 ＣＨ指定アドレス信号によりアナログマルチプレク
サ１が出力する信号である。この信号にはアナログマル
チプレクサ１のオフセット電圧Ｖ１を含んでいる。
【００２１】 サンプルホールド信号である。 サンプルホールド回路２によりサンプルホールドし
た出力であり、サンプルホールド回路２で発生したオフ
セット電圧とで発生したオフセット電圧Ｖ１が加算さ
れたオフセット電圧Ｖ２を含んでいる。
た出力であり、サンプルホールド回路２で発生したオフ
セット電圧とで発生したオフセット電圧Ｖ１が加算さ
れたオフセット電圧Ｖ２を含んでいる。
【００２２】 Ａ／Ｄ変換信号である。 サンプルホールド回路２の出力をＡ／Ｄ変換回路３
で変換した８ビットのディジタル信号である。この信号
はＡ／Ｄ変換回路３で発生したオフセット電圧とで発
生したオフセット電圧Ｖ２が加算されたオフセット電圧
Ｖ３を含んだデータとなっている。
で変換した８ビットのディジタル信号である。この信号
はＡ／Ｄ変換回路３で発生したオフセット電圧とで発
生したオフセット電圧Ｖ２が加算されたオフセット電圧
Ｖ３を含んだデータとなっている。
【００２３】 記憶回路６の動作を示す。記憶回路６
は８ビットで構成されており、ＣＨ１では、入力電圧０
ＶをＡ／Ｄ変換したＡ／Ｄ変換回路３の出力を書き込
む。ＣＨ２〜４では読み出しを行う。
は８ビットで構成されており、ＣＨ１では、入力電圧０
ＶをＡ／Ｄ変換したＡ／Ｄ変換回路３の出力を書き込
む。ＣＨ２〜４では読み出しを行う。
【００２４】 減算回路７の入力端子ＡにはＡ／Ｄ変
換回路３の出力を接続し、入力端子Ｂには記憶回路６の
出力を接続し、減算回路７はＡ−Ｂの演算を行い出力端
子Ｃより出力することにより、オフセット電圧を補正す
ることができる。
換回路３の出力を接続し、入力端子Ｂには記憶回路６の
出力を接続し、減算回路７はＡ−Ｂの演算を行い出力端
子Ｃより出力することにより、オフセット電圧を補正す
ることができる。
【００２５】この様な補正動作をＡ／Ｄ変換装置１１〜
１４が行うことにより、Ａ／Ｄ変換装置１１〜１４が発
生する異なったオフセット電圧を自動的に且つ恒久的に
無くすることが可能となる。
１４が行うことにより、Ａ／Ｄ変換装置１１〜１４が発
生する異なったオフセット電圧を自動的に且つ恒久的に
無くすることが可能となる。
【００２６】図４は本発明のその他の実施例を説明する
図（１）である。図は図２の構成にタイマ４Ａを設けた
ものであり、タイマ４Ａがタイミング信号を発生した時
のみ、ＣＨ１に入力する基準電圧のＡ／Ｄ変換を行い、
記憶回路６に書き込まれているオフセット電圧の補正値
を書き換えるように構成したものである。
図（１）である。図は図２の構成にタイマ４Ａを設けた
ものであり、タイマ４Ａがタイミング信号を発生した時
のみ、ＣＨ１に入力する基準電圧のＡ／Ｄ変換を行い、
記憶回路６に書き込まれているオフセット電圧の補正値
を書き換えるように構成したものである。
【００２７】図５は本発明のその他の実施例を説明する
図（２）を示す。図は赤外線撮像装置の例であり、Ａ／
Ｄ変換装置１１〜１Ｎから構成している。図中、図２と
同一符号は同一構成品を示す。
図（２）を示す。図は赤外線撮像装置の例であり、Ａ／
Ｄ変換装置１１〜１Ｎから構成している。図中、図２と
同一符号は同一構成品を示す。
【００２８】また、８は赤外線エネルギーを走査・集光
する光学系であり、９は光学系８の出力を光電変換する
検出器であり、１Ａは検出器９の出力を増幅する増幅
器、７Ａは減算回路７から出力される画像ディジタル信
号をテレビフォーマットに変換するスキャンコンバー
タ、４Ｂは制御回路４および全体を制御するシステム制
御回路である。
する光学系であり、９は光学系８の出力を光電変換する
検出器であり、１Ａは検出器９の出力を増幅する増幅
器、７Ａは減算回路７から出力される画像ディジタル信
号をテレビフォーマットに変換するスキャンコンバー
タ、４Ｂは制御回路４および全体を制御するシステム制
御回路である。
【００２９】図は光学系８により、赤外線エネルギー走
査・集光し、その出力を検出器９で光電変換する。この
検出器９の出力は微弱であるので増幅器１Ａで増幅し、
アナログマルチプレクサ１に入力する。マルチプレクサ
１〜減算回路７の動作は図２で説明したと同じ動作によ
りオフセット電圧を補正する。補正を行った減算回路７
の出力はスキャンコンバータ７Ａに入力され、テレビフ
ォーマットの信号に変換して出力される。
査・集光し、その出力を検出器９で光電変換する。この
検出器９の出力は微弱であるので増幅器１Ａで増幅し、
アナログマルチプレクサ１に入力する。マルチプレクサ
１〜減算回路７の動作は図２で説明したと同じ動作によ
りオフセット電圧を補正する。補正を行った減算回路７
の出力はスキャンコンバータ７Ａに入力され、テレビフ
ォーマットの信号に変換して出力される。
【００３０】
【発明の効果】本発明によれば、複数のアナログ信号を
入力するマルチプレクサの１つの入力に基準電圧を接続
し、基準電圧をＡ／Ｄ変換したディジタルデータを記憶
回路に記憶しておき、アナログ信号をＡ／Ｄ変換したデ
ィジタルデータと記憶回路に記憶したデータと基準電圧
との差をとることにより、自動的に且つ恒久的にオフセ
ット電圧を補正することができる。
入力するマルチプレクサの１つの入力に基準電圧を接続
し、基準電圧をＡ／Ｄ変換したディジタルデータを記憶
回路に記憶しておき、アナログ信号をＡ／Ｄ変換したデ
ィジタルデータと記憶回路に記憶したデータと基準電圧
との差をとることにより、自動的に且つ恒久的にオフセ
ット電圧を補正することができる。
【００３１】また、複数のＡ／Ｄ変換装置を使用する赤
外線撮像装置に使用した場合には、輝度差のない均一な
赤外線画像を得ることができる。
外線撮像装置に使用した場合には、輝度差のない均一な
赤外線画像を得ることができる。
【図１】 本発明の原理を説明するブロック図
【図２】 本発明の実施例を説明する図
【図３】 本発明の実施例のタイムチャート
【図４】 本発明のその他の実施例を説明する図（１）
【図５】 本発明のその他の実施例を説明する図（２）
【図６】 赤外線撮像の動作を説明する図
【図７】 従来例を説明する図
１ アナログマルチプレクサ １Ａ 増幅器 ２ サンプルホールド回路 ３ Ａ／Ｄ変換回路 ３Ａ オフセット調整回路 ４ 制御回路 ４Ａ タイマ ４Ｂ システム制御回路 ５ 基準電圧発生回路 ６ 記憶回路 ７ 減算回路 ７Ａ スキャンコンバータ ８ 光学系 ９ 検出器 １１〜１Ｎ、１１Ａ〜１ＮＡ Ａ／Ｄ変換装置 １００ 赤外線センサ ２００ フレームメモリ
Claims (3)
- 【請求項１】 複数のチャンネル（ＣＨ１〜ＣＨｍ）の
アナログ信号源を入力とし、その中の１つのチャンネル
を選択して出力するアナログマルチプレクサ（１）と、 前記アナログマルチプレクサ（１）の出力を一時的に保
存するサンプルホールド回路（２）と、 前記サンプルホールド回路（２）のアナログ信号をディ
ジタル信号に変換するアナログ／ディジタル変換回路
（３）と、 サンプルホールド、アナログ／ディジタル変換のタイミ
ングを制御する制御回路（４）からなるアナログ／ディ
ジタル変換装置において、 前記アナログマルチプレクサ（１）の１つのチャンネル
（ＣＨ１）に入力する基準電圧を発生する基準電圧発生
回路（５）と、 前記基準電圧を前記サンプルホールド回路（２）を介し
て、前記アナログ／ディジタル変換回路（３）にてアナ
ログ／ディジタル変換した値を記憶する記憶回路（６）
と、 複数のチャンネル（ＣＨ２〜ＣＨｍ）から入力するアナ
ログ信号を前記サンプルホールド回路（２）を介して、
前記アナログ／ディジタル変換回路（３）にてアナログ
／ディジタル変換した値と、前記記憶回路（６）の出力
の差をとる減算回路（７）を設け、 前記アナログマルチプレクサ（１）に入力される前記基
準電圧発生回路（５）の発生する基準電圧をフレーム毎
に前記アナログ／ディジタル変換回路（３）にてディジ
タル信号に変換し、その値を前記記憶回路（６）に記憶
しておき、複数のチャンネル（ＣＨ２〜ＣＨｍ）から入
力するアナログ信号を前記アナログ／ディジタル変換回
路（３）にてアナログ／ディジタル変換した値から前記
記憶回路（６）に記憶したデータと基準電圧との差デー
タを減算することを特徴とする自動オフセット電圧補正
方法。 - 【請求項２】 前記制御回路（４）にタイマ（４Ａ）を
設け、前記タイマ（４Ａ）の発生するタイミング信号に
より、前記アナログマルチプレクサ（１）に入力される
前記基準電圧発生回路（５）の発生する基準電圧を前記
アナログ／ディジタル変換回路（３）にてディジタル変
換し、その値を前記記憶回路（６）に記憶しておき、複
数のチャンネル（ＣＨ２〜ＣＨｍ）から入力するアナロ
グ信号を前記アナログ／ディジタル変換回路（３）にて
アナログ／ディジタル変換した値から前記記憶回路
（６）に記憶したデータと基準電圧との差データを減算
することを特徴とする請求項１記載の自動オフセット電
圧補正方法。 - 【請求項３】 前記基準電圧発生回路（５）の発生する
基準電圧として、アース電位を使用することを特徴とす
る請求項１記載の自動オフセット電圧補正方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5584892A JPH05259909A (ja) | 1992-03-16 | 1992-03-16 | 自動オフセット電圧補正方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5584892A JPH05259909A (ja) | 1992-03-16 | 1992-03-16 | 自動オフセット電圧補正方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259909A true JPH05259909A (ja) | 1993-10-08 |
Family
ID=13010456
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5584892A Pending JPH05259909A (ja) | 1992-03-16 | 1992-03-16 | 自動オフセット電圧補正方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259909A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186493A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 直並列型ａ／ｄ変換器のオフセット補正方式 |
| JP2006222654A (ja) * | 2005-02-09 | 2006-08-24 | Denso Corp | コンパレータ回路 |
| JP2008203882A (ja) * | 2008-05-01 | 2008-09-04 | Seiko Epson Corp | 電気光学装置の駆動回路、電気光学装置および電子機器 |
| WO2010137168A1 (ja) * | 2009-05-29 | 2010-12-02 | 三菱電機株式会社 | アナログユニット |
| JP2013021439A (ja) * | 2011-07-08 | 2013-01-31 | New Japan Radio Co Ltd | 逐次比較型ａｄ変換方法および装置 |
| JP2013048471A (ja) * | 2012-10-24 | 2013-03-07 | Mitsubishi Electric Corp | アナログユニット |
| CN116416889A (zh) * | 2021-12-31 | 2023-07-11 | 格科微电子（上海）有限公司 | 改善面板显示效果的方法及装置、芯片 |
| CN116661532A (zh) * | 2021-12-28 | 2023-08-29 | 嘉兴微磁超导科技有限公司 | 一种用于低温squid锁定工作直流偏置自动抵扣电路 |
-
1992
- 1992-03-16 JP JP5584892A patent/JPH05259909A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186493A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 直並列型ａ／ｄ変換器のオフセット補正方式 |
| JP2006222654A (ja) * | 2005-02-09 | 2006-08-24 | Denso Corp | コンパレータ回路 |
| JP2008203882A (ja) * | 2008-05-01 | 2008-09-04 | Seiko Epson Corp | 電気光学装置の駆動回路、電気光学装置および電子機器 |
| WO2010137168A1 (ja) * | 2009-05-29 | 2010-12-02 | 三菱電機株式会社 | アナログユニット |
| US8547256B2 (en) | 2009-05-29 | 2013-10-01 | Mitsubishi Electric Corporation | Analog unit |
| JP2013021439A (ja) * | 2011-07-08 | 2013-01-31 | New Japan Radio Co Ltd | 逐次比較型ａｄ変換方法および装置 |
| JP2013048471A (ja) * | 2012-10-24 | 2013-03-07 | Mitsubishi Electric Corp | アナログユニット |
| CN116661532A (zh) * | 2021-12-28 | 2023-08-29 | 嘉兴微磁超导科技有限公司 | 一种用于低温squid锁定工作直流偏置自动抵扣电路 |
| CN116416889A (zh) * | 2021-12-31 | 2023-07-11 | 格科微电子（上海）有限公司 | 改善面板显示效果的方法及装置、芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10986296B2 (en) | Solid-state image pickup device and control method thereof | |
| KR101105516B1 (ko) | 고체 촬상 장치와 촬상 방법 | |
| JP5847737B2 (ja) | 光電変換装置および撮像システム | |
| US7554476B2 (en) | Ad conversion method, apparatus thereof, solid-state imaging device, driving method thereof, and imaging apparatus | |
| JP2001245220A (ja) | 半導体固体撮像装置 | |
| US8749674B2 (en) | Solid-state imaging device, driving control method thereof, and imaging apparatus | |
| JP2013229852A (ja) | 光電変換装置および撮像システム | |
| JPH05259909A (ja) | 自動オフセット電圧補正方法 | |
| US5455622A (en) | Signal processing apparatus and method for offset compensation of CCD signals | |
| JPS6340071B2 (ja) | ||
| US5191445A (en) | Image reader | |
| US10560653B2 (en) | Image sensing apparatus and control method for performing analog-to-digital conversion | |
| JPH06284431A (ja) | ビデオカメラ | |
| JP2016076997A (ja) | 光電変換装置および撮像システム | |
| JP3091084B2 (ja) | 信号処理回路 | |
| JPH0738814A (ja) | 固体撮像装置 | |
| JP3117740B2 (ja) | 電子内視鏡装置用クランプ回路 | |
| JPH066674A (ja) | 撮像装置 | |
| JPH01865A (ja) | 画信号補正回路 | |
| JPS58212257A (ja) | 固体走査素子の感度ばらつき補正方式 | |
| JPH0779345A (ja) | イメージセンサ出力補正回路 | |
| JPH07298097A (ja) | 撮像装置 | |
| JPH0195671A (ja) | 画像読取装置 | |
| JP2014192542A (ja) | 撮像装置、半導体集積回路装置、及び、ａ／ｄ変換方法 | |
| JPS6235772A (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001121 |