JPH04338650A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH04338650A
JPH04338650A JP14145991A JP14145991A JPH04338650A JP H04338650 A JPH04338650 A JP H04338650A JP 14145991 A JP14145991 A JP 14145991A JP 14145991 A JP14145991 A JP 14145991A JP H04338650 A JPH04338650 A JP H04338650A
Authority
JP
Japan
Prior art keywords
film
source
semiconductor
thick
glass film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14145991A
Other languages
Japanese (ja)
Other versions
JP2711187B2 (en
Inventor
Takahisa Sakaemori
貴尚 栄森
Kazuto Niwano
和人 庭野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3141459A priority Critical patent/JP2711187B2/en
Publication of JPH04338650A publication Critical patent/JPH04338650A/en
Application granted granted Critical
Publication of JP2711187B2 publication Critical patent/JP2711187B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To reduce a resistance of a source and drain region of a transistor and to connect electrically it with an electrode accurately. CONSTITUTION:A glass film 10 including diffusion impurities is formed on a thick semiconductor film 6, which is etched with the patterned glass film 10 as a mask and is left as a thin film to form a channel region 7, and thereafter the impurities are diffused from the glass film 10 onto the thick-left semiconductor film 6 under the glass film 10 by heat-treatment to form a source and drain region 9.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】この発明は、半導体装置及びその
製造方法に関し、特にソース及びドレイン領域の抵抗の
小さいボトムゲート型の薄膜トランジスタとその製法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a bottom gate type thin film transistor with low resistance in the source and drain regions and a method for manufacturing the same.

【0002】0002

【従来の技術】薄膜トランジスタ(TFT:Thin 
Film Transistor) とは、例えば20
0オングストローム程度の薄い多結晶シリコン膜などを
トランジスタのチャネルとして用いるMOS型トランジ
スタであり、通常のMOS型トランジスタのようにシリ
コン基板内にチャネルを作る必要がなく、例えば通常の
MOS型トランジスタを基板内に形成し、酸化膜などで
被覆・絶縁した後でも、再びその領域上にMOS型トラ
ンジスタを形成することができる。このため、トランジ
スタの高集積化にとって有効な手段として研究開発が進
んでいる。
[Prior art] Thin film transistor (TFT)
For example, 20
This is a MOS transistor that uses a thin polycrystalline silicon film of about 0 angstroms as the transistor channel, and there is no need to create a channel in the silicon substrate like in a normal MOS transistor. Even after the region is formed and covered and insulated with an oxide film or the like, a MOS transistor can be formed again on that region. For this reason, research and development is progressing as an effective means for increasing the integration of transistors.

【0003】薄膜トランジスタは、ゲート電極がチャネ
ルの上に形成されるトップゲート型と、ゲート電極がチ
ャネルの下に形成されるボトムゲート型とに分けること
ができる。両者のどちらを用いるかは、製造する半導体
装置の製造方法に応じて異なる。
Thin film transistors can be divided into top gate types in which the gate electrode is formed above the channel and bottom gate types in which the gate electrode is formed below the channel. Which of the two is used depends on the manufacturing method of the semiconductor device to be manufactured.

【0004】図2に従来のボトムゲート型のPチャネル
MOSトランジスタの製造工程の主要断面図を示し、以
下にその製造方法を説明する。
FIG. 2 shows a main cross-sectional view of the manufacturing process of a conventional bottom gate type P-channel MOS transistor, and the manufacturing method will be explained below.

【0005】まず、図2(a) に示すように、半導体
基板1上に絶縁膜2を形成し、その上にゲート電極3を
形成する。その上にゲート酸化膜4と、ソース,ドレイ
ン及びチャネル領域となる、例えば不純物を添加してい
ない多結晶シリコン膜5を200オングストローム程度
堆積する。
First, as shown in FIG. 2(a), an insulating film 2 is formed on a semiconductor substrate 1, and a gate electrode 3 is formed thereon. Thereon, a gate oxide film 4 and, for example, a polycrystalline silicon film 5 to which impurities are not added, which will become the source, drain, and channel regions, are deposited to a thickness of about 200 angstroms.

【0006】次に、図2(b) に示すように、感光剤
8を塗布し、フォトリソグラフィ法により、所望の形に
パターニングした後、感光剤8をマスクとしてイオン注
入によりほう素イオンを多結晶シリコン膜5へ導入する
。この時の注入エネルギーは、イオンが多結晶シリコン
膜5内に留まるように設定する。
Next, as shown in FIG. 2(b), a photosensitive agent 8 is applied and patterned into a desired shape by photolithography, and then a large number of boron ions are implanted by ion implantation using the photosensitive agent 8 as a mask. Introduced into crystalline silicon film 5. The implantation energy at this time is set so that the ions remain within the polycrystalline silicon film 5.

【0007】次に、図2(c) に示すように、感光剤
8を除去し、熱処理によりほう素を拡散・活性化させP
+ 型のソース及びドレイン領域9を形成する。
Next, as shown in FIG. 2(c), the photosensitive agent 8 is removed, and boron is diffused and activated by heat treatment.
+ type source and drain regions 9 are formed.

【0008】次に、図2(d) に示すように、全面に
絶縁膜11を堆積し、該絶縁膜11に電極形成用の穴を
あけた後、ソース及びドレイン電極12を形成する。
Next, as shown in FIG. 2(d), an insulating film 11 is deposited over the entire surface, holes are made in the insulating film 11 for forming electrodes, and then source and drain electrodes 12 are formed.

【0009】[0009]

【発明が解決しようとする課題】従来の半導体装置の製
造方法は、以上のように構成されており、ソース,ドレ
イン及びチャネル領域を全て薄い多結晶シリコン膜で形
成しているので、ソース及びドレイン領域の抵抗値が大
きくなり、実効的にチャネル部分にかかる電圧が低下し
、MOSトランジスタの性能劣化の原因になるという問
題点があった。
[Problems to be Solved by the Invention] The conventional method for manufacturing a semiconductor device is constructed as described above, and since the source, drain, and channel regions are all formed of a thin polycrystalline silicon film, the source, drain, and There has been a problem in that the resistance value of the region increases, and the voltage effectively applied to the channel portion decreases, causing performance deterioration of the MOS transistor.

【0010】また、図2(d) の電極形成用の穴を形
成する工程において、絶縁膜の除去速度(エッチング・
レート)のばらつきのため、膜厚から計算される除去時
間よりも時間を増やす(オーバーエッチング)必要があ
り、このため、ソース及びドレイン領域である多結晶シ
リコン膜も一部除去されて、その厚さが非常に薄くなっ
たり、完全に除去される領域ができたりして、電極との
間で低抵抗で確実な電気的接続を得ることが困難である
などの問題点があった。
In addition, in the step of forming holes for forming electrodes in FIG. 2(d), the removal rate of the insulating film (etching
Due to variations in the removal time (rate), it is necessary to increase the removal time (over-etching) than the removal time calculated from the film thickness.As a result, part of the polycrystalline silicon film that is the source and drain regions is also removed, and the thickness There have been problems in that the material becomes very thin or there are areas where it is completely removed, making it difficult to obtain a reliable electrical connection with low resistance between the electrodes.

【0011】この発明は、上記のような問題点を解消す
るためになされたもので、トランジスタのソース及びド
レイン領域の抵抗を下げるとともに、電極との確実な電
気的接続を可能とする半導体装置及びその製造方法を得
ることを目的とする。
The present invention was made in order to solve the above-mentioned problems, and provides a semiconductor device and a device that can reduce the resistance of the source and drain regions of a transistor and also enable reliable electrical connection with electrodes. The purpose of this study is to obtain a manufacturing method for the same.

【0012】0012

【課題を解決するための手段】この発明に係る半導体装
置は、ソース及びドレイン領域を厚い半導体膜で形成し
たものである。
SUMMARY OF THE INVENTION In a semiconductor device according to the present invention, source and drain regions are formed of a thick semiconductor film.

【0013】また、この発明に係る半導体装置の製造方
法は、厚い半導体膜上に拡散用不純物を含んだガラス膜
を形成し、パターニングした上記ガラス膜をマスクとし
て上記厚い半導体膜をエッチングし薄く残してチャネル
部を形成した後、熱処理によりガラス膜から不純物を該
ガラス膜の下の、厚く残された半導体膜に拡散してソー
ス及びドレイン領域を形成するものである。
Further, the method for manufacturing a semiconductor device according to the present invention includes forming a glass film containing a diffusion impurity on a thick semiconductor film, and etching the thick semiconductor film using the patterned glass film as a mask to leave a thin layer. After forming a channel portion using heat treatment, impurities are diffused from the glass film into the thick remaining semiconductor film under the glass film to form source and drain regions.

【0014】[0014]

【作用】この発明における半導体装置は、ソース及びド
レイン領域を厚い半導体膜で形成したので、トランジス
タのソース及びドレイン領域の抵抗を下げ、電極との確
実な電気的接続を可能にする。
In the semiconductor device according to the present invention, the source and drain regions are formed of a thick semiconductor film, so that the resistance of the source and drain regions of the transistor can be lowered and reliable electrical connection with the electrodes can be achieved.

【0015】この発明における不純物入りガラス膜は、
厚い半導体膜を選択的に薄くエッチングするときのマス
クとなると同時に、残った厚い半導体膜に不純物を拡散
する拡散源となる。
[0015] The impurity-containing glass film in this invention is
It serves as a mask when selectively etching a thick semiconductor film thinner, and at the same time serves as a diffusion source for diffusing impurities into the remaining thick semiconductor film.

【0016】また、この発明におけるエッチングされず
に残った厚い半導体膜は、抵抗値の低いソース及びドレ
イン領域を形成すると同時に、ソース及びドレイン電極
用の穴を絶縁膜にあけるときのオーバーエッチングに対
し、膜厚が十分残るソース及びドレイン領域を形成して
、ソース及びドレイン電極と確実な電気的接続を得る。
In addition, the thick semiconductor film that remains unetched in the present invention forms source and drain regions with low resistance, and at the same time prevents over-etching when forming holes for source and drain electrodes in the insulating film. , forming source and drain regions with sufficient film thickness to obtain reliable electrical connections with the source and drain electrodes.

【0017】[0017]

【実施例】以下、この発明の一実施例を図について説明
する。図1はこの発明の一実施例による半導体装置の製
造工程の主要断面図を示し、以下にその製造方法を説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a main cross-sectional view of the manufacturing process of a semiconductor device according to an embodiment of the present invention, and the manufacturing method will be described below.

【0018】まず、図1(a) に示すように、半導体
基板1上に例えば5000〜10000オングストロー
ム程度の酸化膜を絶縁膜2としてCVD法によって堆積
する。その絶縁膜2上に例えば2000オングストロー
ム程度の多結晶シリコン膜をCVD法によって堆積し、
異方性エッチングによりゲート電極3を形成する。そし
て、その上にゲート酸化膜4として200〜300オン
グストローム程度の酸化膜と、不純物を添加していない
、例えば2000オングストローム程度の厚い多結晶シ
リコン膜6をCVD法によって堆積する。
First, as shown in FIG. 1A, an oxide film having a thickness of, for example, about 5,000 to 10,000 angstroms is deposited as an insulating film 2 on a semiconductor substrate 1 by the CVD method. For example, a polycrystalline silicon film of about 2000 angstroms is deposited on the insulating film 2 by the CVD method,
Gate electrode 3 is formed by anisotropic etching. Then, an oxide film of about 200 to 300 angstroms as a gate oxide film 4 and a thick polycrystalline silicon film 6 of about 2000 angstroms, for example, to which no impurities are added are deposited by CVD.

【0019】次に、図1(b) に示すように、ほう素
を含んだガラス膜10を全面にCVD法によって堆積し
た後に、フォトリソグラフィ法によりパターニングした
感光剤(ここでは図示しない)をマスクとして上記ガラ
ス膜10を異方性エッチングによって選択的に除去し、
さらに感光剤を除去する。その後、上記ガラス膜10を
マスクとしてチャネル部となる領域の多結晶シリコン膜
6を薄く、例えば200オングストローム程度残るよう
に異方性エッチングによって選択的に除去して、チャネ
ル領域7を形成する。
Next, as shown in FIG. 1B, a glass film 10 containing boron is deposited over the entire surface by CVD, and then a photosensitive material (not shown here) patterned by photolithography is applied as a mask. selectively removing the glass film 10 by anisotropic etching,
Furthermore, the photosensitizer is removed. Thereafter, using the glass film 10 as a mask, the polycrystalline silicon film 6 in the region that will become the channel portion is selectively removed by anisotropic etching so as to leave a thin layer, for example, about 200 angstroms, to form the channel region 7.

【0020】次に、図1(c) に示すように、900
度で10分間程度の熱処理により、上記ガラス膜10か
ら厚い多結晶シリコン膜6へほう素を拡散・活性化させ
、厚い多結晶シリコン膜6を濃度5×1020/cm3
 程度のP+ 型としたソース及びドレイン領域9に形
成した後、ガラス膜10を除去する。
Next, as shown in FIG. 1(c), 900
Boron is diffused and activated from the glass film 10 into the thick polycrystalline silicon film 6 by heat treatment for about 10 minutes at a temperature of
After forming the source and drain regions 9 of approximately P+ type, the glass film 10 is removed.

【0021】次に、図1(d) に示すように、全面に
絶縁膜11として例えば5000オングストローム程度
の酸化膜をCVD法によって堆積し、該絶縁膜11に電
極形成用の穴をあけた後、ソース及びドレイン電極12
を形成する。
Next, as shown in FIG. 1(d), an oxide film of, for example, about 5000 angstroms is deposited on the entire surface as an insulating film 11 by the CVD method, and holes for electrode formation are made in the insulating film 11. , source and drain electrodes 12
form.

【0022】このように、この実施例によれば、ソース
及びドレイン領域を厚膜化したので、トランジスタのソ
ース及びドレイン領域の抵抗を下げるとともに、電極と
の確実な電気的接続が可能になる。
As described above, according to this embodiment, the source and drain regions are thickened, so that the resistance of the source and drain regions of the transistor can be lowered, and reliable electrical connection with the electrodes can be achieved.

【0023】また、ソース及びドレイン領域を厚い半導
体膜で形成したので、抵抗値の低いソース及びドレイン
領域を形成でき、ソース及びドレイン電極用の穴を絶縁
膜にあけるときのオーバーエッチングに対し、膜厚が十
分残り、ソース及びドレイン電極と確実な電気的接続が
可能になる。
Furthermore, since the source and drain regions are formed of a thick semiconductor film, the source and drain regions can be formed with a low resistance value, and the film can be prevented from over-etching when making holes for the source and drain electrodes in the insulating film. Sufficient thickness remains to enable reliable electrical connection with the source and drain electrodes.

【0024】なお、上記実施例ではPチャネルトランジ
スタを形成するために、ほう素入りガラス膜を用いたが
、Nチャネルトランジスタを形成する場合には、ひ素入
りのガラス膜などを用いることにより、上記実施例と同
様の効果を得ることができる。
In the above embodiment, a boron-containing glass film was used to form a P-channel transistor, but when forming an N-channel transistor, a glass film containing arsenic or the like may be used. Effects similar to those of the embodiment can be obtained.

【0025】[0025]

【発明の効果】以上のように、この発明に係る半導体装
置及びその製造方法によれば、ソース及びドレイン領域
を厚い半導体膜で形成したので、ソース及びドレイン領
域の抵抗値を下げることができ、また、ソース及びドレ
イン電極用の穴を絶縁膜に形成するときのオーバーエッ
チングに起因する電気的接続の不良を回避でき、ソース
及びドレイン領域と電極との確実な接続を得ることがで
きるという効果がある。
As described above, according to the semiconductor device and the method for manufacturing the same according to the present invention, since the source and drain regions are formed of a thick semiconductor film, the resistance values of the source and drain regions can be lowered. In addition, it is possible to avoid electrical connection defects caused by over-etching when forming holes for source and drain electrodes in the insulating film, and it is possible to obtain reliable connections between the source and drain regions and the electrodes. be.

【図面の簡単な説明】[Brief explanation of drawings]

【図1】この発明の一実施例における半導体装置の製造
工程の主要断面図である。
FIG. 1 is a main cross-sectional view of the manufacturing process of a semiconductor device in an embodiment of the present invention.

【図2】従来の半導体装置の製造工程の主要断面図であ
る。
FIG. 2 is a main cross-sectional view of a conventional semiconductor device manufacturing process.

【符号の説明】[Explanation of symbols]

1    半導体基板 2    絶縁膜 3    ゲート電極 4    ゲート酸化膜 5    薄い多結晶シリコン膜 6    厚い多結晶シリコン膜 7    チャネル領域 8    感光剤 9    ソース及びドレイン領域 10  ほう素入りガラス膜 11  絶縁膜 12  ソース及びドレイン電極 1 Semiconductor substrate 2 Insulating film 3 Gate electrode 4 Gate oxide film 5 Thin polycrystalline silicon film 6 Thick polycrystalline silicon film 7 Channel area 8. Photosensitizer 9 Source and drain region 10 Boron-containing glass membrane 11 Insulating film 12 Source and drain electrodes

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】  薄い半導体膜をトランジスタのチャネ
ルとして用いるボトムゲート型の薄膜トランジスタにお
いて、ソース及びドレイン領域をそれぞれ上記薄い半導
体膜よりなるチャネルより厚い半導体膜で形成したこと
を特徴とする半導体装置。
1. A semiconductor device, in a bottom gate type thin film transistor using a thin semiconductor film as a channel of the transistor, wherein the source and drain regions are each formed of a semiconductor film thicker than the channel made of the thin semiconductor film.
【請求項2】  半導体基板上に絶縁膜を形成する工程
と、上記絶縁膜の上にゲート電極を形成する工程と、上
記ゲート電極上を含む上記絶縁膜上の全面に、ゲート酸
化膜を形成する工程と、上記ゲート酸化膜上に厚い半導
体膜と、不純物入りガラス膜とを順に堆積する工程と、
上記ガラス膜を選択的に除去する工程と、上記ガラス膜
をマスクとし、上記厚い半導体膜をエッチングして薄く
残す工程と、熱拡散により上記ガラス膜から該ガラス膜
下部の厚い半導体膜へ不純物を拡散してソース及びドレ
イン領域を形成する工程とを含むことを特徴とする半導
体装置の製造方法。
2. A step of forming an insulating film on a semiconductor substrate, a step of forming a gate electrode on the insulating film, and forming a gate oxide film over the entire surface of the insulating film including on the gate electrode. a step of sequentially depositing a thick semiconductor film and an impurity-containing glass film on the gate oxide film;
a step of selectively removing the glass film; a step of etching the thick semiconductor film to leave it thin using the glass film as a mask; and a step of removing impurities from the glass film to the thick semiconductor film below the glass film by thermal diffusion. A method of manufacturing a semiconductor device, comprising the step of forming source and drain regions by diffusion.
JP3141459A 1991-05-15 1991-05-15 Method for manufacturing semiconductor device Expired - Lifetime JP2711187B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3141459A JP2711187B2 (en) 1991-05-15 1991-05-15 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3141459A JP2711187B2 (en) 1991-05-15 1991-05-15 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH04338650A true JPH04338650A (en) 1992-11-25
JP2711187B2 JP2711187B2 (en) 1998-02-10

Family

ID=15292388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3141459A Expired - Lifetime JP2711187B2 (en) 1991-05-15 1991-05-15 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2711187B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147415A (en) * 1993-06-21 1995-06-06 Gold Star Electron Co Ltd Thin film transistor and manufacturing method thereof
JPH08204204A (en) * 1995-01-03 1996-08-09 Lg Semicon Co Ltd Method for manufacturing thin film transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148975A (en) * 1984-08-16 1986-03-10 Seiko Epson Corp thin film transistor
JPS62196358U (en) * 1986-06-02 1987-12-14
JPH01179367A (en) * 1987-12-30 1989-07-17 Nec Corp Manufacture of thin film transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6148975A (en) * 1984-08-16 1986-03-10 Seiko Epson Corp thin film transistor
JPS62196358U (en) * 1986-06-02 1987-12-14
JPH01179367A (en) * 1987-12-30 1989-07-17 Nec Corp Manufacture of thin film transistor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147415A (en) * 1993-06-21 1995-06-06 Gold Star Electron Co Ltd Thin film transistor and manufacturing method thereof
JPH08204204A (en) * 1995-01-03 1996-08-09 Lg Semicon Co Ltd Method for manufacturing thin film transistor

Also Published As

Publication number Publication date
JP2711187B2 (en) 1998-02-10

Similar Documents

Publication Publication Date Title
JPH0638496B2 (en) Semiconductor device
JPH02228041A (en) Manufacture of semiconductor device
JP2733909B2 (en) Thin film transistor and method of manufacturing the same
JPS63219152A (en) MOS integrated circuit manufacturing method
JPH0712058B2 (en) Semiconductor device and manufacturing method thereof
JPH04338650A (en) Semiconductor device and manufacture thereof
JPH03163833A (en) Semiconductor device and manufacture thereof
JPH1064898A (en) Method for manufacturing semiconductor device
JP3131850B2 (en) Method for manufacturing thin film transistor
JP3196241B2 (en) Method for manufacturing semiconductor device
JPH03227024A (en) Manufacturing method of semiconductor device
JPH077157A (en) Method of manufacturing thin film transistor
JPS62293776A (en) Manufacture of semiconductor device
JP2911255B2 (en) Semiconductor device and manufacturing method thereof
JP2870131B2 (en) Method for manufacturing semiconductor device
JP2759153B2 (en) Thin film E @ 2 PROM and method of manufacturing the same
JPH0369168A (en) Thin film field effect transistor
KR0172256B1 (en) Thin film transistor with double gate electrode structure and manufacturing method thereof
JPS6072274A (en) Manufacture of semiconductor device
JPH0567634A (en) Method for manufacturing MIS type semiconductor device
JPS60133755A (en) Manufacture of semiconductor device
JPH01165162A (en) Manufacture of semiconductor memory device
JP2000188396A (en) Manufacture of semiconductor device
JPH01143358A (en) Manufacture of mos semiconductor integrated circuit device
JPS6097662A (en) Manufacture of semiconductor device