JPH04340138A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPH04340138A JPH04340138A JP3140943A JP14094391A JPH04340138A JP H04340138 A JPH04340138 A JP H04340138A JP 3140943 A JP3140943 A JP 3140943A JP 14094391 A JP14094391 A JP 14094391A JP H04340138 A JPH04340138 A JP H04340138A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- main storage
- storage device
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は、制御装置に関する。
【０００２】
【従来技術】従来、マイクロプロセッサを用いたファー
ムウェアにおいては、装置はプロセッサの他にリードオ
ンリメモリ、ランダムアクセスメモリ、ならびにバスコ
ントローラにより構成されている。このような従来のマ
イクロプロセッサ方式におけるシステムメモリは、通常
ランダムアクセスメモリで構成されており、メモリに新
たなデータが書込まれれば、それまで書込まれていたデ
ータはなくなってしまう。装置に障害が発生したとき、
原因の解析のため障害発生時点でのメモリ内容を装置を
とめずに取得したい場合があるが、従来の装置では装置
をとめずにメモリ内容を取得することができない。その
ため、障害原因の究明ができないという欠点があった。 このような欠点を解決するために、例えば、特開平１−
２６３８５２号公報のものが提案されている。この公報
のものは、データを待避しておくためのデータ待避用メ
モリと、システムバスに接続されていてマイクロプロセ
ッサを内蔵したデータ待避制御回路とを具備し、該デー
タ待避制御回路は、外部トリガ信号を受信したときにシ
ステムメモリのアドレスを指定してデータを読出すとと
もに、データをデータ待避用メモリに書込むためのもの
である。すなわち、障害発生時に、解析したい部分のメ
モリデータをデータ退避用メモリへ転送し、そこから外
部へ読み出すことが可能となっている。この場合、解析
したい部分のデータをシステムメモリからデータ退避用
メモリへの読み出しが必要になり、その時にデータ読み
出しが障害で不可能になった時や、データ転送時のエラ
ーが入り込む可能性が考えられる。
ムウェアにおいては、装置はプロセッサの他にリードオ
ンリメモリ、ランダムアクセスメモリ、ならびにバスコ
ントローラにより構成されている。このような従来のマ
イクロプロセッサ方式におけるシステムメモリは、通常
ランダムアクセスメモリで構成されており、メモリに新
たなデータが書込まれれば、それまで書込まれていたデ
ータはなくなってしまう。装置に障害が発生したとき、
原因の解析のため障害発生時点でのメモリ内容を装置を
とめずに取得したい場合があるが、従来の装置では装置
をとめずにメモリ内容を取得することができない。その
ため、障害原因の究明ができないという欠点があった。 このような欠点を解決するために、例えば、特開平１−
２６３８５２号公報のものが提案されている。この公報
のものは、データを待避しておくためのデータ待避用メ
モリと、システムバスに接続されていてマイクロプロセ
ッサを内蔵したデータ待避制御回路とを具備し、該デー
タ待避制御回路は、外部トリガ信号を受信したときにシ
ステムメモリのアドレスを指定してデータを読出すとと
もに、データをデータ待避用メモリに書込むためのもの
である。すなわち、障害発生時に、解析したい部分のメ
モリデータをデータ退避用メモリへ転送し、そこから外
部へ読み出すことが可能となっている。この場合、解析
したい部分のデータをシステムメモリからデータ退避用
メモリへの読み出しが必要になり、その時にデータ読み
出しが障害で不可能になった時や、データ転送時のエラ
ーが入り込む可能性が考えられる。
【０００３】また、従来の制御装置は、一方の主記憶部
から他方の主記憶部に主記憶内容を転送するため、周期
毎に処理が停止してしまうことになり、長期間の処理を
行なうことができないという問題があった。また、他方
の主記憶部の内容は直前の周期で転送されたもので、切
替えたときの一方の主記憶部の記憶内容と一致しない場
合があり、直前の周期の転送終了後から処理をやり直さ
なければならないという問題があった。この点を解決す
るために、例えば、特開平１−２５９４３８号公報に「
制御装置」が提案されている。この公報のものは、ＣＰ
Ｕと現行系の主記憶部及び待機系の主記憶部との間に、
ＣＰＵから書き込みを行なうときは現用系及び待機系の
記憶部を同時選択し、ＣＰＵにデータを読み出すときは
現用系又は待機系の記憶部のいずれかを選択する通過制
御手段を備えたものである。すなわち、２つの主記憶を
有する制御装置が述べられているが、目的が障害の回避
のために退避用のメモリとして片方を使用しているもの
である。
から他方の主記憶部に主記憶内容を転送するため、周期
毎に処理が停止してしまうことになり、長期間の処理を
行なうことができないという問題があった。また、他方
の主記憶部の内容は直前の周期で転送されたもので、切
替えたときの一方の主記憶部の記憶内容と一致しない場
合があり、直前の周期の転送終了後から処理をやり直さ
なければならないという問題があった。この点を解決す
るために、例えば、特開平１−２５９４３８号公報に「
制御装置」が提案されている。この公報のものは、ＣＰ
Ｕと現行系の主記憶部及び待機系の主記憶部との間に、
ＣＰＵから書き込みを行なうときは現用系及び待機系の
記憶部を同時選択し、ＣＰＵにデータを読み出すときは
現用系又は待機系の記憶部のいずれかを選択する通過制
御手段を備えたものである。すなわち、２つの主記憶を
有する制御装置が述べられているが、目的が障害の回避
のために退避用のメモリとして片方を使用しているもの
である。
【０００４】このように従来の制御装置において、障害
発生時のシステムメモリのデータを外部に読みだしたい
時に、従来技術では障害発生時にシステムメモリのデー
タを外部から読み出せるエリアに退避してから、外部か
ら読み出せるようにしていた。しかし、この方式では障
害発生時点からアクションを起こすことになり、何らか
の原因で、外部読み出しメモリへの転送が行なえない場
合、読み出しが不可能になる。また、このデータ転送で
のデータが変更されてしまう可能性も考えられる。
発生時のシステムメモリのデータを外部に読みだしたい
時に、従来技術では障害発生時にシステムメモリのデー
タを外部から読み出せるエリアに退避してから、外部か
ら読み出せるようにしていた。しかし、この方式では障
害発生時点からアクションを起こすことになり、何らか
の原因で、外部読み出しメモリへの転送が行なえない場
合、読み出しが不可能になる。また、このデータ転送で
のデータが変更されてしまう可能性も考えられる。
【０００５】
【目的】本発明は、上述のごとき実情に鑑みてなされた
もので、障害発生時に外部に接続してある記憶部の内容
を読み出せるようにした制御装置を提供することを目的
としてなされたものである。
もので、障害発生時に外部に接続してある記憶部の内容
を読み出せるようにした制御装置を提供することを目的
としてなされたものである。
【０００６】
【構成】本発明は、上記目的を達成するために、中央処
理装置と、制御バスを介して該中央処理装置と接続され
ている第１の主記憶装置と、前記制御バスを介して前記
中央処理装置と接続されているとともに、外部解析装置
と接続されている第２の主記憶装置とから成り、障害発
生時に外部と接続してある前記第２の主記憶装置の内容
を読み出せるようにしたことを特徴としたものである。 以下、本発明の実施例に基づいて説明する。
理装置と、制御バスを介して該中央処理装置と接続され
ている第１の主記憶装置と、前記制御バスを介して前記
中央処理装置と接続されているとともに、外部解析装置
と接続されている第２の主記憶装置とから成り、障害発
生時に外部と接続してある前記第２の主記憶装置の内容
を読み出せるようにしたことを特徴としたものである。 以下、本発明の実施例に基づいて説明する。
【０００７】図１は、本発明による制御装置の一実施例
を説明するための構成図で、図中、１は中央処理装置、
２は第１の主記憶装置、３は第２の主記憶装置、４は制
御バスである。中央処理装置１は、制御バス４を介して
第１の主記憶装置２と第２の主記憶装置３とに接続され
ている。また、前記第２の主記憶装置３は外部解析装置
と接続されている。中央処理装置１が処理中に主記憶装
置へ書き込みを行う場合は、制御バス４を介して第１の
主記憶装置２と、第２の主記憶装置３にライトパルスを
伝達する。したがって、中央処理装置１からの書き込み
は、前記２つの主記憶装置２，３に同時に行なわれる。 次に中央処理装置１が処理中に主記憶装置の内容を読み
出す場合は、制御バス４を介して第１の主記憶装置２に
リードパルスを伝達し、該第１の主記憶装置２の記憶デ
ータを読み出す。障害発生時には、前記第２の主記憶装
置３から外部へデータを読み出す。このような構成とし
たので、外部へ読み出したいデータを転送する必要がな
いので、バスの障害に影響されることはない。なお、メ
モリエラーに対しては対処することはできない。ここで
考えられるエラーとしては、■ソフトウェアによるバグ
でのエラー、■書き込み動作が何らかの妨害で失敗した
場合のエラー、■書き込みデバイスの障害でエラーデー
タを書き込んだ場合のエラーである。
を説明するための構成図で、図中、１は中央処理装置、
２は第１の主記憶装置、３は第２の主記憶装置、４は制
御バスである。中央処理装置１は、制御バス４を介して
第１の主記憶装置２と第２の主記憶装置３とに接続され
ている。また、前記第２の主記憶装置３は外部解析装置
と接続されている。中央処理装置１が処理中に主記憶装
置へ書き込みを行う場合は、制御バス４を介して第１の
主記憶装置２と、第２の主記憶装置３にライトパルスを
伝達する。したがって、中央処理装置１からの書き込み
は、前記２つの主記憶装置２，３に同時に行なわれる。 次に中央処理装置１が処理中に主記憶装置の内容を読み
出す場合は、制御バス４を介して第１の主記憶装置２に
リードパルスを伝達し、該第１の主記憶装置２の記憶デ
ータを読み出す。障害発生時には、前記第２の主記憶装
置３から外部へデータを読み出す。このような構成とし
たので、外部へ読み出したいデータを転送する必要がな
いので、バスの障害に影響されることはない。なお、メ
モリエラーに対しては対処することはできない。ここで
考えられるエラーとしては、■ソフトウェアによるバグ
でのエラー、■書き込み動作が何らかの妨害で失敗した
場合のエラー、■書き込みデバイスの障害でエラーデー
タを書き込んだ場合のエラーである。
【０００８】従来の制御装置においては、障害発生時の
システムメモリのデータを外部に読み出したい時に、障
害発生時にシステムメモリのデータを外部から読み出せ
るエリアに退避してから、外部から読み出せるようにし
ていたが、このような方式では、障害発生時点からアク
ションを起こすことになり、何らかの原因で、外部読み
出しメモリへの転送が行なえない場合、読み出しが不可
能になり、データ転送でのデータが変更されてしまうこ
とも考えられる。本願の発明は、障害発生時に外部に接
続してある第２の主記憶装置の内容を読み出せるように
してあるので、読み出しが不可能なこともなく、またデ
ータ転送でのデータ変更の心配もない。
システムメモリのデータを外部に読み出したい時に、障
害発生時にシステムメモリのデータを外部から読み出せ
るエリアに退避してから、外部から読み出せるようにし
ていたが、このような方式では、障害発生時点からアク
ションを起こすことになり、何らかの原因で、外部読み
出しメモリへの転送が行なえない場合、読み出しが不可
能になり、データ転送でのデータが変更されてしまうこ
とも考えられる。本願の発明は、障害発生時に外部に接
続してある第２の主記憶装置の内容を読み出せるように
してあるので、読み出しが不可能なこともなく、またデ
ータ転送でのデータ変更の心配もない。
【０００９】
【効果】以上の説明から明らかなように、本発明による
と、外部へ読み出したいデータを転送する必要がないの
でバスの障害に影響されない。
と、外部へ読み出したいデータを転送する必要がないの
でバスの障害に影響されない。
【図１】 本発明による制御装置の一実施例を説明す
るための構成図である。
るための構成図である。
１…中央処理装置、２…第１の主記憶装置、３…第２の
主記憶装置、４…制御バス。
主記憶装置、４…制御バス。
Claims (1)
- 【請求項１】 中央処理装置と、制御バスを介して該
中央処理装置と接続されている第１の主記憶装置と、前
記制御バスを介して前記中央処理装置と接続されている
とともに、外部解析装置と接続されている第２の主記憶
装置とから成り、障害発生時に外部と接続してある前記
第２の主記憶装置の内容を読み出せるようにしたことを
特徴とする制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140943A JPH04340138A (ja) | 1991-05-16 | 1991-05-16 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3140943A JPH04340138A (ja) | 1991-05-16 | 1991-05-16 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04340138A true JPH04340138A (ja) | 1992-11-26 |
Family
ID=15280424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3140943A Pending JPH04340138A (ja) | 1991-05-16 | 1991-05-16 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04340138A (ja) |
-
1991
- 1991-05-16 JP JP3140943A patent/JPH04340138A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0572634B2 (ja) | ||
| JPH04340138A (ja) | 制御装置 | |
| JP2751822B2 (ja) | Ｆｉｆｏメモリ装置のメモリ制御方法 | |
| JP2822660B2 (ja) | 磁気ディスクサブシステム | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JPH0535455B2 (ja) | ||
| JP2501393B2 (ja) | 直接メモリアクセス装置 | |
| JPH01270157A (ja) | 多重化メモリ装置 | |
| JPH0391853A (ja) | 不揮発性メモリ回路 | |
| JPH02210515A (ja) | システムのリセット方式 | |
| JPH0480860A (ja) | プログラムロード方式 | |
| JP3190694B2 (ja) | ローカルメモリの診断方式 | |
| JPS60222944A (ja) | メモリパリテイエラ−処理方式 | |
| JP2827520B2 (ja) | 入出力制御装置 | |
| JPS63298515A (ja) | 半導体メモリカ−トリツジの制御装置 | |
| JPS6029843A (ja) | マイクロプログラム制御装置 | |
| JPH0476138B2 (ja) | ||
| JPH0230060B2 (ja) | ||
| JPH0214741B2 (ja) | ||
| JPH10293729A (ja) | コンピュータのアクセス制御回路 | |
| JPH04295942A (ja) | 半導体ファイル装置 | |
| JPH0667988A (ja) | Ｒａｓ機能付半導体記憶装置 | |
| JPH04106647A (ja) | メモリ診断方式 | |
| JPS58224500A (ja) | メモリ間欠障害救済方式 | |
| JPS63200254A (ja) | メモリ書込制御回路 |