JPH04340751A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH04340751A
JPH04340751A JP3112092A JP11209291A JPH04340751A JP H04340751 A JPH04340751 A JP H04340751A JP 3112092 A JP3112092 A JP 3112092A JP 11209291 A JP11209291 A JP 11209291A JP H04340751 A JPH04340751 A JP H04340751A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
lead frame
resin
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3112092A
Other languages
English (en)
Inventor
Tetsuya Miyagaki
宮垣　哲也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Kyushu Ltd
Original Assignee
NEC Kyushu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Kyushu Ltd filed Critical NEC Kyushu Ltd
Priority to JP3112092A priority Critical patent/JPH04340751A/ja
Publication of JPH04340751A publication Critical patent/JPH04340751A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は、リード
フレームのアイランド部の上面に半導体チップをダイボ
ンディングし、ボンディングワイヤにより、半導体チッ
プと外部端子との電気的接続を行ない、その後、樹脂封
止を行なうというものであった。この封止用樹脂は、リ
ードフレームを境としてパッケージの上下がほぼ対称と
なるように同一の厚さに形成されるのが一般的であった
。
【０００３】
【発明が解決しようとする課題】上述した従来の樹脂封
止型半導体装置は、リードフレームの片面にのみ半導体
チップをダイボンディングにより搭載するため、リード
フレームを境としてパッケージの上下が同一の厚さに形
成する場合は上下の樹脂量が異なるので、樹脂封止後の
温度低下による封止用樹脂の熱収縮の差によりパッケー
ジが上面あるいは下面に反るという欠点があった。
【０００４】
【課題を解決するための手段】本発明の樹脂封止型半導
体装置は、上面に半導体チップを搭載するリードフレー
ムのアイランド部の下面に搭載する前記半導体チップと
同一の材料を用い同一の寸法に形成した疑似半導体チッ
プを備えて構成されている。
【０００５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【０００６】図１は本発明の樹脂封止型半導体装置の一
実施例を示す断面図である。
【０００７】本実施例の樹脂封止型半導体装置は、図１
に示すように、リードフレームのアイランド部３の上面
に半導体チップ２を接着剤７によりダイボンディングを
して搭載し、ボンディングワイヤ４により外部端子５と
電気的接続を行ない、アイランド部３の下面に疑似半導
体チップ１を半導体チップ２と同様なダイボンディング
により搭載し、封止用の樹脂６で樹脂封止を行なうもの
である。
【０００８】疑似半導体チップ１は、半導体チップ２と
同一の材料、たとえば、シリコン単結晶を用いて同一の
寸法に形成したものである。これはたとえば、半導体チ
ップ２を形成するウエーハと同一のウエーハを用い半導
体チップ２と同一の寸法に切断したものである。あるい
は、半導体チップ２のチップ検査による不良品を用いて
もよい。
【０００９】
【発明の効果】以上説明したように、本発明の樹脂封止
型半導体装置は、上面に半導体チップを搭載するリード
フレームのアイランド部の下面に、半導体チップと同一
の材料を用い同一の寸法に形成した疑似半導体チップを
搭載するので、リードフレームを境としてパッケージの
上下が同一の厚さに形成する場合に上下の樹脂量は等し
くなるので、樹脂封止後の温度低下による封止用樹脂の
熱収縮の差によるパッケージの反りを防止することがで
きるという効果を有している。
【図面の簡単な説明】
【図１】本発明の樹脂封止型半導体装置の一実施例を示
す断面図である。
【符号の説明】
１　　　　疑似半導体チップ ２　　　　半導体チップ ３　　　　アイランド部 ４　　　　ボンディングワイヤ ５　　　　外部端子 ６　　　　樹脂 ７　　　　接着剤

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　上面に半導体チップを搭載するリード
    フレームのアイランド部の下面に搭載する前記半導体チ
    ップと同一の材料を用い同一の寸法に形成した疑似半導
    体チップを備えることを特徴とする樹脂封止型半導体装
    置。
JP3112092A 1991-05-17 1991-05-17 樹脂封止型半導体装置 Pending JPH04340751A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3112092A JPH04340751A (ja) 1991-05-17 1991-05-17 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3112092A JPH04340751A (ja) 1991-05-17 1991-05-17 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH04340751A true JPH04340751A (ja) 1992-11-27

Family

ID=14577912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3112092A Pending JPH04340751A (ja) 1991-05-17 1991-05-17 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH04340751A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295970A (ja) * 1993-04-08 1994-10-21 Seiko Epson Corp 半導体装置及び半導体装置製造方法
KR20010066463A (ko) * 1999-12-31 2001-07-11 박종섭 적층 패키지 및 그 제조 방법
JP2008172115A (ja) * 2007-01-15 2008-07-24 Rohm Co Ltd 半導体装置
US7622333B2 (en) 2006-08-04 2009-11-24 Stats Chippac Ltd. Integrated circuit package system for package stacking and manufacturing method thereof
US7645638B2 (en) 2006-08-04 2010-01-12 Stats Chippac Ltd. Stackable multi-chip package system with support structure
US7683467B2 (en) 2006-12-07 2010-03-23 Stats Chippac Ltd. Integrated circuit package system employing structural support

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06295970A (ja) * 1993-04-08 1994-10-21 Seiko Epson Corp 半導体装置及び半導体装置製造方法
KR20010066463A (ko) * 1999-12-31 2001-07-11 박종섭 적층 패키지 및 그 제조 방법
US7622333B2 (en) 2006-08-04 2009-11-24 Stats Chippac Ltd. Integrated circuit package system for package stacking and manufacturing method thereof
US7645638B2 (en) 2006-08-04 2010-01-12 Stats Chippac Ltd. Stackable multi-chip package system with support structure
US7915738B2 (en) 2006-08-04 2011-03-29 Stats Chippac Ltd. Stackable multi-chip package system with support structure
US8067272B2 (en) 2006-08-04 2011-11-29 Stats Chippac Ltd. Integrated circuit package system for package stacking and manufacturing method thereof
US7683467B2 (en) 2006-12-07 2010-03-23 Stats Chippac Ltd. Integrated circuit package system employing structural support
JP2008172115A (ja) * 2007-01-15 2008-07-24 Rohm Co Ltd 半導体装置

Similar Documents

Publication Publication Date Title
US6437429B1 (en) Semiconductor package with metal pads
US7741161B2 (en) Method of making integrated circuit package with transparent encapsulant
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
KR20080027920A (ko) 반도체 디바이스
CN102593090B (zh) 具有安装在隔离引线的基座上的管芯的引线框封装
JP2018056369A (ja) 半導体装置の製造方法
JP4840893B2 (ja) 樹脂封止型半導体装置用フレーム
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
JPH04340751A (ja) 樹脂封止型半導体装置
JPH05299456A (ja) 樹脂封止型半導体装置
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
US9691637B2 (en) Method for packaging an integrated circuit device with stress buffer
JP3226244B2 (ja) 樹脂封止型半導体装置
KR20070015014A (ko) 적층형 다이 패키지의 제작 방법
JP2001185567A (ja) 半導体装置およびその製造方法
KR100221918B1 (ko) 칩 스케일 패키지
KR0172020B1 (ko) Tab 시스템의 플라스틱 봉지 반도체 장치
US20060281228A1 (en) Lead-frame type semiconductor package and lead frame thereof
JPH02295140A (ja) 半導体装置の樹脂封止方法
JPH05211250A (ja) 樹脂封止型半導体装置
JP4356960B2 (ja) 樹脂封止型半導体装置
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
US9040356B2 (en) Semiconductor including cup-shaped leadframe packaging techniques
JPS6384143A (ja) 半導体装置