JPH04342128A - Etching method - Google Patents
Etching methodInfo
- Publication number
- JPH04342128A JPH04342128A JP11425791A JP11425791A JPH04342128A JP H04342128 A JPH04342128 A JP H04342128A JP 11425791 A JP11425791 A JP 11425791A JP 11425791 A JP11425791 A JP 11425791A JP H04342128 A JPH04342128 A JP H04342128A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- stopper layer
- etching
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明は、多層レジストマスクを
用いたエッチング方法に関し、更に詳しくは、多層レジ
ストマスクの除去に係わる。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method using a multilayer resist mask, and more particularly to the removal of a multilayer resist mask.
【0002】0002
【従来の技術】多層レジストプロセスは、基板の段差に
影響されることなく、微細でしかも正確な加工ができる
方法として注目されている。多層レジストマスクを用い
るドライエッチングは、エキシマレーザステッパの登場
とともに0.35μmオーダのリソグラフィープロセス
では必須になろうとしている。多層レジストマスクの形
成方法は、例えば、SiO2マスクによる下層レジスト
の異方性エッチング方法(88年秋季応用物理学講演集
第552頁,6a−L−6)や、低温エッチングによる
レジストの異方性加工(88秋季応用物理学講演集第4
96頁,28a−G−4)などが数多く報告されている
。2. Description of the Related Art A multilayer resist process is attracting attention as a method that allows fine and accurate processing without being affected by differences in level of a substrate. Dry etching using a multilayer resist mask is becoming essential in lithography processes on the order of 0.35 μm with the advent of excimer laser steppers. Examples of methods for forming a multilayer resist mask include anisotropic etching of the lower resist using a SiO2 mask (1988 Autumn Applied Physics Lectures, p. 552, 6a-L-6), and anisotropic etching of the resist using low-temperature etching. Processing (1988 Autumn Applied Physics Lectures No. 4
p. 96, 28a-G-4) and many others have been reported.
【0003】0003
【発明が解決しようとする課題】しかしながら、多層レ
ジストマスクのストッパ層(又は中間層)の除去方法に
ついては全く報告されていない。多層レジストマスクに
おいては、ストッパ層として通常SOG(Spin
On Glass)が用いられているが、下地層をド
ライエッチングした後、下層レジストを単に酸素プラズ
マで処理するとパターン幅の狭い領域ではリフトオフ法
によりストッパ層が剥れるもののパーティクル発生の原
因となる問題点がある。However, there has been no report on a method for removing the stopper layer (or intermediate layer) of a multilayer resist mask. In multilayer resist masks, SOG (Spin
On Glass) is used, but if the underlying resist is simply treated with oxygen plasma after dry etching the underlying layer, the lift-off method will cause the stopper layer to peel off in areas with narrow pattern widths, but there is a problem in that it will cause particles to be generated. There is.
【0004】また、ストッパ層をフッ酸等で除去しよう
とすると下地層までエッチングされるという問題が生ず
る。[0004] Furthermore, when attempting to remove the stopper layer with hydrofluoric acid or the like, a problem arises in that the underlying layer is also etched.
【0005】本発明は、このような従来の問題点に着目
して創案されたものであって、多層レジストマスクの除
去を容易且つ確実に行えるエッチング方法を得んとする
ものである。[0005] The present invention was devised in view of these conventional problems, and aims to provide an etching method that can easily and reliably remove a multilayer resist mask.
【0006】[0006]
【課題を解決するための手段】そこで、本発明は、下層
レジスト上に、少なくともストッパ層をパターニングし
て形成し、該ストッパ層をマスクとして前記下層レジス
トをパターニングして構成される多層レジストマスクを
用いて、前記下層レジストの下地層をエッチングする方
法において、前記下地層をエッチングした後、全面に有
機膜を形成し、次いで、前記多層レジストマスクのスト
ッパ層を前記有機膜と略同等のエッチング速度で除去す
ることを、その解決方法としている。[Means for Solving the Problems] Therefore, the present invention provides a multilayer resist mask, which is constructed by patterning and forming at least a stopper layer on a lower resist layer, and patterning the lower resist layer using the stopper layer as a mask. In the method of etching the base layer of the lower resist using the base layer, after etching the base layer, an organic film is formed on the entire surface, and then the stopper layer of the multilayer resist mask is etched at an etching rate substantially equivalent to that of the organic film. The solution is to remove it.
【0007】[0007]
【作用】多層レジストマスクを用いて下地層のエッチン
グを行なった後、全面に有機膜を形成するため、有機膜
の下地が次工程で行なわれるエッチングによって損傷を
受けるのを防止することが可能となる。また、有機膜と
ストッパ層を略同等のエッチング速度で除去することに
より、下層レジストが露出するが、この下層レジストと
有機膜とは例えば酸素プラズマ処理等の従来より知られ
る手法で容易に除去することが可能となる。[Operation] After etching the base layer using a multilayer resist mask, an organic film is formed on the entire surface, making it possible to prevent the base of the organic film from being damaged by the etching performed in the next process. Become. Furthermore, by removing the organic film and the stopper layer at approximately the same etching speed, the lower resist layer is exposed, but this lower resist layer and organic film can be easily removed by conventionally known methods such as oxygen plasma treatment. becomes possible.
【0008】[0008]
【実施例】以下、本発明に係るエッチング方法の詳細を
図面に示す実施例に基づいて説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The details of the etching method according to the present invention will be explained below based on the embodiments shown in the drawings.
【0009】本実施例は、先ず、図1に示すようにシリ
コン基板10上に形成されているSiO2膜11上に、
リン(P)をドープしたポリシリコン(n+−Poly
Si)膜12を下地層として形成し、その上にポジ型フ
ォトレジストを塗布し、これを200℃以上に加熱(ハ
ードベーク)して、下層レジスト13を形成する。次い
で、下層レジスト13上に例えばSOGでなるストッパ
層(又は中間層)14を塗布する。次に、ストッパ層1
4上に、フォトレジストによりレジストパターン15を
形成する。In this embodiment, first, as shown in FIG. 1, on a SiO2 film 11 formed on a silicon substrate 10,
Polysilicon (n+-Poly) doped with phosphorus (P)
A Si) film 12 is formed as a base layer, a positive photoresist is applied thereon, and this is heated (hard baked) to 200° C. or higher to form a lower resist 13. Next, a stopper layer (or intermediate layer) 14 made of, for example, SOG is applied onto the lower resist 13. Next, stopper layer 1
4, a resist pattern 15 is formed using photoresist.
【0010】次に、このレジストパターン15をマスク
として例えば以下の条件にてストッパ層14をエッチン
グする。Next, using this resist pattern 15 as a mask, the stopper layer 14 is etched, for example, under the following conditions.
【0011】○エッチングガス及びその流量CHF3…
85SCCM
O2…7SCCM
○雰囲気圧力…50mTorr
○出力…1000W
次いで、このようにしたパターニングされたストッパ層
14をマスクとして下層レジスト13を反応性イオンエ
ッチング(RIE)する。なお、このRIEの条件は、
以下の通りである。○ Etching gas and its flow rate CHF3...
85SCCM O2...7SCCM ○Ambient pressure...50 mTorr ○Output...1000W Next, the lower resist 13 is subjected to reactive ion etching (RIE) using the patterned stopper layer 14 as a mask. Furthermore, the conditions for this RIE are as follows:
It is as follows.
【0012】○エッチングガス及びその流量O2…50
SCCM
○雰囲気圧力…50mTorr
○出力…1000W
斯る反応性イオンエッチングにより上層のレジストパタ
ーン15は、図に示すように除去されてしまう。○ Etching gas and its flow rate O2...50
SCCM ○Atmospheric pressure...50mTorr ○Output...1000W Through this reactive ion etching, the upper resist pattern 15 is removed as shown in the figure.
【0013】そして、ストッパ層14及び下層レジスト
13をマスクとしてポリシリコン膜12の反応性イオン
エッチングを行なう(図3)。この反応性イオンエッチ
ングの条件は、以下に示す通りである。Then, reactive ion etching of the polysilicon film 12 is performed using the stopper layer 14 and the lower resist layer 13 as a mask (FIG. 3). The conditions for this reactive ion etching are as shown below.
【0014】○エッチングガス及びその流量臭化水素(
HBr)…50SCCM
○雰囲気圧力…10mTorr
○出力…300W
この後、例えばレジストでなる有機膜16を、図4に示
すように、全面に形成する。○ Etching gas and its flow rate Hydrogen bromide (
HBr)...50SCCM ○Atmospheric pressure...10 mTorr ○Output...300W Thereafter, an organic film 16 made of, for example, resist is formed over the entire surface as shown in FIG.
【0015】次に、この有機膜16とストッパ層14の
両者が略同等のエッチング速度でエッチングされる条件
で反応性イオンエッチングを行なう。このエッチング条
件は、以下に示す通りである。Next, reactive ion etching is performed under conditions such that both the organic film 16 and the stopper layer 14 are etched at approximately the same etching rate. The etching conditions are as shown below.
【0016】○エッチングガス及びその流量CHF3…
85SCCM
O2…50SCCM
○雰囲気圧力…50mTorr
○出力…800W
斯るエッチングの際に、ポリシリコン膜12の下地であ
るSiO2膜11は有機膜16により覆われているため
、全くエッチングされることなく、無機材料でなるスト
ッパ層14の除去が可能となる(図5)。○Etching gas and its flow rate CHF3...
85SCCM O2...50SCCM ○Atmospheric pressure...50mTorr ○Output...800W During this etching, the SiO2 film 11, which is the base of the polysilicon film 12, is covered with the organic film 16, so it is not etched at all and the inorganic It becomes possible to remove the stopper layer 14 made of the material (FIG. 5).
【0017】その後は、引き続き周知の酸素を主とする
ガス系にてプラズマエッチングすることにより、残った
有機膜16及び下層レジスト13の除去が可能となる。After that, the remaining organic film 16 and lower resist layer 13 can be removed by performing plasma etching using a well-known gas system mainly containing oxygen.
【0018】このように、本実施例においては、エッチ
ングにより露出したSiO2膜11を有機膜16で覆っ
たため、損傷を与えることがなくストッパ層14を除去
できる。As described above, in this embodiment, the SiO2 film 11 exposed by etching is covered with the organic film 16, so that the stopper layer 14 can be removed without causing damage.
【0019】そして、図6に示すようにパターニングさ
れたポリシリコン膜12は、例えば形状の良好なゲート
電極として用いることが可能となる。The polysilicon film 12 patterned as shown in FIG. 6 can be used, for example, as a well-shaped gate electrode.
【0020】以上、実施例について説明したが、本発明
はこれに限定されるものではなく、構成の要旨に付随す
る各種の設計変更が可能である。Although the embodiments have been described above, the present invention is not limited thereto, and various design changes can be made in accordance with the gist of the configuration.
【0021】例えば、上記実施例においては、下地層と
してポリシリコンを用いたが、他の材料を用いても勿論
よい。For example, in the above embodiment, polysilicon is used as the underlayer, but other materials may of course be used.
【0022】また、上記実施例においては、ストッパ層
としてSOGを用いたが、この他PSG,P−SiN,
ポリシリコン等のシリコン(Si)を含有するシリコン
系材料を用いてもよい。さらに、上記実施例は、三層レ
ジスト構造を用いたが、二層レジスト構造としてもよく
、この場合、ストッパ層はシリコン(Si)を含有する
レジストなどを適用すればよい。Further, in the above embodiment, SOG was used as the stopper layer, but in addition, PSG, P-SiN,
A silicon-based material containing silicon (Si) such as polysilicon may also be used. Furthermore, although the above embodiment uses a three-layer resist structure, a two-layer resist structure may also be used. In this case, a resist containing silicon (Si) or the like may be used as the stopper layer.
【0023】[0023]
【発明の効果】以上の説明から明らかなように、本発明
に係るエッチング方法によれば、多層レジストマスクを
容易且つ確実に除去できる効果がある。As is clear from the above description, the etching method according to the present invention has the effect of easily and reliably removing a multilayer resist mask.
【0024】特に、従来において困難とされたストッパ
層の除去を容易にする効果がある。In particular, this has the effect of facilitating the removal of the stopper layer, which has been difficult in the past.
【0025】また、多層マスク除去に伴なうパーティク
ルの発生を防止する効果がある。[0025] Furthermore, there is an effect of preventing the generation of particles accompanying the removal of the multilayer mask.
【図面の簡単な説明】[Brief explanation of the drawing]
【図1】本発明の実施例の工程を示す断面図。FIG. 1 is a sectional view showing steps in an embodiment of the present invention.
【図2】本発明の実施例の工程を示す断面図。FIG. 2 is a sectional view showing steps in an embodiment of the present invention.
【図3】本発明の実施例の工程を示す断面図。FIG. 3 is a sectional view showing steps in an embodiment of the present invention.
【図4】本発明の実施例の工程を示す断面図。FIG. 4 is a sectional view showing steps in an embodiment of the present invention.
【図5】本発明の実施例の工程を示す断面図。FIG. 5 is a sectional view showing steps in an embodiment of the present invention.
【図6】本発明の実施例の工程を示す断面図。FIG. 6 is a sectional view showing steps in an embodiment of the present invention.
11…SiO2膜、12…ポリシリコン膜(下地層)、
13…下地レジスト、14…ストッパ層、15…レジス
トパターン、16…有機膜。11...SiO2 film, 12...polysilicon film (base layer),
13... Base resist, 14... Stopper layer, 15... Resist pattern, 16... Organic film.
Claims (1)
パ層をパターニングして形成し、該ストッパ層をマスク
として前記下層レジストをパターニングして構成される
多層レジストマスクを用いて、前記下層レジストの下地
層をエッチングする方法において、前記下地層をエッチ
ングした後、全面に有機膜を形成し、次いで、前記多層
レジストマスクのストッパ層を前記有機膜と略同等のエ
ッチング速度で除去することを特徴とするエッチング方
法。1. At least a stopper layer is patterned and formed on a lower resist, and a base layer of the lower resist is formed using a multilayer resist mask configured by patterning the lower resist using the stopper layer as a mask. The etching method is characterized in that after etching the base layer, an organic film is formed on the entire surface, and then the stopper layer of the multilayer resist mask is removed at an etching rate substantially equal to that of the organic film. .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11425791A JPH04342128A (en) | 1991-05-20 | 1991-05-20 | Etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11425791A JPH04342128A (en) | 1991-05-20 | 1991-05-20 | Etching method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04342128A true JPH04342128A (en) | 1992-11-27 |
Family
ID=14633259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11425791A Pending JPH04342128A (en) | 1991-05-20 | 1991-05-20 | Etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04342128A (en) |
-
1991
- 1991-05-20 JP JP11425791A patent/JPH04342128A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420910B1 (en) | Intermediate Layer Lithography | |
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| JP4004014B2 (en) | Method for forming resist pattern | |
| JP5100198B2 (en) | Method for forming fine pattern of semiconductor element | |
| JPS588579B2 (en) | hand tai souchi no seizou houhou | |
| KR100434133B1 (en) | Texas instruments incorporated | |
| JP3041972B2 (en) | Method for manufacturing semiconductor device | |
| JP5164446B2 (en) | Method for forming fine pattern of semiconductor element | |
| JP2003179064A (en) | Wiring pattern forming method | |
| JPH04342128A (en) | Etching method | |
| JPH04348030A (en) | Inclined etching method | |
| JPH07226396A (en) | Pattern formation method | |
| KR100434132B1 (en) | Interlayer Lithography | |
| JPH07321091A (en) | Etching and wiring forming method | |
| JPH0779097B2 (en) | Flattening etching method | |
| KR950011172B1 (en) | Three-layer photoresist pattern formation method | |
| JPH05182885A (en) | Method for manufacturing semiconductor device | |
| JP3299783B2 (en) | Method for manufacturing semiconductor device | |
| JPH05267246A (en) | Method for manufacturing semiconductor device | |
| JPH06275580A (en) | Manufacture of semiconductor device | |
| JPH04155816A (en) | Manufacturing method of semiconductor device | |
| JPH05175159A (en) | Manufacture of semiconductor element | |
| KR100202657B1 (en) | Manufacturing method of transistor | |
| JPH05129253A (en) | Method for manufacturing semiconductor device | |
| KR980011969A (en) | Method of manufacturing semiconductor device |