JPH04342128A - エッチング方法 - Google Patents
エッチング方法Info
- Publication number
- JPH04342128A JPH04342128A JP11425791A JP11425791A JPH04342128A JP H04342128 A JPH04342128 A JP H04342128A JP 11425791 A JP11425791 A JP 11425791A JP 11425791 A JP11425791 A JP 11425791A JP H04342128 A JPH04342128 A JP H04342128A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- stopper layer
- etching
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、多層レジストマスクを
用いたエッチング方法に関し、更に詳しくは、多層レジ
ストマスクの除去に係わる。
用いたエッチング方法に関し、更に詳しくは、多層レジ
ストマスクの除去に係わる。
【０００２】
【従来の技術】多層レジストプロセスは、基板の段差に
影響されることなく、微細でしかも正確な加工ができる
方法として注目されている。多層レジストマスクを用い
るドライエッチングは、エキシマレーザステッパの登場
とともに０．３５μｍオーダのリソグラフィープロセス
では必須になろうとしている。多層レジストマスクの形
成方法は、例えば、ＳｉＯ２マスクによる下層レジスト
の異方性エッチング方法（８８年秋季応用物理学講演集
第５５２頁，６ａ−Ｌ−６）や、低温エッチングによる
レジストの異方性加工（８８秋季応用物理学講演集第４
９６頁，２８ａ−Ｇ−４）などが数多く報告されている
。
影響されることなく、微細でしかも正確な加工ができる
方法として注目されている。多層レジストマスクを用い
るドライエッチングは、エキシマレーザステッパの登場
とともに０．３５μｍオーダのリソグラフィープロセス
では必須になろうとしている。多層レジストマスクの形
成方法は、例えば、ＳｉＯ２マスクによる下層レジスト
の異方性エッチング方法（８８年秋季応用物理学講演集
第５５２頁，６ａ−Ｌ−６）や、低温エッチングによる
レジストの異方性加工（８８秋季応用物理学講演集第４
９６頁，２８ａ−Ｇ−４）などが数多く報告されている
。
【０００３】
【発明が解決しようとする課題】しかしながら、多層レ
ジストマスクのストッパ層（又は中間層）の除去方法に
ついては全く報告されていない。多層レジストマスクに
おいては、ストッパ層として通常ＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）が用いられているが、下地層をド
ライエッチングした後、下層レジストを単に酸素プラズ
マで処理するとパターン幅の狭い領域ではリフトオフ法
によりストッパ層が剥れるもののパーティクル発生の原
因となる問題点がある。
ジストマスクのストッパ層（又は中間層）の除去方法に
ついては全く報告されていない。多層レジストマスクに
おいては、ストッパ層として通常ＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）が用いられているが、下地層をド
ライエッチングした後、下層レジストを単に酸素プラズ
マで処理するとパターン幅の狭い領域ではリフトオフ法
によりストッパ層が剥れるもののパーティクル発生の原
因となる問題点がある。
【０００４】また、ストッパ層をフッ酸等で除去しよう
とすると下地層までエッチングされるという問題が生ず
る。
とすると下地層までエッチングされるという問題が生ず
る。
【０００５】本発明は、このような従来の問題点に着目
して創案されたものであって、多層レジストマスクの除
去を容易且つ確実に行えるエッチング方法を得んとする
ものである。
して創案されたものであって、多層レジストマスクの除
去を容易且つ確実に行えるエッチング方法を得んとする
ものである。
【０００６】
【課題を解決するための手段】そこで、本発明は、下層
レジスト上に、少なくともストッパ層をパターニングし
て形成し、該ストッパ層をマスクとして前記下層レジス
トをパターニングして構成される多層レジストマスクを
用いて、前記下層レジストの下地層をエッチングする方
法において、前記下地層をエッチングした後、全面に有
機膜を形成し、次いで、前記多層レジストマスクのスト
ッパ層を前記有機膜と略同等のエッチング速度で除去す
ることを、その解決方法としている。
レジスト上に、少なくともストッパ層をパターニングし
て形成し、該ストッパ層をマスクとして前記下層レジス
トをパターニングして構成される多層レジストマスクを
用いて、前記下層レジストの下地層をエッチングする方
法において、前記下地層をエッチングした後、全面に有
機膜を形成し、次いで、前記多層レジストマスクのスト
ッパ層を前記有機膜と略同等のエッチング速度で除去す
ることを、その解決方法としている。
【０００７】
【作用】多層レジストマスクを用いて下地層のエッチン
グを行なった後、全面に有機膜を形成するため、有機膜
の下地が次工程で行なわれるエッチングによって損傷を
受けるのを防止することが可能となる。また、有機膜と
ストッパ層を略同等のエッチング速度で除去することに
より、下層レジストが露出するが、この下層レジストと
有機膜とは例えば酸素プラズマ処理等の従来より知られ
る手法で容易に除去することが可能となる。
グを行なった後、全面に有機膜を形成するため、有機膜
の下地が次工程で行なわれるエッチングによって損傷を
受けるのを防止することが可能となる。また、有機膜と
ストッパ層を略同等のエッチング速度で除去することに
より、下層レジストが露出するが、この下層レジストと
有機膜とは例えば酸素プラズマ処理等の従来より知られ
る手法で容易に除去することが可能となる。
【０００８】
【実施例】以下、本発明に係るエッチング方法の詳細を
図面に示す実施例に基づいて説明する。
図面に示す実施例に基づいて説明する。
【０００９】本実施例は、先ず、図１に示すようにシリ
コン基板１０上に形成されているＳｉＯ２膜１１上に、
リン（Ｐ）をドープしたポリシリコン（ｎ＋−Ｐｏｌｙ
Ｓｉ）膜１２を下地層として形成し、その上にポジ型フ
ォトレジストを塗布し、これを２００℃以上に加熱（ハ
ードベーク）して、下層レジスト１３を形成する。次い
で、下層レジスト１３上に例えばＳＯＧでなるストッパ
層（又は中間層）１４を塗布する。次に、ストッパ層１
４上に、フォトレジストによりレジストパターン１５を
形成する。
コン基板１０上に形成されているＳｉＯ２膜１１上に、
リン（Ｐ）をドープしたポリシリコン（ｎ＋−Ｐｏｌｙ
Ｓｉ）膜１２を下地層として形成し、その上にポジ型フ
ォトレジストを塗布し、これを２００℃以上に加熱（ハ
ードベーク）して、下層レジスト１３を形成する。次い
で、下層レジスト１３上に例えばＳＯＧでなるストッパ
層（又は中間層）１４を塗布する。次に、ストッパ層１
４上に、フォトレジストによりレジストパターン１５を
形成する。
【００１０】次に、このレジストパターン１５をマスク
として例えば以下の条件にてストッパ層１４をエッチン
グする。
として例えば以下の条件にてストッパ層１４をエッチン
グする。
【００１１】○エッチングガス及びその流量ＣＨＦ３…
８５ＳＣＣＭ Ｏ２…７ＳＣＣＭ ○雰囲気圧力…５０ｍＴｏｒｒ ○出力…１０００Ｗ 次いで、このようにしたパターニングされたストッパ層
１４をマスクとして下層レジスト１３を反応性イオンエ
ッチング（ＲＩＥ）する。なお、このＲＩＥの条件は、
以下の通りである。
８５ＳＣＣＭ Ｏ２…７ＳＣＣＭ ○雰囲気圧力…５０ｍＴｏｒｒ ○出力…１０００Ｗ 次いで、このようにしたパターニングされたストッパ層
１４をマスクとして下層レジスト１３を反応性イオンエ
ッチング（ＲＩＥ）する。なお、このＲＩＥの条件は、
以下の通りである。
【００１２】○エッチングガス及びその流量Ｏ２…５０
ＳＣＣＭ ○雰囲気圧力…５０ｍＴｏｒｒ ○出力…１０００Ｗ 斯る反応性イオンエッチングにより上層のレジストパタ
ーン１５は、図に示すように除去されてしまう。
ＳＣＣＭ ○雰囲気圧力…５０ｍＴｏｒｒ ○出力…１０００Ｗ 斯る反応性イオンエッチングにより上層のレジストパタ
ーン１５は、図に示すように除去されてしまう。
【００１３】そして、ストッパ層１４及び下層レジスト
１３をマスクとしてポリシリコン膜１２の反応性イオン
エッチングを行なう（図３）。この反応性イオンエッチ
ングの条件は、以下に示す通りである。
１３をマスクとしてポリシリコン膜１２の反応性イオン
エッチングを行なう（図３）。この反応性イオンエッチ
ングの条件は、以下に示す通りである。
【００１４】○エッチングガス及びその流量臭化水素（
ＨＢｒ）…５０ＳＣＣＭ ○雰囲気圧力…１０ｍＴｏｒｒ ○出力…３００Ｗ この後、例えばレジストでなる有機膜１６を、図４に示
すように、全面に形成する。
ＨＢｒ）…５０ＳＣＣＭ ○雰囲気圧力…１０ｍＴｏｒｒ ○出力…３００Ｗ この後、例えばレジストでなる有機膜１６を、図４に示
すように、全面に形成する。
【００１５】次に、この有機膜１６とストッパ層１４の
両者が略同等のエッチング速度でエッチングされる条件
で反応性イオンエッチングを行なう。このエッチング条
件は、以下に示す通りである。
両者が略同等のエッチング速度でエッチングされる条件
で反応性イオンエッチングを行なう。このエッチング条
件は、以下に示す通りである。
【００１６】○エッチングガス及びその流量ＣＨＦ３…
８５ＳＣＣＭ Ｏ２…５０ＳＣＣＭ ○雰囲気圧力…５０ｍＴｏｒｒ ○出力…８００Ｗ 斯るエッチングの際に、ポリシリコン膜１２の下地であ
るＳｉＯ２膜１１は有機膜１６により覆われているため
、全くエッチングされることなく、無機材料でなるスト
ッパ層１４の除去が可能となる（図５）。
８５ＳＣＣＭ Ｏ２…５０ＳＣＣＭ ○雰囲気圧力…５０ｍＴｏｒｒ ○出力…８００Ｗ 斯るエッチングの際に、ポリシリコン膜１２の下地であ
るＳｉＯ２膜１１は有機膜１６により覆われているため
、全くエッチングされることなく、無機材料でなるスト
ッパ層１４の除去が可能となる（図５）。
【００１７】その後は、引き続き周知の酸素を主とする
ガス系にてプラズマエッチングすることにより、残った
有機膜１６及び下層レジスト１３の除去が可能となる。
ガス系にてプラズマエッチングすることにより、残った
有機膜１６及び下層レジスト１３の除去が可能となる。
【００１８】このように、本実施例においては、エッチ
ングにより露出したＳｉＯ２膜１１を有機膜１６で覆っ
たため、損傷を与えることがなくストッパ層１４を除去
できる。
ングにより露出したＳｉＯ２膜１１を有機膜１６で覆っ
たため、損傷を与えることがなくストッパ層１４を除去
できる。
【００１９】そして、図６に示すようにパターニングさ
れたポリシリコン膜１２は、例えば形状の良好なゲート
電極として用いることが可能となる。
れたポリシリコン膜１２は、例えば形状の良好なゲート
電極として用いることが可能となる。
【００２０】以上、実施例について説明したが、本発明
はこれに限定されるものではなく、構成の要旨に付随す
る各種の設計変更が可能である。
はこれに限定されるものではなく、構成の要旨に付随す
る各種の設計変更が可能である。
【００２１】例えば、上記実施例においては、下地層と
してポリシリコンを用いたが、他の材料を用いても勿論
よい。
してポリシリコンを用いたが、他の材料を用いても勿論
よい。
【００２２】また、上記実施例においては、ストッパ層
としてＳＯＧを用いたが、この他ＰＳＧ，Ｐ−ＳｉＮ，
ポリシリコン等のシリコン（Ｓｉ）を含有するシリコン
系材料を用いてもよい。さらに、上記実施例は、三層レ
ジスト構造を用いたが、二層レジスト構造としてもよく
、この場合、ストッパ層はシリコン（Ｓｉ）を含有する
レジストなどを適用すればよい。
としてＳＯＧを用いたが、この他ＰＳＧ，Ｐ−ＳｉＮ，
ポリシリコン等のシリコン（Ｓｉ）を含有するシリコン
系材料を用いてもよい。さらに、上記実施例は、三層レ
ジスト構造を用いたが、二層レジスト構造としてもよく
、この場合、ストッパ層はシリコン（Ｓｉ）を含有する
レジストなどを適用すればよい。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
に係るエッチング方法によれば、多層レジストマスクを
容易且つ確実に除去できる効果がある。
に係るエッチング方法によれば、多層レジストマスクを
容易且つ確実に除去できる効果がある。
【００２４】特に、従来において困難とされたストッパ
層の除去を容易にする効果がある。
層の除去を容易にする効果がある。
【００２５】また、多層マスク除去に伴なうパーティク
ルの発生を防止する効果がある。
ルの発生を防止する効果がある。
【図面の簡単な説明】
【図１】本発明の実施例の工程を示す断面図。
【図２】本発明の実施例の工程を示す断面図。
【図３】本発明の実施例の工程を示す断面図。
【図４】本発明の実施例の工程を示す断面図。
【図５】本発明の実施例の工程を示す断面図。
【図６】本発明の実施例の工程を示す断面図。
１１…ＳｉＯ２膜、１２…ポリシリコン膜（下地層）、
１３…下地レジスト、１４…ストッパ層、１５…レジス
トパターン、１６…有機膜。
１３…下地レジスト、１４…ストッパ層、１５…レジス
トパターン、１６…有機膜。
Claims (1)
- 【請求項１】 下層レジスト上に、少なくともストッ
パ層をパターニングして形成し、該ストッパ層をマスク
として前記下層レジストをパターニングして構成される
多層レジストマスクを用いて、前記下層レジストの下地
層をエッチングする方法において、前記下地層をエッチ
ングした後、全面に有機膜を形成し、次いで、前記多層
レジストマスクのストッパ層を前記有機膜と略同等のエ
ッチング速度で除去することを特徴とするエッチング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11425791A JPH04342128A (ja) | 1991-05-20 | 1991-05-20 | エッチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11425791A JPH04342128A (ja) | 1991-05-20 | 1991-05-20 | エッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04342128A true JPH04342128A (ja) | 1992-11-27 |
Family
ID=14633259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11425791A Pending JPH04342128A (ja) | 1991-05-20 | 1991-05-20 | エッチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04342128A (ja) |
-
1991
- 1991-05-20 JP JP11425791A patent/JPH04342128A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100420910B1 (ko) | 중간층리소그래피 | |
| US6514672B2 (en) | Dry development process for a bi-layer resist system | |
| JP4004014B2 (ja) | レジストパターンの形成方法 | |
| JP5100198B2 (ja) | 半導体素子の微細パターンの形成方法 | |
| JPS588579B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| KR100434133B1 (ko) | 중간층리쏘그래피 | |
| JP3041972B2 (ja) | 半導体装置の製造方法 | |
| JP5164446B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JP2003179064A (ja) | 配線パターンの形成方法 | |
| JPH04342128A (ja) | エッチング方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JPH07226396A (ja) | パターン形成方法 | |
| KR100434132B1 (ko) | 중간층리쏘그래피 | |
| JPH07321091A (ja) | エッチング方法及び配線形成方法 | |
| JPH0779097B2 (ja) | 平坦化エツチング方法 | |
| KR950011172B1 (ko) | 삼층감광막 패턴 형성방법 | |
| JPH05182885A (ja) | 半導体装置の製造方法 | |
| JP3299783B2 (ja) | 半導体装置の製造方法 | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| JPH06275580A (ja) | 半導体装置の製造方法 | |
| JPH04155816A (ja) | 半導体装置の製造方法 | |
| JPH05175159A (ja) | 半導体素子の製造方法 | |
| KR100202657B1 (ko) | 트랜지스터의 제조방법 | |
| JPH05129253A (ja) | 半導体装置の製造方法 | |
| KR980011969A (ko) | 반도체소자의 제조방법 |