JPH04343449A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04343449A JPH04343449A JP14549191A JP14549191A JPH04343449A JP H04343449 A JPH04343449 A JP H04343449A JP 14549191 A JP14549191 A JP 14549191A JP 14549191 A JP14549191 A JP 14549191A JP H04343449 A JPH04343449 A JP H04343449A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- field oxide
- sio2
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、フィールド酸化膜及び
チャネルストッパによって素子分離が行われている半導
体装置の製造方法に関するものである。
チャネルストッパによって素子分離が行われている半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】モノリシックＩＣでは、一つの半導体チ
ップ上に配置する多数の素子同士を電気的に分離する必
要がある。この様な素子分離の代表的な技術の一つに誘
電体分離がある。そして、この誘電体分離の代表的な技
術としてＬＯＣＯＳ法がある。これは、フィールド酸化
膜によって素子分離を行う方法である。
ップ上に配置する多数の素子同士を電気的に分離する必
要がある。この様な素子分離の代表的な技術の一つに誘
電体分離がある。そして、この誘電体分離の代表的な技
術としてＬＯＣＯＳ法がある。これは、フィールド酸化
膜によって素子分離を行う方法である。
【０００３】更に、フィールド酸化膜の下をチャネル領
域とする寄生ＭＯＳトランジスタの閾値電圧をフィール
ド酸化膜上の配線の電位よりも高くして、ＩＣの動作電
圧の範囲でこの寄生ＭＯＳトランジスタを完全にカット
オフし、これによって素子分離を完全にするために、半
導体基板と同一の導電型の高濃度不純物領域であるチャ
ネルストッパをフィールド酸化膜の下に形成している。
域とする寄生ＭＯＳトランジスタの閾値電圧をフィール
ド酸化膜上の配線の電位よりも高くして、ＩＣの動作電
圧の範囲でこの寄生ＭＯＳトランジスタを完全にカット
オフし、これによって素子分離を完全にするために、半
導体基板と同一の導電型の高濃度不純物領域であるチャ
ネルストッパをフィールド酸化膜の下に形成している。
【０００４】このチャネルストッパは、従来、ＬＯＣＯ
Ｓ法を実行するための耐酸化膜をマスクにして、形成し
ようとするフィールド酸化膜のパターンに対応する開口
から半導体基板と同一導電型の不純物を半導体基板にイ
オン注入し、その後に熱酸化を行うことによって、フィ
ールド酸化膜の形成と同時にこのフィールド酸化膜の下
に形成していた。
Ｓ法を実行するための耐酸化膜をマスクにして、形成し
ようとするフィールド酸化膜のパターンに対応する開口
から半導体基板と同一導電型の不純物を半導体基板にイ
オン注入し、その後に熱酸化を行うことによって、フィ
ールド酸化膜の形成と同時にこのフィールド酸化膜の下
に形成していた。
【０００５】
【発明が解決しようとする課題】ところが、上述の様な
従来の方法では、フィールド酸化膜の端部の下にも、チ
ャネルストッパが形成される。また、フィールド酸化膜
自体の端部にはバーズビークが形成される。このため、
チャネルストッパとバーズビークとが、素子分離領域か
ら活性領域に食い込む。
従来の方法では、フィールド酸化膜の端部の下にも、チ
ャネルストッパが形成される。また、フィールド酸化膜
自体の端部にはバーズビークが形成される。このため、
チャネルストッパとバーズビークとが、素子分離領域か
ら活性領域に食い込む。
【０００６】そして、半導体装置を微細化してＭＯＳト
ランジスタのチャネル幅が狭くなってくると、チャネル
ストッパとバーズビークとがチャネル領域へ食い込むこ
とによる影響を無視することができなくなり、狭チャネ
ル効果が発生する。従って、上述の様な従来の方法では
、集積度が高いにも拘らず狭チャネル効果が抑制されて
いる半導体装置を製造することができなかった。そこで
、本発明の目的は、集積度が高いにも拘らず狭チャネル
効果が抑制されている半導体装置を、工程の増加を少な
くして製造することができる半導体装置の製造方法を提
供することにある。
ランジスタのチャネル幅が狭くなってくると、チャネル
ストッパとバーズビークとがチャネル領域へ食い込むこ
とによる影響を無視することができなくなり、狭チャネ
ル効果が発生する。従って、上述の様な従来の方法では
、集積度が高いにも拘らず狭チャネル効果が抑制されて
いる半導体装置を製造することができなかった。そこで
、本発明の目的は、集積度が高いにも拘らず狭チャネル
効果が抑制されている半導体装置を、工程の増加を少な
くして製造することができる半導体装置の製造方法を提
供することにある。
【０００７】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、半導体基板上にフィールド酸化膜のパタ
ーンに対応する開口を有する耐酸化膜を形成し、この耐
酸化膜の前記開口に臨む端面に酸化膜から成る側壁を形
成し、前記耐酸化膜及び前記酸化膜をマスクにして前記
半導体基板に、この半導体基板と同一導電型の不純物を
導入し、前記半導体基板のうちで前記耐酸化膜に覆われ
ていない部分を熱酸化して、前記フィールド酸化膜を形
成すると共にこのフィールド酸化膜の下に前記不純物か
ら成るチャネルストッパを形成している。
の製造方法は、半導体基板上にフィールド酸化膜のパタ
ーンに対応する開口を有する耐酸化膜を形成し、この耐
酸化膜の前記開口に臨む端面に酸化膜から成る側壁を形
成し、前記耐酸化膜及び前記酸化膜をマスクにして前記
半導体基板に、この半導体基板と同一導電型の不純物を
導入し、前記半導体基板のうちで前記耐酸化膜に覆われ
ていない部分を熱酸化して、前記フィールド酸化膜を形
成すると共にこのフィールド酸化膜の下に前記不純物か
ら成るチャネルストッパを形成している。
【０００８】
【作用】本発明による半導体装置の製造方法では、耐酸
化膜と酸化膜から成る側壁との両方をマスクにして不純
物を半導体基板に導入しているので、耐酸化膜の端面の
近傍には不純物が導入されず、フィールド酸化膜の端部
の下にはチャネルストッパが形成されない。
化膜と酸化膜から成る側壁との両方をマスクにして不純
物を半導体基板に導入しているので、耐酸化膜の端面の
近傍には不純物が導入されず、フィールド酸化膜の端部
の下にはチャネルストッパが形成されない。
【０００９】また、耐酸化膜の端面の近傍には不純物が
導入されないので、端面の近傍では、それ以外の部分に
比べて半導体基板の酸化速度が遅く、フィールド酸化膜
のバーズビークが小さい。また、この様にフィールド酸
化膜のバーズビークが小さいので、素子分離領域の幅を
狭めることができる。
導入されないので、端面の近傍では、それ以外の部分に
比べて半導体基板の酸化速度が遅く、フィールド酸化膜
のバーズビークが小さい。また、この様にフィールド酸
化膜のバーズビークが小さいので、素子分離領域の幅を
狭めることができる。
【００１０】また、酸化膜から成る側壁は、酸化膜の堆
積とエッチバックとで自己整合的に形成することができ
るので、形成に際してマフク工程が不要である。しかも
、この酸化膜は、熱酸化後はフィールド酸化膜と一体に
なってその一部になるので、フィールド酸化膜の形成後
に除去する必要がない。
積とエッチバックとで自己整合的に形成することができ
るので、形成に際してマフク工程が不要である。しかも
、この酸化膜は、熱酸化後はフィールド酸化膜と一体に
なってその一部になるので、フィールド酸化膜の形成後
に除去する必要がない。
【００１１】
【実施例】以下、本発明の一実施例を図１を参照しなが
ら説明する。
ら説明する。
【００１２】本実施例では、図１（ａ）に示す様に、Ｎ
− 型のＳｉ基板１１の表面にパッド用のＳｉＯ２ 膜
１２を形成し、厚さ３０００Å程度のＳｉ３ Ｎ４ 膜
１３をＳｉＯ２ 膜１２上に堆積させる。そして、形成
しようとするフィールド酸化膜のパターンに対応する開
口１４をフォトリソグラフィ及びエッチングによってＳ
ｉ３ Ｎ４ 膜１３に形成する。
− 型のＳｉ基板１１の表面にパッド用のＳｉＯ２ 膜
１２を形成し、厚さ３０００Å程度のＳｉ３ Ｎ４ 膜
１３をＳｉＯ２ 膜１２上に堆積させる。そして、形成
しようとするフィールド酸化膜のパターンに対応する開
口１４をフォトリソグラフィ及びエッチングによってＳ
ｉ３ Ｎ４ 膜１３に形成する。
【００１３】次に、ＳｉＯ２ 膜１５をＣＶＤで全面に
堆積させ、このＳｉＯ２ 膜１５をエッチバックする。 これによって、図１（ｂ）に示す様に、Ｓｉ３ Ｎ４
膜１３の開口１４に臨む端面１６に、ＳｉＯ２ 膜１５
から成る側壁を自己整合的に形成する。
堆積させ、このＳｉＯ２ 膜１５をエッチバックする。 これによって、図１（ｂ）に示す様に、Ｓｉ３ Ｎ４
膜１３の開口１４に臨む端面１６に、ＳｉＯ２ 膜１５
から成る側壁を自己整合的に形成する。
【００１４】次に、図１（ｃ）に示す様に、Ｓｉ３ Ｎ
４ 膜１３とＳｉＯ２ 膜１５とをマスクにして、Ｓｉ
基板１１中に、リン等のＮ型の不純物１７を高濃度にイ
オン注入する。つまり、この不純物１７は、Ｓｉ３ Ｎ
４ 膜１３の下方及びＳｉＯ２ 膜１５の下方にはイオ
ン注入されない。
４ 膜１３とＳｉＯ２ 膜１５とをマスクにして、Ｓｉ
基板１１中に、リン等のＮ型の不純物１７を高濃度にイ
オン注入する。つまり、この不純物１７は、Ｓｉ３ Ｎ
４ 膜１３の下方及びＳｉＯ２ 膜１５の下方にはイオ
ン注入されない。
【００１５】次に、この状態で熱酸化を行う。すると、
図１（ｄ）に示す様に、Ｓｉ３ Ｎ４ 膜１３が耐酸化
膜になり、Ｓｉ基板１１のうちでこのＳｉ３ Ｎ４ 膜
１３に覆われていない部分が選択的に酸化され、フィー
ルド酸化膜であるＳｉＯ２ 膜１８が形成される。この
時、ＳｉＯ２ 膜１５はＳｉＯ２ 膜１８と一体になっ
てフィールド酸化膜の一部になる。従って、ＳｉＯ２
膜１８の形成後にＳｉＯ２ 膜１５を除去する必要はな
い。
図１（ｄ）に示す様に、Ｓｉ３ Ｎ４ 膜１３が耐酸化
膜になり、Ｓｉ基板１１のうちでこのＳｉ３ Ｎ４ 膜
１３に覆われていない部分が選択的に酸化され、フィー
ルド酸化膜であるＳｉＯ２ 膜１８が形成される。この
時、ＳｉＯ２ 膜１５はＳｉＯ２ 膜１８と一体になっ
てフィールド酸化膜の一部になる。従って、ＳｉＯ２
膜１８の形成後にＳｉＯ２ 膜１５を除去する必要はな
い。
【００１６】ところで、Ｓｉ基板１１中に不純物が高濃
度に含まれていると、このＳｉ基板１１の酸化速度が大
きい。そして、上述の様に、ＳｉＯ２ 膜１５の下方に
は不純物１７がイオン注入されていない。このため、Ｓ
ｉＯ２ 膜１８のうちで不純物１７がイオン注入されて
いた部分が所望の膜厚まで成長した時点では、ＳｉＯ２
膜１８のうちで不純物１７がイオン注入されていなか
った部分つまりＳｉＯ２ 膜１８の端部の成長が少ない
。従って、ＳｉＯ２ 膜１８はバーズビークが小さい。
度に含まれていると、このＳｉ基板１１の酸化速度が大
きい。そして、上述の様に、ＳｉＯ２ 膜１５の下方に
は不純物１７がイオン注入されていない。このため、Ｓ
ｉＯ２ 膜１８のうちで不純物１７がイオン注入されて
いた部分が所望の膜厚まで成長した時点では、ＳｉＯ２
膜１８のうちで不純物１７がイオン注入されていなか
った部分つまりＳｉＯ２ 膜１８の端部の成長が少ない
。従って、ＳｉＯ２ 膜１８はバーズビークが小さい。
【００１７】一方、熱酸化時の熱によって不純物１７が
拡散し、ＳｉＯ２ 膜１８の形成と同時に、このＳｉＯ
２ 膜１８の下に、チャネルストッパになるＮ＋ 領域
１９が形成される。但し、上述の様に、ＳｉＯ２ 膜１
５の下方には不純物１７がイオン注入されていなかった
ので、ＳｉＯ２ 膜１８の端部の下にはＮ＋ 領域１９
が形成されない。その後、Ｓｉ３ Ｎ４ 膜１３とＳｉ
Ｏ２ 膜１２とを除去して、ＳｉＯ２ 膜１８に囲まれ
ている活性領域にＭＯＳトランジスタ等を形成する。
拡散し、ＳｉＯ２ 膜１８の形成と同時に、このＳｉＯ
２ 膜１８の下に、チャネルストッパになるＮ＋ 領域
１９が形成される。但し、上述の様に、ＳｉＯ２ 膜１
５の下方には不純物１７がイオン注入されていなかった
ので、ＳｉＯ２ 膜１８の端部の下にはＮ＋ 領域１９
が形成されない。その後、Ｓｉ３ Ｎ４ 膜１３とＳｉ
Ｏ２ 膜１２とを除去して、ＳｉＯ２ 膜１８に囲まれ
ている活性領域にＭＯＳトランジスタ等を形成する。
【００１８】
【発明の効果】本発明による半導体装置の製造方法では
、フィールド酸化膜の端部の下にはチャネルストッパが
形成されず、しかもフィールド酸化膜のバーズビークが
小さいので、チャネル領域に対するチャネルストッパと
バーズビークとの食い込みが少ない。したがって、集積
度が高いにも拘らず狭チャネル効果が抑制されている半
導体装置を製造することができる。
、フィールド酸化膜の端部の下にはチャネルストッパが
形成されず、しかもフィールド酸化膜のバーズビークが
小さいので、チャネル領域に対するチャネルストッパと
バーズビークとの食い込みが少ない。したがって、集積
度が高いにも拘らず狭チャネル効果が抑制されている半
導体装置を製造することができる。
【００１９】また、この様にフィールド酸化膜のバーズ
ビークが小さく、素子分離領域の幅を狭めることができ
るので、更に集積度の高い半導体装置を製造することが
できる。
ビークが小さく、素子分離領域の幅を狭めることができ
るので、更に集積度の高い半導体装置を製造することが
できる。
【００２０】また、酸化膜から成る側壁は、形成に際し
てマスク工程が不要であり、しかもフィールド酸化膜の
形成後に除去する必要がない。従って、工程の増加は少
ない。
てマスク工程が不要であり、しかもフィールド酸化膜の
形成後に除去する必要がない。従って、工程の増加は少
ない。
【図１】本発明の一実施例を順次に示す側断面図である
。
。
１１ Ｓｉ基板
１３ Ｓｉ３ Ｎ４ 膜
１４ 開口
１５ ＳｉＯ２ 膜
１６ 端面
１７ 不純物
１８ ＳｉＯ２ 膜
１９ Ｎ＋ 領域
Claims (1)
- 【請求項１】 半導体基板上にフィールド酸化膜のパ
ターンに対応する開口を有する耐酸化膜を形成し、この
耐酸化膜の前記開口に臨む端面に酸化膜から成る側壁を
形成し、前記耐酸化膜及び前記酸化膜をマスクにして前
記半導体基板に、この半導体基板と同一導電型の不純物
を導入し、前記半導体基板の前記耐酸化膜に覆われてい
ない部分を熱酸化して、前記フィールド酸化膜を形成す
ると共にこのフィールド酸化膜の下に前記不純物から成
るチャネルストッパを形成することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14549191A JPH04343449A (ja) | 1991-05-21 | 1991-05-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14549191A JPH04343449A (ja) | 1991-05-21 | 1991-05-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04343449A true JPH04343449A (ja) | 1992-11-30 |
Family
ID=15386497
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14549191A Withdrawn JPH04343449A (ja) | 1991-05-21 | 1991-05-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04343449A (ja) |
-
1991
- 1991-05-21 JP JP14549191A patent/JPH04343449A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5164803A (en) | Cmos semiconductor device with an element isolating field shield | |
| JP2929419B2 (ja) | 半導体素子の製造方法 | |
| US4295266A (en) | Method of manufacturing bulk CMOS integrated circuits | |
| JP2619340B2 (ja) | 半導体素子の高電圧トランジスタ構造及びその製造方法 | |
| JPH04348053A (ja) | 半導体装置の製造方法 | |
| JPH05283519A (ja) | 半導体装置の製造方法 | |
| JP2968078B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH04343449A (ja) | 半導体装置の製造方法 | |
| JPH07297275A (ja) | 半導体装置の製造方法 | |
| JP3038740B2 (ja) | 半導体装置の製造方法 | |
| JPH06132489A (ja) | Ｍｏｓ型トランジスタおよびこれを利用した集積回路、ならびにｍｏｓ型トランジスタの製造方法 | |
| KR100521790B1 (ko) | 반도체기판에좁은열적산화실리콘측면분리영역을형성하는방법및이방법에의해제조된mos반도체소자 | |
| KR100239669B1 (ko) | 반도체 디바이스의 필드 산화 마스크 및 그것의 제조방법 | |
| KR0151226B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR930010726B1 (ko) | 반도체 장치의 소자분리방법 | |
| KR100220236B1 (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR100225383B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH10270545A (ja) | 半導体装置の製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH0521596A (ja) | 半導体装置の製造方法 | |
| JPH05259446A (ja) | 半導体装置の製造方法 | |
| JPH05182958A (ja) | 半導体装置及びその製造方法 | |
| JPH09135022A (ja) | 半導体装置およびその製造方法 | |
| JPH04242934A (ja) | 半導体装置の製造方法 | |
| JPS59139644A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |