JPH0521596A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0521596A JPH0521596A JP19487591A JP19487591A JPH0521596A JP H0521596 A JPH0521596 A JP H0521596A JP 19487591 A JP19487591 A JP 19487591A JP 19487591 A JP19487591 A JP 19487591A JP H0521596 A JPH0521596 A JP H0521596A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- sio
- field oxide
- channel stopper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】
【目的】 動作速度が速く且つ信頼性が高い半導体装置
を容易に製造する。 【構成】 中央部の薄膜部１４ａとその両側の厚膜部１
４ｂとを有するＳｉＯ2 膜１４をフィールド酸化膜とし
て形成し、厚膜部１４ｂの中央部近傍の上に開口１５ａ
の端縁が位置する様にフォトレジスト１５をパターニン
グする。そして、開口１５ａ内のＳｉＯ2 膜１４の上か
ら、例えば薄膜部１４ａの膜厚がほぼ投影飛程になる様
なエネルギーで、不純物１６をイオン注入する。これに
よって、ＳｉＯ2 膜１４の中央部の下にのみ自己整合的
に、チャネルストッパであるＰ+ 拡散層１７が形成され
る。
を容易に製造する。 【構成】 中央部の薄膜部１４ａとその両側の厚膜部１
４ｂとを有するＳｉＯ2 膜１４をフィールド酸化膜とし
て形成し、厚膜部１４ｂの中央部近傍の上に開口１５ａ
の端縁が位置する様にフォトレジスト１５をパターニン
グする。そして、開口１５ａ内のＳｉＯ2 膜１４の上か
ら、例えば薄膜部１４ａの膜厚がほぼ投影飛程になる様
なエネルギーで、不純物１６をイオン注入する。これに
よって、ＳｉＯ2 膜１４の中央部の下にのみ自己整合的
に、チャネルストッパであるＰ+ 拡散層１７が形成され
る。
Description
【０００１】
【産業上の利用分野】本発明は、フィールド酸化膜及び
チャネルストッパによって素子分離が行われている半導
体装置の製造方法に関するものである。
チャネルストッパによって素子分離が行われている半導
体装置の製造方法に関するものである。
【０００２】
【従来の技術】モノリシックＩＣでは、一つの半導体チ
ップ上に配置する多数の素子同士を電気的に分離する必
要がある。この様な素子分離技術の一つに誘電体分離が
あり、誘電体分離の代表的な技術がＬＯＣＯＳ法による
フィールド酸化膜によって素子分離を行う方法である。
ップ上に配置する多数の素子同士を電気的に分離する必
要がある。この様な素子分離技術の一つに誘電体分離が
あり、誘電体分離の代表的な技術がＬＯＣＯＳ法による
フィールド酸化膜によって素子分離を行う方法である。
【０００３】更に、フィールド酸化膜の下をチャネル領
域とする寄生ＭＯＳトランジスタの閾値電圧をフィール
ド酸化膜上の配線の電位よりも高くして、ＩＣの動作電
圧の範囲でこの寄生ＭＯＳトランジスタを完全にカット
オフし、これによって素子分離を完全にするために、半
導体基板と同一導電型の高濃度不純物拡散層であるチャ
ネルストッパをフィールド酸化膜の下に形成している。
域とする寄生ＭＯＳトランジスタの閾値電圧をフィール
ド酸化膜上の配線の電位よりも高くして、ＩＣの動作電
圧の範囲でこの寄生ＭＯＳトランジスタを完全にカット
オフし、これによって素子分離を完全にするために、半
導体基板と同一導電型の高濃度不純物拡散層であるチャ
ネルストッパをフィールド酸化膜の下に形成している。
【０００４】ところで、この様なチャネルストッパの形
成方法の一つに、フィールド酸化膜の形成前にチャネル
ストッパ形成用の不純物を半導体基板にイオン注入して
おく方法がある。この方法では、フィールド酸化膜を形
成する際の耐酸化膜をマスクにして不純物をイオン注入
しておき、熱酸化時の熱でこの不純物を拡散させて、フ
ィールド酸化膜の形成と同時にチャネルストッパも形成
する。
成方法の一つに、フィールド酸化膜の形成前にチャネル
ストッパ形成用の不純物を半導体基板にイオン注入して
おく方法がある。この方法では、フィールド酸化膜を形
成する際の耐酸化膜をマスクにして不純物をイオン注入
しておき、熱酸化時の熱でこの不純物を拡散させて、フ
ィールド酸化膜の形成と同時にチャネルストッパも形成
する。
【０００５】しかし、この方法では、チャネルストッパ
が活性領域にまで拡がり、チャネルストッパとは逆導電
型の不純物拡散層を活性領域に形成した場合に、この不
純物拡散層とチャネルストッパとが接する。このため、
不純物拡散層とチャネルストッパとの間の接合容量が増
大したり接合耐圧が低下したりする。この結果、活性領
域に形成した素子の動作速度が低下し、信頼性も低下す
る。
が活性領域にまで拡がり、チャネルストッパとは逆導電
型の不純物拡散層を活性領域に形成した場合に、この不
純物拡散層とチャネルストッパとが接する。このため、
不純物拡散層とチャネルストッパとの間の接合容量が増
大したり接合耐圧が低下したりする。この結果、活性領
域に形成した素子の動作速度が低下し、信頼性も低下す
る。
【０００６】そこで、チャネルストッパのもう一つの形
成方法として、フィールド酸化膜の形成後に不純物をイ
オン注入する方法が考えられている。この方法では、フ
ィールド酸化膜の形成後に活性領域をフォトレジストで
覆い、このフォトレジストをマスクにしてフィールド酸
化膜の上から不純物をイオン注入するという所謂フィー
ルドイオン打込みを行う。
成方法として、フィールド酸化膜の形成後に不純物をイ
オン注入する方法が考えられている。この方法では、フ
ィールド酸化膜の形成後に活性領域をフォトレジストで
覆い、このフォトレジストをマスクにしてフィールド酸
化膜の上から不純物をイオン注入するという所謂フィー
ルドイオン打込みを行う。
【０００７】
【発明が解決しようとする課題】しかし、この方法で
も、リソグラフィ工程でマスクに位置合わせずれがあっ
て、フォトレジストがフィールド酸化膜に対して位置ず
れすると、活性領域の不純物拡散層とチャネルストッパ
とがやはり接してしまう。従って、従来の何れの方法で
も、動作速度が速く且つ信頼性が高い半導体装置を容易
には製造することができなかった。
も、リソグラフィ工程でマスクに位置合わせずれがあっ
て、フォトレジストがフィールド酸化膜に対して位置ず
れすると、活性領域の不純物拡散層とチャネルストッパ
とがやはり接してしまう。従って、従来の何れの方法で
も、動作速度が速く且つ信頼性が高い半導体装置を容易
には製造することができなかった。
【０００８】そこで、本発明は、動作速度が速く且つ信
頼性が高い半導体装置を容易に製造することができる半
導体装置の製造方法を提供することを目的とする。
頼性が高い半導体装置を容易に製造することができる半
導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、活性領域に挟まれている領域の中央部に
位置し膜厚が相対的に薄い薄膜部とこの薄膜部の両側に
位置し膜厚が相対的に厚い厚膜部とを有するフィールド
酸化膜を半導体基板の表面に形成し、前記厚膜部のうち
で前記薄膜部に連なる一部分と前記薄膜部とに対応する
開口を有するマスクを前記半導体基板上に形成し、前記
開口から前記半導体基板にチャネルストッパ形成用の不
純物をイオン注入する。
の製造方法は、活性領域に挟まれている領域の中央部に
位置し膜厚が相対的に薄い薄膜部とこの薄膜部の両側に
位置し膜厚が相対的に厚い厚膜部とを有するフィールド
酸化膜を半導体基板の表面に形成し、前記厚膜部のうち
で前記薄膜部に連なる一部分と前記薄膜部とに対応する
開口を有するマスクを前記半導体基板上に形成し、前記
開口から前記半導体基板にチャネルストッパ形成用の不
純物をイオン注入する。
【００１０】
【作用】本発明による半導体装置の製造方法では、例え
ばフィールド酸化膜のうちの薄膜部の膜厚がほぼ投影飛
程になる様にチャネルストッパ形成用の不純物をイオン
注入することにより、半導体基板上に形成したマスクの
みならずフィールド酸化膜の厚膜部もイオン注入時のマ
スクになる。しかも、マスクの開口は、厚膜部の全部で
はなく薄膜部に連なる一部分と薄膜部とにのみ対応して
いる。
ばフィールド酸化膜のうちの薄膜部の膜厚がほぼ投影飛
程になる様にチャネルストッパ形成用の不純物をイオン
注入することにより、半導体基板上に形成したマスクの
みならずフィールド酸化膜の厚膜部もイオン注入時のマ
スクになる。しかも、マスクの開口は、厚膜部の全部で
はなく薄膜部に連なる一部分と薄膜部とにのみ対応して
いる。
【００１１】このため、マスクがフィールド酸化膜に対
して多少位置ずれしても、フィールド酸化膜の中央部の
下にのみ自己整合的にチャネルストッパを形成すること
ができる。従って、チャネルストッパとは逆導電型の不
純物拡散層を活性領域に形成した場合に、この不純物拡
散層とチャネルストッパとが離間しており、これらの間
の接合容量が少なく接合耐圧も高い。
して多少位置ずれしても、フィールド酸化膜の中央部の
下にのみ自己整合的にチャネルストッパを形成すること
ができる。従って、チャネルストッパとは逆導電型の不
純物拡散層を活性領域に形成した場合に、この不純物拡
散層とチャネルストッパとが離間しており、これらの間
の接合容量が少なく接合耐圧も高い。
【００１２】
【実施例】以下、本発明の一実施例を、図１を参照しな
がら説明する。
がら説明する。
【００１３】本実施例では、図１（ａ）に示す様に、Ｐ
型のＳｉウェハ１１の表面にパッド用のＳｉＯ2 膜１２
を形成し、このＳｉＯ2 膜１２上にＳｉ3 Ｎ4 膜１３を
堆積させる。そして、Ｓｉ3 Ｎ4 膜１３をパターニング
して、活性領域のパターンのＳｉ3 Ｎ4 膜１３ａと、活
性領域に挟まれている素子分離領域の中央部に沿うパタ
ーンのＳｉ3 Ｎ4 膜１３ｂとを形成する。
型のＳｉウェハ１１の表面にパッド用のＳｉＯ2 膜１２
を形成し、このＳｉＯ2 膜１２上にＳｉ3 Ｎ4 膜１３を
堆積させる。そして、Ｓｉ3 Ｎ4 膜１３をパターニング
して、活性領域のパターンのＳｉ3 Ｎ4 膜１３ａと、活
性領域に挟まれている素子分離領域の中央部に沿うパタ
ーンのＳｉ3 Ｎ4 膜１３ｂとを形成する。
【００１４】次に、この状態で熱酸化を行う。すると、
図１（ｂ）に示す様に、Ｓｉ3 Ｎ4 膜１３が耐酸化膜に
なり、Ｓｉウェハ１１のうちでこのＳｉ3 Ｎ4 膜１３に
覆われていない部分が選択的に酸化され、フィールド酸
化膜であるＳｉＯ2 膜１４がＳｉウェハ１１の表面に形
成される。
図１（ｂ）に示す様に、Ｓｉ3 Ｎ4 膜１３が耐酸化膜に
なり、Ｓｉウェハ１１のうちでこのＳｉ3 Ｎ4 膜１３に
覆われていない部分が選択的に酸化され、フィールド酸
化膜であるＳｉＯ2 膜１４がＳｉウェハ１１の表面に形
成される。
【００１５】しかし、この様な選択酸化（ＬＯＣＯＳ）
法では、Ｓｉ3 Ｎ4 膜１３の端部にＳｉＯ2 膜１４が横
方向へ食い込んで、バーズビークが発生する。このた
め、Ｓｉ3 Ｎ4 膜１３ｂの下にも両側からバーズビーク
が食い込み、この部分にも膜厚の薄いＳｉＯ2 膜１４が
形成される。
法では、Ｓｉ3 Ｎ4 膜１３の端部にＳｉＯ2 膜１４が横
方向へ食い込んで、バーズビークが発生する。このた
め、Ｓｉ3 Ｎ4 膜１３ｂの下にも両側からバーズビーク
が食い込み、この部分にも膜厚の薄いＳｉＯ2 膜１４が
形成される。
【００１６】従って、Ｓｉ3 Ｎ4 膜１３ｂの下に位置す
る薄膜部１４ａと、この薄膜部１４ａの両側に位置する
厚膜部１４ｂと、これらの厚膜部１４ｂに連なるバーズ
ビーク１４ｃとから成り、中央部がくぼんでいるＳｉＯ
2 膜１４が、フィールド酸化膜として形成される。
る薄膜部１４ａと、この薄膜部１４ａの両側に位置する
厚膜部１４ｂと、これらの厚膜部１４ｂに連なるバーズ
ビーク１４ｃとから成り、中央部がくぼんでいるＳｉＯ
2 膜１４が、フィールド酸化膜として形成される。
【００１７】なお、Ｓｉ3 Ｎ4 膜１３ｂの幅を狭くする
と、このＳｉ3 Ｎ4 膜１３ｂの下に両側から食い込むバ
ーズビーク同士の重なりが大きくなって、薄膜部１４ａ
の膜厚が厚くなる。また逆に、Ｓｉ3 Ｎ4 膜１３ｂの幅
を広くすると、上記の重なりが少なくなって、薄膜部１
４ａの膜厚が薄くなる。従って、Ｓｉ3 Ｎ4 膜１３ｂの
幅によって、薄膜部１４ａの膜厚を調整することができ
る。
と、このＳｉ3 Ｎ4 膜１３ｂの下に両側から食い込むバ
ーズビーク同士の重なりが大きくなって、薄膜部１４ａ
の膜厚が厚くなる。また逆に、Ｓｉ3 Ｎ4 膜１３ｂの幅
を広くすると、上記の重なりが少なくなって、薄膜部１
４ａの膜厚が薄くなる。従って、Ｓｉ3 Ｎ4 膜１３ｂの
幅によって、薄膜部１４ａの膜厚を調整することができ
る。
【００１８】次に、図１（ｃ）に示す様に、Ｓｉ3 Ｎ4
膜１３を除去した後、フォトレジスト１５を塗布し、厚
膜部１４ｂの中央部近傍の上にフォトレジスト１５の開
口１５ａの端縁が位置する様に、フォトレジスト１５を
パターニングする。
膜１３を除去した後、フォトレジスト１５を塗布し、厚
膜部１４ｂの中央部近傍の上にフォトレジスト１５の開
口１５ａの端縁が位置する様に、フォトレジスト１５を
パターニングする。
【００１９】次に、図１（ｄ）に示す様に、フォトレジ
スト１５をマスクにして、開口１５ａ内のＳｉＯ2 膜１
４の上から、例えばＳｉＯ2 膜１４のうちの薄膜部１４
ａの膜厚がほぼ投影飛程になる様なエネルギーで、ホウ
素等のＰ型の不純物１６をＳｉウェハ１１にイオン注入
する。
スト１５をマスクにして、開口１５ａ内のＳｉＯ2 膜１
４の上から、例えばＳｉＯ2 膜１４のうちの薄膜部１４
ａの膜厚がほぼ投影飛程になる様なエネルギーで、ホウ
素等のＰ型の不純物１６をＳｉウェハ１１にイオン注入
する。
【００２０】これによって、薄膜部１４ａの下、つまり
ＳｉＯ2 膜１４の中央部の下に、チャネルストッパにな
るＰ+ 拡散層１７が形成される。その後、フォトレジス
ト１５及びＳｉＯ2 膜１２を除去し、ＳｉＯ2 膜１４に
囲まれている活性領域に、ＭＯＳトランジスタ等の素子
を形成する。
ＳｉＯ2 膜１４の中央部の下に、チャネルストッパにな
るＰ+ 拡散層１７が形成される。その後、フォトレジス
ト１５及びＳｉＯ2 膜１２を除去し、ＳｉＯ2 膜１４に
囲まれている活性領域に、ＭＯＳトランジスタ等の素子
を形成する。
【００２１】
【発明の効果】本発明による半導体装置の製造方法で
は、チャネルストッパ形成用の不純物をイオン注入する
際のマスクがフィールド酸化膜に対して位置ずれして
も、チャネルストッパとは逆導電型の不純物拡散層を活
性領域に形成した場合に、この不純物拡散層とチャネル
ストッパとが離間しており、これらの間の接合容量が少
なく接合耐圧も高い。従って、動作速度が速く且つ信頼
性が高い半導体装置を容易に製造することができる。
は、チャネルストッパ形成用の不純物をイオン注入する
際のマスクがフィールド酸化膜に対して位置ずれして
も、チャネルストッパとは逆導電型の不純物拡散層を活
性領域に形成した場合に、この不純物拡散層とチャネル
ストッパとが離間しており、これらの間の接合容量が少
なく接合耐圧も高い。従って、動作速度が速く且つ信頼
性が高い半導体装置を容易に製造することができる。
【図１】本発明の一実施例を順次に示す側断面図であ
る。
る。
１１ Ｓｉウェハ １４ ＳｉＯ2 膜 １４ａ 薄膜部 １４ｂ 厚膜部 １５ フォトレジスト １５ａ 開口 １６ 不純物 １７ Ｐ+ 拡散層
Claims (1)
- 【特許請求の範囲】 【請求項１】 活性領域に挟まれている領域の中央部に
位置し膜厚が相対的に薄い薄膜部とこの薄膜部の両側に
位置し膜厚が相対的に厚い厚膜部とを有するフィールド
酸化膜を半導体基板の表面に形成し、前記厚膜部のうち
で前記薄膜部に連なる一部分と前記薄膜部とに対応する
開口を有するマスクを前記半導体基板上に形成し、前記
開口から前記半導体基板にチャネルストッパ形成用の不
純物をイオン注入する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19487591A JPH0521596A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19487591A JPH0521596A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521596A true JPH0521596A (ja) | 1993-01-29 |
Family
ID=16331769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19487591A Withdrawn JPH0521596A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521596A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130253A (ja) * | 1994-10-31 | 1996-05-21 | Nec Corp | 半導体集積回路装置及びその製造方法 |
-
1991
- 1991-07-09 JP JP19487591A patent/JPH0521596A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08130253A (ja) * | 1994-10-31 | 1996-05-21 | Nec Corp | 半導体集積回路装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1070281A (ja) | 半導体装置およびその製造方法 | |
| US4426766A (en) | Method of fabricating high density high breakdown voltage CMOS devices | |
| JPH04348053A (ja) | 半導体装置の製造方法 | |
| JP2775765B2 (ja) | 半導体装置の製造法 | |
| JP2968078B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0521596A (ja) | 半導体装置の製造方法 | |
| JPH08181223A (ja) | 半導体装置の製造方法 | |
| US4528581A (en) | High density CMOS devices with conductively interconnected wells | |
| JP3148227B2 (ja) | 半導体装置の製造方法 | |
| JP3467787B2 (ja) | 半導体装置の製造方法 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| JPH08293605A (ja) | 半導体装置及びその製造方法 | |
| JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
| JP2722506B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05283680A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JP3848782B2 (ja) | 半導体装置の製造方法 | |
| JPH0778983A (ja) | 半導体装置及びその製造方法 | |
| KR0131722B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP2915040B2 (ja) | 半導体装置の製造方法 | |
| JPH11150181A (ja) | 半導体装置の製造方法 | |
| JPH08130304A (ja) | Ｍｏｓ型半導体装置とその製造方法 | |
| JP3064383B2 (ja) | 半導体装置の製造方法 | |
| JPH04297037A (ja) | 半導体装置およびその製造方法 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH04343449A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981008 |