JPH043440A

JPH043440A - テープ半導体装置

Info

Publication number: JPH043440A
Application number: JP2103168A
Authority: JP
Inventors: Mitsuru Mura; 村　満
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-04-20
Filing date: 1990-04-20
Publication date: 1992-01-08

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】一発明の目的３（産業上の利用分野）本発明は、ＴＡＢ　（テープ・オートメ−ティ・ノド・
ボンディング）方式によって製造されるテープ半導体装
置に関する、（従来の技術）第１３図にＴＡＢ方式により製造されるテープ半導体装
置を示す。

図中、１は半導体素子、２は可撓性、絶縁性を有するフ
ィルム状のテープて′ある。

チー１２は、両側縁にスプロケ・ノドホール４が穿設さ
れ、中央部にデバイスホールヲが穿設され、二のデバイ
スホール５を囲むようにアウターリードボンディングホ
ール６が穿設されている。また、テープ２上には、先端
かデバイスホール３から突出し、基端がアウターリード
ボンディングホール６の外側に至るリード８か密着して
形成されている。一方、半導体素子１には、リード６の
先端に対応させてバンプ（図示せず）が設けられており
、二のバンプがリード６の先端に熱圧着されてテープ２
に実装される。そして、アウターリードボンディングホ
ール６で囲まれた半導体装部１０かホール６においてチ
ー１２から切り離されて、半導体装部１０がプリント配
線板（図示せず）等に実装される。

ところでこのテープ半導体装置では、テープ２には、半
導体装部１０が映画フィルムのコマのように所定開扉て
°配設されでおり、半導体装部１０の電気的特性を測定
する場合には、リード８の基端にある検査用バ・ノド１
２に検査用コンタクトビン（図示せず）を接触させて行
なわれ、従来は第１４図に示す如く、検査の結果不良と
判定された半導体装部１０Ａは半導体素子１の部分がパ
ンチングによりチー１２から抜きとられていた。

二の半導体装部１０の選別方法によると、テープ半導体
装置には、良品とされた半導体装部１０のみがテープ２
に残されているため、半導体装部１０のプリント配線板
への実装を容易に行えるという利点を有してしている。

しかしながら、所定の電子回路に必要とされる性能特性
を有さない半導体装部１０はすべて不良と判定されるな
め、他の電子回路に使用可能な半導体装部までもパンチ
ングされるという不具合があり、また、検査用コンタク
トとンの接触不良等が原因で本来良品と判定されるべき
ものが不良品と判定されてパンチングされるという不具
合があった。

（発明か解決しようとする課題）上述の如〈従来のテープ半導体装！では、検査の結果不
良と判定された半導体装部はすべて半導体素子の部分が
パンチングされるため、実際は使用可能な半導体装部ま
て′が使用不可能になるという問題があった。

本発明はこのような従来の欠点に鑑みてなされたもので
あり、テープに設けられた半導体装部を無駄なく用いる
ことができるテープ半導体装置を提供することを目的と
する。

＝発明の構成］（課題を解決するための手段）本発明では、リードが形成されたフィルム状のテープと
前記リードにバンプを介して接合された半導体素子とを
有するテープ半導体装置において、前記半導体素子の電
気的特性データが前記テープに表示されて構成される。

また、この電気的特性データはテープに穴を穿設し、こ
の穴の位置及び個数で表示すると良い。

（作用）本発明て′は、テープに電気的特性データか表示されて
いるので、この特性データを満足する電子回路に半導体
素子を組み込む二とかて゛きる３（実施例）以下本発明の一実施例を第１図乃至第１２図を参照して
詳述する。

第２図は、電気的特性データ表示前のテープ半導体装置
を示す平面図である。

テープ半導体装１２０は、従来例と同様、半導体素子１
と可視性、絶縁性を有するフィルム状のテープ２とで構
成されている。また、チー１２には、スプロケットホー
ル４、デバイスホール５及びアウターリードボンディン
グホール６が形成され、先端がデバイスホール３から突
出し基端がアラタルリードボンディングホール６の外側
に至るり一ト８を有する点、半導体素子１のパンツ責図
示せず〉がリード８の先端に熱圧着されて半導体素子１
がテープ２に実装される点、アウターリードボンディン
グホール６で囲まれた半導体装部１０がホール６におい
てテープ２から切り離されて、半導体装部１０がプリン
ト配線板（図示せず）等に実装される点も従来例と同様
である。

半導体装部１０の近傍に一点Ｍ線で示されている領域２
２は、半導体装部１０の電気的特性データを表示する領
域である。この領域２２は、リードパターン８が形成さ
れてないテープ２の部分に設けられる。

また、領域２２内に一点鎖線で示されている３１〜３５
は半導体装部１０の電気的特性データを表示するための
穴位置を示すものである。このデータは、領域２２内に
穿設された穴（以下、表示穴）の位置及び個数で表示さ
れている。本例では、表示穴３１は消費電流異常、３２
は出力電圧異常を表し、表示穴３３〜３５は動作速度を
表わしている。また、表示穴３３〜３５による動作速度
の表示は、第１０図に示す如く、表示穴３３〜３５間の
組み合わせで定められており、例えば表示穴３３のみが
穿設されている場合は１００ｎｓ　、表示穴３３〜３５
のすべてが穿設されている場合は６００ｎＳを表示して
いる。

第３図は、半導体装部１０の電気的特性データに対応す
る表示穴を穿設する工程を示す斜視図である。この図に
おいて、４０は表示穴を穿孔するためのポンチ、４１は
ポンチ４０を駆動するソレノイドである。

従来例と同様、テープ２には、半導体装部１０が所定間
隔で配置されており、半導体装部１０の電気的特性は、
リード８の基端にある検査用パッド１２に検査用コンタ
クトビン（図示せず）を接触させ、半導体素子１への電
源の供給や信号の伝送を行い、外部テスター（図示せず
）によって半導体素子１の消費電流、出力電圧、動作速
度等の緒特性を測定することによりなされる。

そして、外部テスターにより得られたデータに基き上記
ソレノイドのいずれかが駆動され、テープ２には、デー
タに対応する表示穴がポンチ４０により穿孔される。

上記ポンチ４０によりデータ表示がなされた例を以下に
示す。

第１図には、チー１２の領域２２に表示穴３１が穿設さ
れた場合が示されている。この場合には、半導木実装部
１０Ｂが消費電流異常て゛あることを表している。

第４図には、領域２２に表示穴３２か穿設された場合が
示されている。この場合には、半導体装部１０Ｃが出力
電圧異常であることを表わしている。

第５図には、領域２２に表示穴３３が穿設された場合が
示されている。この場合には、半導体装部１０Ｄの動作
速度が１００ｎＳであることを表わしている。

第６図には、領域２２に表示穴３４が穿設された場合が
示されている。この場合には、半導体装部１０Ｅの動作
速度が２００ｎｓであることを表わしている。

第７図には、領域２２に表示穴３４．３５が穿設された
場合が示されている。この場合には、半導体装部１０Ｆ
の動作速度が５００ｎｓであることを表わしている。

次に上記テープ半導体装置２０における半導体装部１０
の電子回路への実装工程につき第８図乃至第１２図を参
照して説明する。

第８図は、テープ半導体装置２０のテープ２に穿孔され
た表示穴の読取装置を示すものである。読取装置は発光
部４３と受光部４４とを有しており、発光部４３から出
力されチー１２に穿孔された表示穴を通過する光４５を
受光部４４で検出することにより、半導体装部１０の電
気的特性データを読み取る構成となっている。

第９図は、特定の動作速度ごとに半導体装部１０をプリ
ント配線板４８に実装する場合が示されている。

プリント配線板４８としては、特定の動作速度に応じた
定数のタイミング調整コンデンサ（Ｃ）及びタイミング
調整抵抗（Ｒ）が実装される（第１０図参照〉。一方、
テープ半導体装置２０は、上記読取装置に装着され、特
定の動作速度の半導体装部１０のみが選別されてプリン
ト配線板４８に取り付けられる。尚、第９図において、
ＶＣＣは電源、ＶＳＳはグランド、Ａ□〜Ａ３はアドレ
ス入力、Ｄ１〜Ｄ４はデータ入力、０１〜０４はデータ
出力の端子である。

第１１図及び第１２図には、機器の使用周波数に応じて
半導体装部１０を使い分ける場合が示されている。

例えば無線装置では、使用周波数が２．５　ＧＨ２であ
れば最大入力可能周波数が３Ｇ８２以上の半導体す・ノ
ブのみが使用可能であるが、使用周波数が０．７　ＧＨ
２であれば最大入力周波数がＩ　ＧＨ２以上の半導体チ
ップはすべて使用可能である。−方、半導体チップの最
大入力周波数は動作速度に反比例する。従って、半導体
装部１０の動作速度を表示穴の位置及び個数から読み取
ることにより、最適な特性の半導体装部１０を無線装置
に用いることができる（第１２図参照のこと）。尚、第
１１図において、ｖｃｃは電源、ｖｓｓはグランド、Ｉ
Ｎ１〜ＩＮ２は入力、０ＵＴ１〜０ＵＴ２は出力の端子
である。

二のように本例のテープ半導体装置２０では、チー１２
に形成された各々の半導体装部１０ごとに電気的特性デ
ータが表示穴により表示されているため、各々の半導体
装部１０をその特性に合致した電子回路に用いる二とが
できる。また、検査用のコンタクトピンの接触不良等が
原因で本来良品と判定されるべきものが不良品と判定さ
れても再度の検査を行える。従って、チー１２に設けら
れた各々の半導体装部１０を無駄なく用いることができ
る。

尚、半導体装部１０のデータ表示はテープ２を穿孔する
ことにより行っているが、これに限定されるものではな
く、テープ２にインク印刷等によるマーキングを施して
も良い。但し、インク印刷等によるマーキングの場合は
マーキングが消えるおそれがあり、またマーキングの読
取装置が複雑になるので、チー１２に穿孔することによ
るデータ表示が良好といえる。

二発明の効果］以上説明したように本発明のテープ半導体装置では、テ
ープのリードに接合された半導体素子の電気的特性デー
タが前記テープに表示されており、このデータに対応す
る電子回路に半導体素子を組み込む二とができ、またデ
ータの内容の再度の検査も行えるので、テープに実装さ
れた半導体素子を無駄なく用いることができる。

【図面の簡単な説明】

第１図乃至第１２図は本発明のテープ半導体装置を説明
する図であり、第１図は消費電流異常が表示された半導
体装部の平面図、第２図はデータが表示される前の半導
体装部の平面図、第３図は表示穴をテープに穿孔する工
程を示した斜視図、第４図は出力電圧異常が表示された
半導体装部の平面図、第５図乃至第７図は夫々動作速度
が表示された半導体装部の平面図、第８図はテープに表
示されたデータの読取工程を示した斜視図、第９図は外
付部品が付加された半導体装部の平面図、第１０図は動
作速度に対応する外付部品の種類を説明する図、第１１
図は最大入力周波数で使い分けられる半導体装部の平面
図、第１２図は動作速度に対応する最大入力可能周波数
を説明する図である。第１３図は従来のテープ半導体装置を説明する部分平面
図であり、第１４図は不良品とされた半導体装部がパン
チングさｈたテープ半導体装１を示す平面図である３１・・・半導体素子２・・・テープ８・・・リード２０・・・テープ半導体装置３１〜３５・・・表示穴２０チー７・￥−ノー本トｋ（ライ代理人　弁理士　本　１）　　崇第１図第４図 ↓ 第５図第８図第９図第１０図ＶＳＳ第１１図

Claims

【特許請求の範囲】

（１）リードが形成されたフィルム状のテープと前記リ
ードにバンプを介して接合された半導体素子とを有する
テープ半導体装置において、前記半導体素子の電気的特
性データが前記テープに表示されていることを特徴とす
るテープ半導体装置。
（２）電気的特性データはテープに穿設された穴の位置
及び個数で表示されていることを特徴とする請求項（１
）記載のテープ半導体装置。