JPH04344473A - パワーアナライザ装置 - Google Patents
パワーアナライザ装置Info
- Publication number
- JPH04344473A JPH04344473A JP14533591A JP14533591A JPH04344473A JP H04344473 A JPH04344473 A JP H04344473A JP 14533591 A JP14533591 A JP 14533591A JP 14533591 A JP14533591 A JP 14533591A JP H04344473 A JPH04344473 A JP H04344473A
- Authority
- JP
- Japan
- Prior art keywords
- power
- complex
- section
- voltage
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明はパワーアナライザ装置
に関し、さらに詳しく言えば、各次数の高調波電力を測
定することができるパワーアナライザ装置に関するもの
である。
に関し、さらに詳しく言えば、各次数の高調波電力を測
定することができるパワーアナライザ装置に関するもの
である。
【０００２】
【従来の技術】近年、半導体電力変換装置（例えばイン
バータ装置）が多くの機器に利用されるに伴い、より多
くの測定データを簡単に、かつ迅速にデータ処理し、そ
の電力系を計測する電力計が提案されるようになった。 このような電力計としては、例えば図８に示す構成をし
たものがある。
バータ装置）が多くの機器に利用されるに伴い、より多
くの測定データを簡単に、かつ迅速にデータ処理し、そ
の電力系を計測する電力計が提案されるようになった。 このような電力計としては、例えば図８に示す構成をし
たものがある。
【０００３】同図において、電圧／電流入力アナログ回
路１は、３ｃｈ（チャネル）分の被測定信号（被測定電
圧（Ｖ１，Ｖ２，Ｖ３）、電流（Ａ１，Ａ２，Ａ３））
を入力し、それら３ｃｈの被測定電圧、電流を検出し、
かつそれら電圧、電流をアナログ演算して電力を算出し
、これら電圧、電流および電力のアナログ信号を出力す
る。
路１は、３ｃｈ（チャネル）分の被測定信号（被測定電
圧（Ｖ１，Ｖ２，Ｖ３）、電流（Ａ１，Ａ２，Ａ３））
を入力し、それら３ｃｈの被測定電圧、電流を検出し、
かつそれら電圧、電流をアナログ演算して電力を算出し
、これら電圧、電流および電力のアナログ信号を出力す
る。
【０００４】電圧／電流アナログ回路１からのアナログ
信号をマルチプレクサ２で切り替え、この切り替えたア
ナログ信号をＡ／Ｄコンバータ３でディジタル変換して
ＲＡＭ／ＲＯＭ（メモリ）４に書き込むが、そのメモリ
４に書き込まれているプログラムしたがってＣＰＵ５が
そのデータの取り込む処理を行なう。
信号をマルチプレクサ２で切り替え、この切り替えたア
ナログ信号をＡ／Ｄコンバータ３でディジタル変換して
ＲＡＭ／ＲＯＭ（メモリ）４に書き込むが、そのメモリ
４に書き込まれているプログラムしたがってＣＰＵ５が
そのデータの取り込む処理を行なう。
【０００５】ＣＰＵ５のバスライン６にはそのメモリ４
、Ｉ／Ｏポート７、表示部８およびキーボード９などが
接続されており、同ＣＰＵ５はＩ／Ｏポート７を介して
マルチプレクサ２を切り替え、そのディジタルデータを
メモリ４に書き込み、それらディジタルデータに基づい
て電力、皮相電力、無効電力および力率等を演算し、こ
れら演算結果等を表示処理し、また取り込んだデータお
よび演算したデータに基づいて測定値に時間係数を掛け
、積算して積算量を算出し、その積算量を表示処理する
。
、Ｉ／Ｏポート７、表示部８およびキーボード９などが
接続されており、同ＣＰＵ５はＩ／Ｏポート７を介して
マルチプレクサ２を切り替え、そのディジタルデータを
メモリ４に書き込み、それらディジタルデータに基づい
て電力、皮相電力、無効電力および力率等を演算し、こ
れら演算結果等を表示処理し、また取り込んだデータお
よび演算したデータに基づいて測定値に時間係数を掛け
、積算して積算量を算出し、その積算量を表示処理する
。
【０００６】表示部８はＣＰＵ５の表示処理にしたがっ
て被測定信号の電圧、電流、電力、皮相電力、無効電力
および力率などを表示する。
て被測定信号の電圧、電流、電力、皮相電力、無効電力
および力率などを表示する。
【０００７】上記構成の電力計においては、電圧／電流
入力アナログ回路１にそれぞれ交流ゼロフラックス法動
作原理を採用し、かつＰＴおよびクランプＣＴを採用し
ていることから、１０Ｈｚ乃至２０ｋＨｚに渡る広い周
波数範囲で良好な特性を確保し、正確な電圧、電流、電
力等の測定が可能になっている。
入力アナログ回路１にそれぞれ交流ゼロフラックス法動
作原理を採用し、かつＰＴおよびクランプＣＴを採用し
ていることから、１０Ｈｚ乃至２０ｋＨｚに渡る広い周
波数範囲で良好な特性を確保し、正確な電圧、電流、電
力等の測定が可能になっている。
【０００８】
【発明が解決しようとする課題】ところで、上記半導体
電力装置、例えばインバータ装置のように、パルス状の
電圧波形でモータを駆動する場合、その電流には高調波
成分が含まれ、この高調波成分が雑音や外乱の原因とな
っている。このような、高調波による機器の障害が問題
視され、特に家電機器などの場合、その高調波成分よる
雑音や外乱が問題になることから、半導体電力装置の電
力系の測定だけなく、その高調波成分の測定が必要にな
っている。
電力装置、例えばインバータ装置のように、パルス状の
電圧波形でモータを駆動する場合、その電流には高調波
成分が含まれ、この高調波成分が雑音や外乱の原因とな
っている。このような、高調波による機器の障害が問題
視され、特に家電機器などの場合、その高調波成分よる
雑音や外乱が問題になることから、半導体電力装置の電
力系の測定だけなく、その高調波成分の測定が必要にな
っている。
【０００９】しかしながら、上記電力計にあっては、基
本波および高調波を含んだ被測定信号に基づいて電圧、
電流、電力の測定が可能であるが、その高調波成分を直
接測定することができなかった。
本波および高調波を含んだ被測定信号に基づいて電圧、
電流、電力の測定が可能であるが、その高調波成分を直
接測定することができなかった。
【００１０】そのために、半導体電力装置の電力系を計
測する場合、電力計とその高調波成分を測定する高価な
高調波解析装置（例えばＦＦＴアナライザ）の２つの測
定装置を用意する必要があるだけなく、そのＦＦＴアナ
ライザの操作が複雑で、高調波成分の測定が面倒でもあ
るため、電力だけでなく、高調波成分も測定できる装置
が要望されている。
測する場合、電力計とその高調波成分を測定する高価な
高調波解析装置（例えばＦＦＴアナライザ）の２つの測
定装置を用意する必要があるだけなく、そのＦＦＴアナ
ライザの操作が複雑で、高調波成分の測定が面倒でもあ
るため、電力だけでなく、高調波成分も測定できる装置
が要望されている。
【００１１】
【課題を解決するための手段】この発明は上記従来の事
情に鑑みなされたもので、請求項１における構成上の特
徴は、被測定電圧および被測定電流を所定周波数のサン
プリング信号でディジタルに変換し、その各１サイクル
分のディジタルデータを得る複数のＡ／Ｄ変換部と、同
Ａ／Ｄ変換部の各サンプリング信号を同期させるＰＬＬ
回路を含む変換同期制御部と、上記Ａ／Ｄ変換部にて変
換された各ディジタルデータを高速フーリエ変換して所
定のｎ次数までの複素電流と複素電圧を得るＦＦＴ演算
部と、各次数ごとの複素電流と複素電圧とからその次数
の電力成分を演算する電力演算部と、上記複素電流、上
記複素電圧および上記電力成分の各々についてその第１
次から第ｎ次までを積算する積算部と、上記複素電流、
上記複素電圧および上記電力成分の各々について基本波
に対するそれらの含有率を算出する含有率算出部と、上
記複素電流、上記複素電圧、上記電力成分および上記含
有率などの測定値に対する比較値を設定する比較値設定
部と、同比較値設定部からの比較値と上記測定値とを比
較し、所定条件のもとでその測定値を出力する比較部と
を備えていることにある。
情に鑑みなされたもので、請求項１における構成上の特
徴は、被測定電圧および被測定電流を所定周波数のサン
プリング信号でディジタルに変換し、その各１サイクル
分のディジタルデータを得る複数のＡ／Ｄ変換部と、同
Ａ／Ｄ変換部の各サンプリング信号を同期させるＰＬＬ
回路を含む変換同期制御部と、上記Ａ／Ｄ変換部にて変
換された各ディジタルデータを高速フーリエ変換して所
定のｎ次数までの複素電流と複素電圧を得るＦＦＴ演算
部と、各次数ごとの複素電流と複素電圧とからその次数
の電力成分を演算する電力演算部と、上記複素電流、上
記複素電圧および上記電力成分の各々についてその第１
次から第ｎ次までを積算する積算部と、上記複素電流、
上記複素電圧および上記電力成分の各々について基本波
に対するそれらの含有率を算出する含有率算出部と、上
記複素電流、上記複素電圧、上記電力成分および上記含
有率などの測定値に対する比較値を設定する比較値設定
部と、同比較値設定部からの比較値と上記測定値とを比
較し、所定条件のもとでその測定値を出力する比較部と
を備えていることにある。
【００１２】また、請求項２においては、被測定電圧お
よび被測定電流を所定周波数のサンプリング信号でディ
ジタルに変換し、その各１サイクル分のディジタルデー
タを得る複数のＡ／Ｄ変換部と、同Ａ／Ｄ変換部の各サ
ンプリング信号を同期させるＰＬＬ回路を含む変換同期
制御部と、上記Ａ／Ｄ変換部にて変換された各ディジタ
ルデータを高速フーリエ変換して所定のｎ次数までの複
素電流と複素電圧を得るＦＦＴ演算部と、上記複素電流
もしくは上記複素電圧から総合高調波歪率を演算する歪
率算出部と、同歪率算出部に対してその上限次数を任意
に設定する上限次数設定部とを備えていることを特徴と
している。
よび被測定電流を所定周波数のサンプリング信号でディ
ジタルに変換し、その各１サイクル分のディジタルデー
タを得る複数のＡ／Ｄ変換部と、同Ａ／Ｄ変換部の各サ
ンプリング信号を同期させるＰＬＬ回路を含む変換同期
制御部と、上記Ａ／Ｄ変換部にて変換された各ディジタ
ルデータを高速フーリエ変換して所定のｎ次数までの複
素電流と複素電圧を得るＦＦＴ演算部と、上記複素電流
もしくは上記複素電圧から総合高調波歪率を演算する歪
率算出部と、同歪率算出部に対してその上限次数を任意
に設定する上限次数設定部とを備えていることを特徴と
している。
【００１３】
【作用】請求項１によると、複素電流、複素電圧、電力
成分および含有率などを各次数単位で所定の比較値と比
較することができる。
成分および含有率などを各次数単位で所定の比較値と比
較することができる。
【００１４】また、請求項２においては、総合高調波歪
率を得る際、その上限値を任意に設定することができる
ため、折り返し歪の影響を排除することが可能となる。
率を得る際、その上限値を任意に設定することができる
ため、折り返し歪の影響を排除することが可能となる。
【００１５】
【実施例】まず、この発明の一実施例に係るパワーアナ
ライザ装置の全体構成を図１ないし図３を参照しながら
説明する。
ライザ装置の全体構成を図１ないし図３を参照しながら
説明する。
【００１６】この実施例によるパワーアナライザ装置は
、複数の入力被測定信号（被測定電圧および被測定電流
）を入力可能なレベルに変換する３チャネル（被測定電
圧Ｖ１〜Ｖ３および被測定電流Ａ１〜Ａ３）の入力ユニ
ット１０〜１２と、これら入力ユニット１０〜１２を介
した被測定信号のアナログ信号に含まれている基本波お
よび高調波などをそれぞれ通す遮断周波数可変可能で、
折り返し歪防止用のフィルタ部１３〜１８と、これらフ
ィルタ部１３〜１８を通ったアナログ信号を所定周波数
のサンプリング信号でそれぞれディジタル変換するＡ／
Ｄ変換部１９〜２４と、これらＡ／Ｄ変換部１９〜２４
で変換したディジタルデータを記憶するメモリ２５〜３
０と、上記入力ユニット１０〜１２を介したアナログ信
号の内の１つを選択する第１の切替部３１と、この第１
の切替部３１で切り替えられたアナログ信号を波形整形
して矩形波信号とするフィルタ波形整形部３２と、上記
フィルタ部１３〜１８の遮断周波数を可変制御する信号
、Ａ／Ｄ変換部１９〜２４の所定周波数のサンプリング
信号およびメモリ２５〜３０の書き込み信号を出力し、
かつそのサンプリング信号を入力被測定信号に同期させ
、例えばその周波数を入力被測定信号の周波数の５１２
倍とするストレージ制御部３３と、上記フィルタ波形整
形部３２からの矩形波信号をソースとし、その矩形波信
号と上記Ａ／Ｄ変換部１９〜２４のサンプリング周波数
を整数（例えば５１２）分の１とした信号との位相差を
検出し、この位相差に応じて内部ＶＣＯの電圧を可変し
、所定周波数の信号をストレージ制御部３３に出力し、
そのＡ／Ｄ変換部１９〜２４のサンプリング信号を上記
切替部３１で切り替えたアナログ信号に同期させ、かつ
そのサンプリング信号の周波数の安定化を図るためのＰ
ＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）部３
４とを備えている。
、複数の入力被測定信号（被測定電圧および被測定電流
）を入力可能なレベルに変換する３チャネル（被測定電
圧Ｖ１〜Ｖ３および被測定電流Ａ１〜Ａ３）の入力ユニ
ット１０〜１２と、これら入力ユニット１０〜１２を介
した被測定信号のアナログ信号に含まれている基本波お
よび高調波などをそれぞれ通す遮断周波数可変可能で、
折り返し歪防止用のフィルタ部１３〜１８と、これらフ
ィルタ部１３〜１８を通ったアナログ信号を所定周波数
のサンプリング信号でそれぞれディジタル変換するＡ／
Ｄ変換部１９〜２４と、これらＡ／Ｄ変換部１９〜２４
で変換したディジタルデータを記憶するメモリ２５〜３
０と、上記入力ユニット１０〜１２を介したアナログ信
号の内の１つを選択する第１の切替部３１と、この第１
の切替部３１で切り替えられたアナログ信号を波形整形
して矩形波信号とするフィルタ波形整形部３２と、上記
フィルタ部１３〜１８の遮断周波数を可変制御する信号
、Ａ／Ｄ変換部１９〜２４の所定周波数のサンプリング
信号およびメモリ２５〜３０の書き込み信号を出力し、
かつそのサンプリング信号を入力被測定信号に同期させ
、例えばその周波数を入力被測定信号の周波数の５１２
倍とするストレージ制御部３３と、上記フィルタ波形整
形部３２からの矩形波信号をソースとし、その矩形波信
号と上記Ａ／Ｄ変換部１９〜２４のサンプリング周波数
を整数（例えば５１２）分の１とした信号との位相差を
検出し、この位相差に応じて内部ＶＣＯの電圧を可変し
、所定周波数の信号をストレージ制御部３３に出力し、
そのＡ／Ｄ変換部１９〜２４のサンプリング信号を上記
切替部３１で切り替えたアナログ信号に同期させ、かつ
そのサンプリング信号の周波数の安定化を図るためのＰ
ＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）部３
４とを備えている。
【００１７】また、このパワーアナライザ装置は、上記
フィルタ波形整形部３２で得た矩形波信号により、入力
被測定信号の周波数を測定する周波数測定部３５と、固
定の所定周波数信号を出力する発振部３６と、この発振
部３６からの周波数信号とＰＬＬ部３４からの周波数信
号とを切り替えてストレージ制御部３３に出力する第２
の切替部３７とを備えている。
フィルタ波形整形部３２で得た矩形波信号により、入力
被測定信号の周波数を測定する周波数測定部３５と、固
定の所定周波数信号を出力する発振部３６と、この発振
部３６からの周波数信号とＰＬＬ部３４からの周波数信
号とを切り替えてストレージ制御部３３に出力する第２
の切替部３７とを備えている。
【００１８】したがって、第２の切替部３７の切り替え
により、Ａ／Ｄ変換のサンプリングモード、つまりスト
レージモードはＰＬＬ同期方式、固定同期方式の２種類
が可能になっている。
により、Ａ／Ｄ変換のサンプリングモード、つまりスト
レージモードはＰＬＬ同期方式、固定同期方式の２種類
が可能になっている。
【００１９】さらに、このパワーアナライザ装置におい
ては、上記メモリ２５〜３０に取り込んだディジタルデ
ータに基づいて、その入力被測定信号に含まれている基
本波および所定次数の高調波をＦＦＴ（高速フーリェ変
換）演算して、各次数ごとの解析ができるようになされ
ている。
ては、上記メモリ２５〜３０に取り込んだディジタルデ
ータに基づいて、その入力被測定信号に含まれている基
本波および所定次数の高調波をＦＦＴ（高速フーリェ変
換）演算して、各次数ごとの解析ができるようになされ
ている。
【００２０】そのため図２に示すように、このパワーア
ナライザ装置は、当該装置の全体を制御する中央処理装
置としてのＣＰＵ３８を備え、同ＣＰＵ３８のバスライ
ン３９に、上記メモリ２５〜３０、ストレージ制御部３
３、ＰＬＬ部３４、周波数測定部３５および発振部３６
の他に、メモリ部２５〜３０に書き込まれているディジ
タルデータを高速フーリエ変換（ＦＦＴ）し、その入力
被測定信号に含まれている基本波および所定次数、この
実施例では４９次までの高調波などを高速演算するディ
ジタルシグナルプロセッサ（ＤＰＳ）４０と、当該装置
の制御プログラムおよびその演算プログラムなどを記憶
しているＥＰＲＯＭ部４１と、それら演算結果などのデ
ータを記憶するＲＡＭ部（ＳＲＡＭ，ＤＲＡＭ）４２と
、このＲＡＭ部４２の書き込み、読み出しを制御するダ
イレクトメモリアクセス（ＤＭＡ）コントローラ部４３
と、上記演算結果による数値データ、および波形データ
を書き込み、読み出し可能なＶＲＡＭ（ビデオ・ラム）
部４４と、このＶＲＡＭ部４４のデータを書き込み、読
み出し、かつ表示制御するＣＲＴコントローラ部４５と
、その数値や波形などをプリントアウトするプリンタ部
４６を接続するためのパラレルインターフェイス４７と
、それら数値や波形などのデータをプロッピィ等に記憶
するフロッピィディスクドライブ部４８を制御するフロ
ッピィディスクコントローラ（ＦＤＣ）４９と、その数
値や波形などのデータを外部に出力し、他の装置からの
データを入力するためのＧＰ−ＩＢインターフェイス５
０および非同期コミュニケーションズインターフェイス
５１とが接続されている。
ナライザ装置は、当該装置の全体を制御する中央処理装
置としてのＣＰＵ３８を備え、同ＣＰＵ３８のバスライ
ン３９に、上記メモリ２５〜３０、ストレージ制御部３
３、ＰＬＬ部３４、周波数測定部３５および発振部３６
の他に、メモリ部２５〜３０に書き込まれているディジ
タルデータを高速フーリエ変換（ＦＦＴ）し、その入力
被測定信号に含まれている基本波および所定次数、この
実施例では４９次までの高調波などを高速演算するディ
ジタルシグナルプロセッサ（ＤＰＳ）４０と、当該装置
の制御プログラムおよびその演算プログラムなどを記憶
しているＥＰＲＯＭ部４１と、それら演算結果などのデ
ータを記憶するＲＡＭ部（ＳＲＡＭ，ＤＲＡＭ）４２と
、このＲＡＭ部４２の書き込み、読み出しを制御するダ
イレクトメモリアクセス（ＤＭＡ）コントローラ部４３
と、上記演算結果による数値データ、および波形データ
を書き込み、読み出し可能なＶＲＡＭ（ビデオ・ラム）
部４４と、このＶＲＡＭ部４４のデータを書き込み、読
み出し、かつ表示制御するＣＲＴコントローラ部４５と
、その数値や波形などをプリントアウトするプリンタ部
４６を接続するためのパラレルインターフェイス４７と
、それら数値や波形などのデータをプロッピィ等に記憶
するフロッピィディスクドライブ部４８を制御するフロ
ッピィディスクコントローラ（ＦＤＣ）４９と、その数
値や波形などのデータを外部に出力し、他の装置からの
データを入力するためのＧＰ−ＩＢインターフェイス５
０および非同期コミュニケーションズインターフェイス
５１とが接続されている。
【００２１】さらにまた、このパワーアナライザ装置は
、上記ＣＲＴコントローラ部４５にて表示処理した数値
あるいは波形を表示する表示部（例えば液晶表示装置）
５２と、当該装置の測定操作スイッチ類を有する操作パ
ネル５３とを備えており、その操作に応じた信号がバス
ライン３９を介してＣＰＵ３８に入力されるようになっ
ている。
、上記ＣＲＴコントローラ部４５にて表示処理した数値
あるいは波形を表示する表示部（例えば液晶表示装置）
５２と、当該装置の測定操作スイッチ類を有する操作パ
ネル５３とを備えており、その操作に応じた信号がバス
ライン３９を介してＣＰＵ３８に入力されるようになっ
ている。
【００２２】図３には上記ディジタルシグナルプロセッ
サ４０の回路構成が概略的に示されている。すなわち、
同プロセッサ４０は２つのＦＦＴ演算回路４０１ａ，４
０１ｂと、このＦＦＴ演算回路４０１ａ，４０１ｂより
得られる複素信号から各次数の電力成分を演算する電力
演算部４０２と、各次数の複素信号および電力成分を積
算する積算部４０３と、基本波に対する各次数の複素信
号もしくは電力成分の含有率を演算する含有率算出部４
０４とを備えている。
サ４０の回路構成が概略的に示されている。すなわち、
同プロセッサ４０は２つのＦＦＴ演算回路４０１ａ，４
０１ｂと、このＦＦＴ演算回路４０１ａ，４０１ｂより
得られる複素信号から各次数の電力成分を演算する電力
演算部４０２と、各次数の複素信号および電力成分を積
算する積算部４０３と、基本波に対する各次数の複素信
号もしくは電力成分の含有率を演算する含有率算出部４
０４とを備えている。
【００２３】上記複素信号、電力成分、積算値および含
有率は比較部４０５に入力され、同比較部４０５にて操
作パネル５３より設定される比較値と比較される。
有率は比較部４０５に入力され、同比較部４０５にて操
作パネル５３より設定される比較値と比較される。
【００２４】電力演算部４０２は図４に例示されている
ように、０次用の掛け算回路４０２０と、１次から４９
次用の電力演算回路４０２１〜４０２４９とを備えてい
る。なお、ここでは説明の便宜上、電力演算回路を各次
数ごとに割り当てているが、実際には各次数の複素デー
タを時分割して処理することにより、その数を減らすこ
とができる。
ように、０次用の掛け算回路４０２０と、１次から４９
次用の電力演算回路４０２１〜４０２４９とを備えてい
る。なお、ここでは説明の便宜上、電力演算回路を各次
数ごとに割り当てているが、実際には各次数の複素デー
タを時分割して処理することにより、その数を減らすこ
とができる。
【００２５】各電力演算回路４０２１〜４０２４９は同
一構成であり、図５には電力演算回路４０２１の内部回
路が示されている。すなわち、同電力演算回路４０２１
は複素電流と複素電圧とを掛け算する掛け算回路４０２
ｂを備えているが、そのいずれか一方の入力側には共役
化回路４０２ａが介装されている。この例では複素電流
側に入れられている。また、掛け算回路４０２ｂの出力
側には、実数部抽出回路４０２ｃと虚数部抽出回路４０
２ｄとが並列的に接続されている。
一構成であり、図５には電力演算回路４０２１の内部回
路が示されている。すなわち、同電力演算回路４０２１
は複素電流と複素電圧とを掛け算する掛け算回路４０２
ｂを備えているが、そのいずれか一方の入力側には共役
化回路４０２ａが介装されている。この例では複素電流
側に入れられている。また、掛け算回路４０２ｂの出力
側には、実数部抽出回路４０２ｃと虚数部抽出回路４０
２ｄとが並列的に接続されている。
【００２６】再び図３を参照すると、このディジタルシ
グナルプロセッサ４０には、上記複素信号から総合高調
波歪率（ＴＨＤ；Ｔｏｔａｌ ＨａｒｍｏｎｉｃＤｉ
ｓｔｏｔｉｏｎ）を演算する歪率算出部４１０を備えて
いる。この歪率は基本波をＶ１，第２次以上の高調波を
Ｖｋとすると、
グナルプロセッサ４０には、上記複素信号から総合高調
波歪率（ＴＨＤ；Ｔｏｔａｌ ＨａｒｍｏｎｉｃＤｉ
ｓｔｏｔｉｏｎ）を演算する歪率算出部４１０を備えて
いる。この歪率は基本波をＶ１，第２次以上の高調波を
Ｖｋとすると、
【００２７】
【数１】
から求められるが、この発明では上限次数設定部４１１
を有し、その上限の値Ｍを任意に変更し得るように構成
されている。参考までに、歪率算出モードとした場合の
フローチャートを図６に例示する。
を有し、その上限の値Ｍを任意に変更し得るように構成
されている。参考までに、歪率算出モードとした場合の
フローチャートを図６に例示する。
【００２８】次に、このパワーアナライザ装置の動作を
説明する。この実施例において、３チャネルの入力ユニ
ット１０〜１３は、それぞれ２つの入力部１０ａ，１０
ｂ、１１ａ，１１ｂ，１２ａ，１２ｂを備え、同入力部
に被測定信号の電圧および電流を印加することにより、
単相ないし３相の電力測定が可能となされている。
説明する。この実施例において、３チャネルの入力ユニ
ット１０〜１３は、それぞれ２つの入力部１０ａ，１０
ｂ、１１ａ，１１ｂ，１２ａ，１２ｂを備え、同入力部
に被測定信号の電圧および電流を印加することにより、
単相ないし３相の電力測定が可能となされている。
【００２９】複数の被測定信号がそれぞれ各入力ユニッ
ト部１０〜１３に入力され、例えばインバータ装置の電
力測定操作が行われると、ＣＰＵ３８にてその電力測定
に必要な制御が行われ、例えば周波数測定部３５の測定
周波数に基づいてＡ／Ｄ変換のサンプリング、メモリ２
５の書き込みなどが制御される。
ト部１０〜１３に入力され、例えばインバータ装置の電
力測定操作が行われると、ＣＰＵ３８にてその電力測定
に必要な制御が行われ、例えば周波数測定部３５の測定
周波数に基づいてＡ／Ｄ変換のサンプリング、メモリ２
５の書き込みなどが制御される。
【００３０】すなわち、ストレージ制御部３３にてＡ／
Ｄ変換部１９〜２４のサンプリング信号が出力され、メ
モリ２５〜３０の書き込み信号が出力され、一方、入力
被測定信号がそれぞれ上記Ａ／Ｄ変換部１９〜２４の入
力可能レベルにレベル変換される。
Ｄ変換部１９〜２４のサンプリング信号が出力され、メ
モリ２５〜３０の書き込み信号が出力され、一方、入力
被測定信号がそれぞれ上記Ａ／Ｄ変換部１９〜２４の入
力可能レベルにレベル変換される。
【００３１】これにより、フィルタ１３〜１８を介した
アナログ信号が各Ａ／Ｄ変換部１９〜２４でディジタル
データに変換され、各メモリ２５〜３０に記憶される。 このとき、各Ａ／Ｄ変換部１９〜２４が同時に動作する
ことから、それぞれディジタル変換されたディジタルデ
ータが各メモリ２５〜３０に同時に記憶される。
アナログ信号が各Ａ／Ｄ変換部１９〜２４でディジタル
データに変換され、各メモリ２５〜３０に記憶される。 このとき、各Ａ／Ｄ変換部１９〜２４が同時に動作する
ことから、それぞれディジタル変換されたディジタルデ
ータが各メモリ２５〜３０に同時に記憶される。
【００３２】また、ストレージモードが固定同期方式で
なく、ＰＬＬ同期方式が採られる場合には、第２の切替
部３７がＰＬＬ部３４側に切り替えられることから、入
力被測定信号のうち、第１の切替部３１で選択されてい
る１つの入力被測定信号（被測定電圧Ｖ１〜Ｖ３あるい
は被測定電流Ａ１〜Ａ３）のアナログ信号がＰＬＬ部３
４のソースにされる。
なく、ＰＬＬ同期方式が採られる場合には、第２の切替
部３７がＰＬＬ部３４側に切り替えられることから、入
力被測定信号のうち、第１の切替部３１で選択されてい
る１つの入力被測定信号（被測定電圧Ｖ１〜Ｖ３あるい
は被測定電流Ａ１〜Ａ３）のアナログ信号がＰＬＬ部３
４のソースにされる。
【００３３】すなわち、このアナログ信号がフィルタ波
形整形部３２で矩形波信号に波形整形され、この矩形波
信号がＰＬＬ部３４に入力されることから、そのＰＬＬ
部３４にて上記Ａ／Ｄ変換部１９〜２４の所定周波数の
サンプリング信号とその選択された被測定信号の同期が
合わせられる。この場合、少なくともその選択被測定信
号の数サイクル間にはその同期がかかり、それぞれ入力
被測定信号のゼロクロス点をＡ／Ｄ変換のスタート点と
し、入力被測定信号の１サイクルを正確に捉えることが
できる。
形整形部３２で矩形波信号に波形整形され、この矩形波
信号がＰＬＬ部３４に入力されることから、そのＰＬＬ
部３４にて上記Ａ／Ｄ変換部１９〜２４の所定周波数の
サンプリング信号とその選択された被測定信号の同期が
合わせられる。この場合、少なくともその選択被測定信
号の数サイクル間にはその同期がかかり、それぞれ入力
被測定信号のゼロクロス点をＡ／Ｄ変換のスタート点と
し、入力被測定信号の１サイクルを正確に捉えることが
できる。
【００３４】ここで、ＦＦＴ演算により被測定信号に含
まれている高調波のうち、２次ないし４９次の高調波を
正確に算出するために、この実施例では、入力被測定信
号の１サイクルを５１２に分割して、各ポイントのデー
タを得ている。この場合、上記ＰＬＬ同期方式により、
その１サイクル分が正確に捉えられることから、５１２
ポイントのディジタルデータを確実に取り込むことがで
きる。
まれている高調波のうち、２次ないし４９次の高調波を
正確に算出するために、この実施例では、入力被測定信
号の１サイクルを５１２に分割して、各ポイントのデー
タを得ている。この場合、上記ＰＬＬ同期方式により、
その１サイクル分が正確に捉えられることから、５１２
ポイントのディジタルデータを確実に取り込むことがで
きる。
【００３５】このようにして、各メモリ２５〜３０に５
１２ポイントのディジタルデータが書き込まれ、このデ
ータに基づいてＦＦＴによる高調波解析が行なわれる。
１２ポイントのディジタルデータが書き込まれ、このデ
ータに基づいてＦＦＴによる高調波解析が行なわれる。
【００３６】すなわち、各チャネルに対応するメモリ、
例えばメモリ２５，２６から電流データａ（ｔ）と電圧
データｖ（ｔ）とがディジタルシグナルプロセッサ４０
に取り込まれ、ＦＦＴ演算回路４０１ａ，４０１ｂにて
高速フーリエ変換される。
例えばメモリ２５，２６から電流データａ（ｔ）と電圧
データｖ（ｔ）とがディジタルシグナルプロセッサ４０
に取り込まれ、ＦＦＴ演算回路４０１ａ，４０１ｂにて
高速フーリエ変換される。
【００３７】これにより、ＦＦＴ演算回路４０１ａから
は０次から４９次までの複素電流Ａｎ（ｎ＝０，…，４
９）が、また、ＦＦＴ演算回路４０１ｂからは０次から
４９次までの複素電圧Ｖｎ（ｎ＝０，…，４９）がそれ
ぞれ出力される。
は０次から４９次までの複素電流Ａｎ（ｎ＝０，…，４
９）が、また、ＦＦＴ演算回路４０１ｂからは０次から
４９次までの複素電圧Ｖｎ（ｎ＝０，…，４９）がそれ
ぞれ出力される。
【００３８】この複素電流Ａｎと複素電圧Ｖｎにより、
電力演算部４０２においては、図４に示されているよう
に、各次数ごとの電力演算が行なわれる。ここで、複素
電流Ａｎは（Ａｒ＋ｊＡｉ）と表され、複素電圧Ｖｎは
（Ｖｒ＋ｊＶｉ）と表される。図５に示されているよう
に、この例では複素電流Ａｎが共役化回路４０２ａにて
共役され、（Ａｒ−ｊＡｉ）とされた後、掛け算回路４
０２ｂで複素電圧Ｖｎ（Ｖｒ＋ｊＶｉ）との掛け算が行
なわれる。
電力演算部４０２においては、図４に示されているよう
に、各次数ごとの電力演算が行なわれる。ここで、複素
電流Ａｎは（Ａｒ＋ｊＡｉ）と表され、複素電圧Ｖｎは
（Ｖｒ＋ｊＶｉ）と表される。図５に示されているよう
に、この例では複素電流Ａｎが共役化回路４０２ａにて
共役され、（Ａｒ−ｊＡｉ）とされた後、掛け算回路４
０２ｂで複素電圧Ｖｎ（Ｖｒ＋ｊＶｉ）との掛け算が行
なわれる。
【００３９】その結果、（ＶｒＡｒ＋ＶｉＡｉ）なる実
数部と、（ＶｉＡｒ−ＶｒＡｉ）なる虚数部とが得られ
、実数部抽出回路４０２ｃからその次数の有効電力Ｗｎ
が出力され、虚数部抽出回路４０２ｄから同次数の無効
電力ｖａｒｎが出力される。また、この電力演算部４０
２においては、この他に各次数ごとの皮相電力ＶＡｎ、
力率ＰＦｎが算出される。
数部と、（ＶｉＡｒ−ＶｒＡｉ）なる虚数部とが得られ
、実数部抽出回路４０２ｃからその次数の有効電力Ｗｎ
が出力され、虚数部抽出回路４０２ｄから同次数の無効
電力ｖａｒｎが出力される。また、この電力演算部４０
２においては、この他に各次数ごとの皮相電力ＶＡｎ、
力率ＰＦｎが算出される。
【００４０】このようにして、電力演算部４０２から各
次数の有効電力Ｗｎ，無効電力ｖａｒｎ，皮相電力ＶＡ
ｎおよび力率ＰＦｎ（ｎはともに０，…，４９）が出力
され、これらの各電力成分は積算部４０３と比較部４０
５に入力される。
次数の有効電力Ｗｎ，無効電力ｖａｒｎ，皮相電力ＶＡ
ｎおよび力率ＰＦｎ（ｎはともに０，…，４９）が出力
され、これらの各電力成分は積算部４０３と比較部４０
５に入力される。
【００４１】積算部４０３では、複素電流Ａｎ、複素電
圧Ｖｎ、有効電力Ｗｎ，無効電力ｖａｒｎ，皮相電力Ｖ
Ａｎおよび力率ＰＦｎの各々について、その１次から４
９次までを積算し、その積算値ΣＡｎ，ΣＶｎ，ΣＷｎ
，Σｖａｒｎ，ΣＶＡｎ，ΣＰＦｎを比較部４０５に出
力する。
圧Ｖｎ、有効電力Ｗｎ，無効電力ｖａｒｎ，皮相電力Ｖ
Ａｎおよび力率ＰＦｎの各々について、その１次から４
９次までを積算し、その積算値ΣＡｎ，ΣＶｎ，ΣＷｎ
，Σｖａｒｎ，ΣＶＡｎ，ΣＰＦｎを比較部４０５に出
力する。
【００４２】また、含有率算出部４０４においては、複
素電流Ａｎ、複素電圧Ｖｎ、有効電力Ｗｎ，無効電力ｖ
ａｒｎ，皮相電力ＶＡｎおよび力率ＰＦｎの各々につい
て、その基本波成分に対するｎ次の高調波成分の含有率
を算出し、それらの含有率を比較部４０５に出力する。
素電流Ａｎ、複素電圧Ｖｎ、有効電力Ｗｎ，無効電力ｖ
ａｒｎ，皮相電力ＶＡｎおよび力率ＰＦｎの各々につい
て、その基本波成分に対するｎ次の高調波成分の含有率
を算出し、それらの含有率を比較部４０５に出力する。
【００４３】同比較部４０５には操作パネル５３より、
比較対象パラメータ（例えば電流、電圧、有効電力など
）、比較したい高調波の次数（例えば５次、１０次など
）、測定値や積算値もしくは含有率などに対する比較基
準値としての上限値、下限値などが予め設定される。
比較対象パラメータ（例えば電流、電圧、有効電力など
）、比較したい高調波の次数（例えば５次、１０次など
）、測定値や積算値もしくは含有率などに対する比較基
準値としての上限値、下限値などが予め設定される。
【００４４】比較部４０５ではこれらの比較値と、操作
パネル５３より指定されたデータとを比較し、例えばそ
の上限値以上もしくは下限値に達しないデータを異常デ
ータとして出力部４０６から表示部５２などに出力する
。なお、この比較は実際には絶対値化されて行なわれる
。
パネル５３より指定されたデータとを比較し、例えばそ
の上限値以上もしくは下限値に達しないデータを異常デ
ータとして出力部４０６から表示部５２などに出力する
。なお、この比較は実際には絶対値化されて行なわれる
。
【００４５】なお、図７には表示部５２に、チャネル１
の入力被測定信号（Ｖ１，Ａ１）に含まれている基本波
および２次から４９次までの高調波の電圧成分と電流成
分とを表示した状態が例示されており、これと同様に各
次数の有効電力Ｗｎと無効電力ｖａｒｎなども表示部５
２に表示される。
の入力被測定信号（Ｖ１，Ａ１）に含まれている基本波
および２次から４９次までの高調波の電圧成分と電流成
分とを表示した状態が例示されており、これと同様に各
次数の有効電力Ｗｎと無効電力ｖａｒｎなども表示部５
２に表示される。
【００４６】同図において“ｋ”欄の“１”にはチャネ
ル１の入力被測定信号による基本波（１次）の電圧、電
流が表示され、“２”ないし“４９”にはその被測定信
号に含まれている２次ないし４９次の高調波の電圧、電
流成分が表示されている。また、例えば第１の切替部３
１が入力部１０ａ側に切り替えられている場合、その表
示部５２の画面には上記ＰＬＬ部３４のソースとなって
いる被測定信号の入力部を表す“ＰＬＬ（Ｖ１）”が表
示される（図の矢印Ａに示す）。
ル１の入力被測定信号による基本波（１次）の電圧、電
流が表示され、“２”ないし“４９”にはその被測定信
号に含まれている２次ないし４９次の高調波の電圧、電
流成分が表示されている。また、例えば第１の切替部３
１が入力部１０ａ側に切り替えられている場合、その表
示部５２の画面には上記ＰＬＬ部３４のソースとなって
いる被測定信号の入力部を表す“ＰＬＬ（Ｖ１）”が表
示される（図の矢印Ａに示す）。
【００４７】ここで、上記被測定信号（被測定電圧（Ｖ
１））の歪が大きすぎ、あるいはそのレベルが低すぎる
と、フィルタ波形整形部３２にてチャネル１の入力被測
定信号のアナログ信号を波形整形したときに、正常な矩
形波信号が得られない場合が生ずる。このような場合に
は、操作パネル５３よりＣＰＵ３８を介して切替部３１
を切り替えて、別の被測定ラインを選択すれば良い。
１））の歪が大きすぎ、あるいはそのレベルが低すぎる
と、フィルタ波形整形部３２にてチャネル１の入力被測
定信号のアナログ信号を波形整形したときに、正常な矩
形波信号が得られない場合が生ずる。このような場合に
は、操作パネル５３よりＣＰＵ３８を介して切替部３１
を切り替えて、別の被測定ラインを選択すれば良い。
【００４８】他方、操作パネル５３により、歪率算出モ
ード（ＴＨＤモード）が選択されると、歪率算出部４１
０において、複素電流Ａｎもしくは複素電圧Ｖｎのいず
れかにより、上記の数式にしたがって歪率が算出される
が、その際、上限次数設定部４１１により上限次数を任
意に設定することができる。例えば、その上限次数を２
０とすれば、２次から２０次までが積分されることにな
る。
ード（ＴＨＤモード）が選択されると、歪率算出部４１
０において、複素電流Ａｎもしくは複素電圧Ｖｎのいず
れかにより、上記の数式にしたがって歪率が算出される
が、その際、上限次数設定部４１１により上限次数を任
意に設定することができる。例えば、その上限次数を２
０とすれば、２次から２０次までが積分されることにな
る。
【００４９】
【発明の効果】以上説明したように、この発明の請求項
１によれば、複素電流、複素電圧、電力成分および含有
率などを各次数単位で所定の比較値と比較することがで
き、したがって、特に半導体電力装置の電力系の測定な
ど、高調波を測定する上で、きわめて好都合である。
１によれば、複素電流、複素電圧、電力成分および含有
率などを各次数単位で所定の比較値と比較することがで
き、したがって、特に半導体電力装置の電力系の測定な
ど、高調波を測定する上で、きわめて好都合である。
【００５０】また、総合高調波歪率（ＴＨＤ）は次数が
高くなるほど折り返し歪の影響を受けることになるが、
請求項２によれば、歪率を算出するにあたって、その上
限次数を任意に設定し得るため、折り返し歪の影響を可
及的に排除することが可能となる。
高くなるほど折り返し歪の影響を受けることになるが、
請求項２によれば、歪率を算出するにあたって、その上
限次数を任意に設定し得るため、折り返し歪の影響を可
及的に排除することが可能となる。
【図１】この発明の一実施例に係るパワーアナライザ装
置の概略的な部分ブロック図。
置の概略的な部分ブロック図。
【図２】この発明の一実施例に係るパワーアナライザ装
置の概略的な部分ブロック図。
置の概略的な部分ブロック図。
【図３】図２に示されているディジタルシグナルプロセ
ッサの概略的なブロック図。
ッサの概略的なブロック図。
【図４】図３に示されている電力演算部の概略的なブロ
ック図。
ック図。
【図５】図４に示されている電力演算回路の概略的なブ
ロック図。
ロック図。
【図６】総合高調波歪率算出モードのフローチャート。
【図７】このパワーアナライザ装置の表示部に測定デー
タを表示した表示画面図。
タを表示した表示画面図。
【図８】従来の電力計の概略的なブロック図。
１０〜１２ 入力ユニット
１９〜２４ Ａ／Ｄ変換部
２５〜３０ メモリ
３１ 切替部
３２ フィルタ波形成形部
３３ ストレージ制御部
３４ ＰＬＬ部
３５ 周波数測定部
３８ ＣＰＵ
４０ ディジタルシグナルプロセッサ５３ 操作パ
ネル ４０１ ＦＦＴ演算回路 ４０２ 電力演算部 ４０３ 積算回部 ４０４ 含有率算出部 ４０５ 比較部 ４１０ ＴＨＤ算出部 ４１１ 上限次数設定部
ネル ４０１ ＦＦＴ演算回路 ４０２ 電力演算部 ４０３ 積算回部 ４０４ 含有率算出部 ４０５ 比較部 ４１０ ＴＨＤ算出部 ４１１ 上限次数設定部
Claims (2)
- 【請求項１】被測定電圧および被測定電流を所定周波数
のサンプリング信号でディジタルに変換し、その各１サ
イクル分のディジタルデータを得る複数のＡ／Ｄ変換部
と、同Ａ／Ｄ変換部の各サンプリング信号を同期させる
ＰＬＬ回路を含む変換同期制御部と、上記Ａ／Ｄ変換部
にて変換された各ディジタルデータを高速フーリエ変換
して所定のｎ次数までの複素電流と複素電圧を得るＦＦ
Ｔ演算部と、各次数ごとの複素電流と複素電圧とからそ
の次数の電力成分を演算する電力演算部と、上記複素電
流、上記複素電圧および上記電力成分の各々についてそ
の第１次から第ｎ次までを積算する積算部と、上記複素
電流、上記複素電圧および上記電力成分の各々について
基本波に対するそれらの含有率を算出する含有率算出部
と、上記複素電流、上記複素電圧、上記電力成分および
上記含有率などの測定値に対する比較値を設定する比較
値設定部と、同比較値設定部からの比較値と上記測定値
とを比較する比較部とを備えていることを特徴とするパ
ワーアナライザ装置。 - 【請求項２】被測定電圧および被測定電流を所定周波数
のサンプリング信号でディジタルに変換し、その各１サ
イクル分のディジタルデータを得る複数のＡ／Ｄ変換部
と、同Ａ／Ｄ変換部の各サンプリング信号を同期させる
ＰＬＬ回路を含む変換同期制御部と、上記Ａ／Ｄ変換部
にて変換された各ディジタルデータを高速フーリエ変換
して所定のｎ次数までの複素電流と複素電圧を得るＦＦ
Ｔ演算部と、上記複素電流もしくは上記複素電圧から総
合高調波歪率を演算する歪率算出部と、同歪率算出部に
対してその上限次数を任意に設定する上限次数設定部と
を備えていることを特徴とするパワーアナライザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145335A JP3038613B2 (ja) | 1991-05-21 | 1991-05-21 | パワーアナライザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3145335A JP3038613B2 (ja) | 1991-05-21 | 1991-05-21 | パワーアナライザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04344473A true JPH04344473A (ja) | 1992-12-01 |
| JP3038613B2 JP3038613B2 (ja) | 2000-05-08 |
Family
ID=15382795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3145335A Expired - Fee Related JP3038613B2 (ja) | 1991-05-21 | 1991-05-21 | パワーアナライザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3038613B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2109848A1 (es) * | 1994-05-13 | 1998-01-16 | Consejo Superior Investigacion | Dispositivo para la vigilancia de la calidad de servicio en el suministro de energia electrica y determinacion del compensador optimo. |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103439615B (zh) * | 2013-09-03 | 2016-03-02 | 宁夏东旭太阳能科技有限公司 | 光伏逆变器输出电压波形失真度的等效换算方法 |
-
1991
- 1991-05-21 JP JP3145335A patent/JP3038613B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2109848A1 (es) * | 1994-05-13 | 1998-01-16 | Consejo Superior Investigacion | Dispositivo para la vigilancia de la calidad de servicio en el suministro de energia electrica y determinacion del compensador optimo. |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3038613B2 (ja) | 2000-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ortega et al. | Reference current computation methods for active power filters: Accuracy assessment in the frequency domain | |
| US5528134A (en) | AC power analyzer | |
| CN115598407A (zh) | 一种电梯平衡系数检验用功率测量方法 | |
| JPH04343074A (ja) | パワーアナライザ装置 | |
| JP3038613B2 (ja) | パワーアナライザ装置 | |
| JP3381109B2 (ja) | 伝達関数測定装置 | |
| JP3016043B2 (ja) | パワーアナライザ装置 | |
| US5305242A (en) | AC power supply apparatus and load current measurement method in AC power supply apparatus | |
| JP3137296B2 (ja) | パワーアナライザ装置 | |
| JP3142339B2 (ja) | パワーアナライザの位相角補正方法 | |
| JP2006234402A (ja) | 電源ライン測定装置 | |
| JP3016042B2 (ja) | パワーアナライザ装置 | |
| JPH03263924A (ja) | 周期的信号のデジタル測定方法および装置 | |
| JP3135606B2 (ja) | パワーアナライザ装置 | |
| JPH0843460A (ja) | 高調波測定解析システム | |
| JPH0743399A (ja) | パワーアナライザ装置における測定データ表示方法 | |
| JP3135635B2 (ja) | パワーアナライザ装置 | |
| CN115267327A (zh) | 一种同步跟踪的谐波测量装置及方法 | |
| Cataliotti et al. | A new phase locked loop strategy for power quality instruments synchronisation | |
| JP3411474B2 (ja) | 指示計器 | |
| JPH04344475A (ja) | パワーアナライザ装置 | |
| JP2000055953A (ja) | 回路素子の測定装置 | |
| CN210427671U (zh) | 一种变压器电压相位差测量仪 | |
| KR960010756B1 (ko) | 3상 전압전류 발생회로 | |
| JPH0635184Y2 (ja) | Ｆｆｔアナライザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000106 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |