JPH043444Y2 - - Google Patents

Info

Publication number
JPH043444Y2
JPH043444Y2 JP10156488U JP10156488U JPH043444Y2 JP H043444 Y2 JPH043444 Y2 JP H043444Y2 JP 10156488 U JP10156488 U JP 10156488U JP 10156488 U JP10156488 U JP 10156488U JP H043444 Y2 JPH043444 Y2 JP H043444Y2
Authority
JP
Japan
Prior art keywords
electrode layers
layer
varistor
intermediate layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10156488U
Other languages
Japanese (ja)
Other versions
JPH0224504U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP10156488U priority Critical patent/JPH043444Y2/ja
Publication of JPH0224504U publication Critical patent/JPH0224504U/ja
Application granted granted Critical
Publication of JPH043444Y2 publication Critical patent/JPH043444Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Thermistors And Varistors (AREA)

Description

【考案の詳細な説明】 [産業上の利用分野] 本考案は、マイクロモータにおける火花消去、
ノイズ防止等に使用するための磁器バリスタに関
する。
[Detailed description of the invention] [Industrial application field] The invention is aimed at eliminating sparks in micro motors,
This invention relates to a porcelain varistor for use in noise prevention, etc.

[従来の技術] マイクロモータの軸に同軸的に配設されたリン
グ形バリスタに対する整流子の接続は、整流子に
接続されている端子をバリスタの電極に半田付け
することによつて行われている。この半田付けの
際に、半田ごての熱がバリスタに急激に加わる
と、熱応力によつてバリスタにクラツクが発生す
るので、一般にはバリスタを予熱し、バリスタと
半田ごてとの温度差を小さくし、クラツクの発生
を抑制していた。
[Prior Art] A commutator is connected to a ring-shaped varistor coaxially arranged on the shaft of a micromotor by soldering terminals connected to the commutator to electrodes of the varistor. There is. During this soldering, if the heat of the soldering iron is suddenly applied to the varistor, the varistor will crack due to thermal stress, so generally the varistor is preheated to reduce the temperature difference between the varistor and the soldering iron. It was made smaller and suppressed the occurrence of cracks.

[考案が解決しようとする課題] しかし、予熱を行うと必然的に半田付け工程が
複雑になるのみでなく、予熱によつてバリスタ以
外の樹脂部分等の劣化が生じる。この劣化を防ぐ
ために予熱温度を80℃〜150℃程度に抑えると、
予熱温度と半田付け温度250℃〜340℃との差をク
ラツク防止に有効な150℃以下に抑えることが不
可能になる。
[Problems to be solved by the invention] However, preheating inevitably complicates the soldering process, and preheating also causes deterioration of resin parts other than the varistor. In order to prevent this deterioration, if the preheating temperature is kept between 80℃ and 150℃,
It becomes impossible to suppress the difference between the preheating temperature and the soldering temperature of 250°C to 340°C to 150°C or less, which is effective for preventing cracks.

そこで、本考案の目的は、予熱を行うことなし
に半田付けを行うことが可能な耐熱性の良い磁器
バリスタを提供することにある。
Therefore, an object of the present invention is to provide a porcelain varistor with good heat resistance that can be soldered without preheating.

[課題を解決するための手段] 上記目的を達成するための本考案は、バリスタ
磁器素体の主面上に第1の電極層と緩衝用中間層
と第2の電極層とが順に設けられ、前記第2の電
極層は半田付着性の良い材料で形成されていると
共に前記第1の電極層に電気的に接続されている
ことを特徴とする磁器バリスタに係わるものであ
る。
[Means for Solving the Problems] The present invention for achieving the above object includes a first electrode layer, a buffer intermediate layer, and a second electrode layer provided in this order on the main surface of a varistor ceramic body. , the second electrode layer is made of a material with good solder adhesion and is electrically connected to the first electrode layer.

[作用] 上記考案の第2の電極層はバリスタを接続する
ための半田付け部分として使用される。この第2
の電極層に半田ごて等が接触してここが加熱され
ても緩衝用中間層が設けられているので、バリス
タ磁器素体にさほど大きな熱応力が加わらない。
[Function] The second electrode layer of the above invention is used as a soldering part for connecting a varistor. This second
Even if a soldering iron or the like comes into contact with the electrode layer of the varistor and heats it, the buffering intermediate layer is provided, so that no large thermal stress is applied to the varistor porcelain body.

[第1の実施例] 次に、本考案の第1の実施例に係わるリング形
バリスタを第1図及び第2図を参照して説明す
る。
[First Embodiment] Next, a ring-shaped varistor according to a first embodiment of the present invention will be described with reference to FIGS. 1 and 2.

まず、チタン酸ストロンチウムを主成分とする
リング形バリスタ磁器素体1を作製した。この磁
器素体1の外径は10.7mm、内径は6.8mm、厚みは
0.90mmである。
First, a ring-shaped varistor porcelain body 1 containing strontium titanate as a main component was produced. The outer diameter of this porcelain body 1 is 10.7 mm, the inner diameter is 6.8 mm, and the thickness is
It is 0.90mm.

次に、磁器素体1の一方の主面に第1図Aに示
すパターンに銀電極ペーストを印刷し、乾燥した
後に650℃で30分間焼付け処理を施し、3つに分
割された第1の電極層2,3,4を形成した。
Next, silver electrode paste was printed on one main surface of the porcelain body 1 in the pattern shown in FIG. 1A, dried, and then baked at 650°C for 30 minutes. Electrode layers 2, 3, and 4 were formed.

次に、PbO−B2O3−SiO2から成るガラスペー
ストを第1図Bに示すように第1の電極層2,
3,4の上に印刷し、乾燥した後に650℃で30分
間焼付け処理してガラス層から成る緩衝用中間層
5を形成した。なお、この中間層5には第1の電
極層2,3,4を露出させるための孔6を各電極
層2,3,4に2個の割合で設けた。
Next, a glass paste consisting of PbO-B2O3-SiO2 is applied to the first electrode layer 2, as shown in FIG. 1B.
3 and 4, and after drying, a baking process was performed at 650° C. for 30 minutes to form a buffering intermediate layer 5 made of a glass layer. In this intermediate layer 5, holes 6 for exposing the first electrode layers 2, 3, 4 were provided at a ratio of two holes for each electrode layer 2, 3, 4.

次に、中間層5の上に、第1図Cに示すように
第1の電極層2,3,4と同一のパターンに銀ペ
ーストを印刷し、乾燥した後に、650℃で30分間
の焼付け処理を施して3つの第2の電極層7,
8,9を形成した。ガラス層から成る中間層5上
の第2の電極層7,8,9は中間層5の孔6を介
して第1の電極層2,3,4に電気的に接続され
ている。
Next, a silver paste is printed on the intermediate layer 5 in the same pattern as the first electrode layers 2, 3, and 4 as shown in FIG. treated to form three second electrode layers 7,
8 and 9 were formed. The second electrode layers 7, 8, 9 on the intermediate layer 5 consisting of a glass layer are electrically connected to the first electrode layers 2, 3, 4 via holes 6 in the intermediate layer 5.

なお、第1及び第2の電極層2〜4,7〜9の
厚みはそれぞれ6μmであり、中間層5の厚みは
25μmである。
The thickness of the first and second electrode layers 2 to 4 and 7 to 9 is 6 μm, respectively, and the thickness of the intermediate layer 5 is
It is 25μm.

このリング形バリスタをマイクロモータ等に使
用する時には、第2図で破線で示すように第2の
電極層7〜9に対して接続部材10を半田11で
接続する。
When this ring-shaped varistor is used in a micromotor or the like, the connecting member 10 is connected to the second electrode layers 7 to 9 by solder 11, as shown by broken lines in FIG.

完成したリング形バリスタを評価するために、
280℃の半田ごてでにヤニ(フラクツクス)入り
共晶半田を第2の電極層7上に盛り、半田ごての
接触時間を2〜3秒として半田付着層を形成した
後に、拡大鏡で磁器素体1のクラツクの発生を50
個の試料について調べた。しかし、クラツクを確
認することは出来なかつた。即ち、クラツクの発
生率は零であつた。次に半田ごての温度を310℃
及び340℃に変えた同様な試験を行つたが、クラ
ツク発生率はやはり零であつた。なお、比較のた
めにガラス層から成る中間層5を省いて、第1及
び第2の電極層2〜4,7〜9を設けたリング形
バリスタを作製し、同様な試験を行つたところ、
半田ごて温度280℃ではクラツク発生率が零であ
つたが、310℃では2%、340℃では10%であつ
た。
In order to evaluate the completed ring-shaped varistor,
Apply flux-containing eutectic solder on the second electrode layer 7 with a soldering iron at 280°C, and after forming a solder adhesion layer with a soldering iron contact time of 2 to 3 seconds, use a magnifying glass to The occurrence of cracks in porcelain body 1 was reduced to 50
The following samples were investigated. However, it was not possible to confirm the crack. In other words, the incidence of cracks was zero. Next, set the temperature of the soldering iron to 310℃.
A similar test was conducted with the temperature changed to 340°C, but the crack occurrence rate was still zero. For comparison, a ring-shaped varistor was prepared in which the intermediate layer 5 made of a glass layer was omitted and the first and second electrode layers 2 to 4 and 7 to 9 were provided, and a similar test was conducted.
At a soldering iron temperature of 280°C, the crack occurrence rate was zero, but at 310°C it was 2%, and at 340°C it was 10%.

以上により、中間層5がクラツク発生の防止に
寄与していることが明らかである。このクラツク
の抑制には、中間層5によつて熱伝導体が制限さ
れていること、及び磁器素体1線膨張係数が13.0
×10−6/℃であるのに対してガラス層から成る
中間層5の線膨張係数が8.1×10−6/℃と大幅
に小さいことが関係している。即ち、中間層5は
第1及び第2の電極層2〜4、7〜9よりも十分
に厚い25μmであると共に、非金属のガラス層で
あるので、磁器素体1の急激な加熱を阻止する。
また、中間層5は熱膨張係数が小さいので、この
熱膨張によつて磁器素体1に大きな応力を与えな
い。
From the above, it is clear that the intermediate layer 5 contributes to preventing the occurrence of cracks. This crack can be suppressed by the fact that the thermal conductor is restricted by the intermediate layer 5, and that the porcelain body has a single linear expansion coefficient of 13.0.
This is related to the fact that the linear expansion coefficient of the intermediate layer 5 made of a glass layer is 8.1 x 10-6/°C, which is much smaller than that of 8.1 x 10-6/°C. That is, the intermediate layer 5 is sufficiently thicker than the first and second electrode layers 2 to 4 and 7 to 9, with a thickness of 25 μm, and is a non-metallic glass layer, so that rapid heating of the porcelain body 1 is prevented. do.
Further, since the intermediate layer 5 has a small coefficient of thermal expansion, this thermal expansion does not apply large stress to the ceramic body 1.

中間層5の材料を線膨張係数6.8のPbO−ZnO
−B2O3−SiO2ガラスに変えて第1の実施例と同
一の試験を行つたところ、同一の作用効果が得ら
れた。また、中間層5を線膨張係数5.5のPbO−
CaO−B2O3−SiO2ガラスに変えて第1の実施例
と同一の試験を行つたところ、同一の作用効果が
得られた。
The material of the intermediate layer 5 is PbO-ZnO with a linear expansion coefficient of 6.8.
When the same test as in the first example was carried out using -B2O3-SiO2 glass, the same effects were obtained. In addition, the intermediate layer 5 is made of PbO− with a linear expansion coefficient of 5.5.
When the same test as in the first example was conducted using CaO-B2O3-SiO2 glass, the same effects were obtained.

[第2の実施例] 次に、第3図及び第4図に示す第2の実施例に
係わるリング形バリスタを説明する。但し、第3
図及び第4図、更に、第3〜第8の実施例を示す
第5図〜第16図において第1図〜第2図と実質
的に同一な部分には同一の符号を付してその説明
を省略する。
[Second Embodiment] Next, a ring-shaped varistor according to a second embodiment shown in FIGS. 3 and 4 will be described. However, the third
4, and also in FIGS. 5 to 16 showing the third to eighth embodiments, parts that are substantially the same as those in FIGS. 1 to 2 are denoted by the same reference numerals. The explanation will be omitted.

第3図及び第4図に示すリング形バリスタは第
1の電極層2〜4と第2の電極層7〜9とを電気
的に接続するための孔6を覆う絶縁層12を有し
ている。このため半田の孔6への流入が阻止さ
れ、磁器素体1のクラツクの発生が一層抑制され
る。
The ring-shaped varistor shown in FIGS. 3 and 4 has an insulating layer 12 covering holes 6 for electrically connecting first electrode layers 2 to 4 and second electrode layers 7 to 9. There is. Therefore, solder is prevented from flowing into the holes 6, and the occurrence of cracks in the ceramic body 1 is further suppressed.

[第3の実施例] 第3の実施例を示す第5図A〜C及び第6図に
おいては、第1の電極層2〜4と第2の電極層7
〜9との接続方法が変更されている。即ち、第5
図Aに示すように第1の電極層2〜4を形成した
後、これ等の両端を露出させるように中間層5を
第5図Bに示すように形成する。次に、第5図C
に示すように第2の電極層7〜9を第1の電極層
2〜4と同一パターンに形成する。これにより、
第1の電極層2〜4と第2の電極層7〜9とが両
端部で互いに接続される。
[Third Example] In FIGS. 5A to 5C and FIG. 6 showing the third example, the first electrode layers 2 to 4 and the second electrode layer 7
The connection method with ~9 has been changed. That is, the fifth
After forming the first electrode layers 2 to 4 as shown in FIG. A, the intermediate layer 5 is formed as shown in FIG. 5B so as to expose both ends thereof. Next, Figure 5C
The second electrode layers 7 to 9 are formed in the same pattern as the first electrode layers 2 to 4 as shown in FIG. This results in
The first electrode layers 2-4 and the second electrode layers 7-9 are connected to each other at both ends.

[第4の実施例] 第7図及び第8図に示す第4の実施例では、第
3の実施例における第2の電極層7〜9の相互間
に絶縁層13が設けられ、ここへの半田の流入が
阻止されている。
[Fourth Example] In the fourth example shown in FIGS. 7 and 8, an insulating layer 13 is provided between the second electrode layers 7 to 9 in the third example. The inflow of solder is prevented.

[第5の実施例] 第9図A〜C及び第10図に示す第5の実施例
では、第1の電極層2〜4の一方の端部のみが中
間層5から露出し、ここが第2の電極層7〜9に
接続されている。
[Fifth Example] In the fifth example shown in FIGS. 9A to 9C and FIG. 10, only one end of the first electrode layers 2 to 4 is exposed from the intermediate layer 5, and this is It is connected to the second electrode layers 7-9.

[第6の実施例] 第11図及び第12図に示す第6の実施例で
は、第5の実施例と同一に形成された第1の電極
層2〜4と第2の電極層7〜9との接続部の上に
半田流動阻止用絶縁層14が設けられている。
[Sixth Example] In the sixth example shown in FIGS. 11 and 12, the first electrode layers 2 to 4 and the second electrode layers 7 to 4 are formed in the same manner as in the fifth example. An insulating layer 14 for preventing solder flow is provided on the connection portion with 9.

[第7の実施例] 第13図A〜C及び第14図に示す第7の実施
例では、第1の電極層2〜4の両端部を露出する
ように中間層5が形成されている。また、この中
間層5は第1の電極層2〜4の相互間にも形成さ
れている。第2の電極層7〜9は第1の電極層2
〜4と同一パターンに形成され、両端部で第1の
電極層2〜4に接続されている。
[Seventh Example] In the seventh example shown in FIGS. 13A to 13C and FIG. 14, the intermediate layer 5 is formed so as to expose both ends of the first electrode layers 2 to 4. . Moreover, this intermediate layer 5 is also formed between the first electrode layers 2 to 4. The second electrode layers 7 to 9 are the first electrode layer 2
-4 are formed in the same pattern, and both ends are connected to the first electrode layers 2-4.

[第8の実施例] 第15図A〜C及び第16図に示す第8の実施
例では、第1の電極層2〜4及び中間層5は第3
の実施例と同一に形成されている。第3の実施例
と相違する点は、第2の電極層7〜9に半田流動
を阻止するための幅狭部15が設けられているこ
とである。この幅狭部15は第2の電極層7〜9
の両端近傍にそれぞれ設けられているので、第2
の電極層7〜9の中央に接続部材を半田付けした
時に、第2の電極層7〜9の相互間に向つて流れ
る半田が幅狭部15で阻止される。
[Eighth Example] In the eighth example shown in FIGS. 15A to 15C and FIG. 16, the first electrode layers 2 to 4 and the intermediate layer 5 are
The structure is the same as that of the embodiment. The difference from the third embodiment is that the second electrode layers 7 to 9 are provided with narrow portions 15 for preventing solder flow. This narrow portion 15 is connected to the second electrode layers 7 to 9.
are provided near both ends of the second
When a connecting member is soldered to the center of the second electrode layers 7 to 9, the solder flowing between the second electrode layers 7 to 9 is blocked by the narrow portion 15.

[変形例] 本考案は上述の実施例に限定されるものではな
く、例えば次の変形が可能なものである。
[Modifications] The present invention is not limited to the above-described embodiments, but can be modified as follows, for example.

(1) 中間層5のガラス層はPbO、B2O3、SiO2、
ZnO、BaO、CaO、Na20から選択された2種
以上を含むガラス層であることが望ましい。
(1) The glass layer of the intermediate layer 5 is made of PbO, B2O3, SiO2,
The glass layer preferably contains two or more selected from ZnO, BaO, CaO, and Na20.

(2) 中間層5としてガラス層の代りに、エポキシ
系樹脂層、フエノール系樹脂層、又はシリコー
ン系樹脂層等を設けることができる。また、場
合によつては中間層5を導電層とすることもで
きる。
(2) Instead of a glass layer, an epoxy resin layer, a phenol resin layer, a silicone resin layer, or the like can be provided as the intermediate layer 5. Further, depending on the case, the intermediate layer 5 may be a conductive layer.

[考案の効果] 上述のように本考案によれば耐熱特性の良い磁
器バリスタを提供することができる。
[Effects of the Invention] As described above, according to the present invention, a porcelain varistor with good heat resistance characteristics can be provided.

【図面の簡単な説明】[Brief explanation of drawings]

第1図A,B,Cは第1の実施例のバリスタを
製造工程順に示す平面図、第2図は第1図Cの
−線断面図、第3図は第2の実施例のバリスタ
を示す平面図、第4図は第3図の−線断面
図、第5図A,B,Cは第3の実施例のバリスタ
を製造工程順に示す平面図、第6図は第5図Cの
−線断面図、第7図は第4の実施例のバリス
タを示す平面図、第8図は第7図の−線断面
図、第9図A,B,Cは第5の実施例のバリスタ
を製造工程順に示す平面図、第10図は第9図C
の−線断面図、第11図は第6の実施例のバ
リスタを示す平面図、第12図は第11図の
−線断面図、第13図A,B,Cは第7の実
施例のバリスタを製造工程順に平面図、第14図
は第13図Cの−線断面図、第15図
A,B,Cは第8の実施例のバリスタを製造工程
順に示す平面図、第16図は第15図Cの−
線断面図である。 1……バリスタ磁器素体、2,3,4……第1
の電極層、5……中間層、7,8,9……第2の
電極層。
Figures 1A, B, and C are plan views showing the varistor of the first embodiment in the order of the manufacturing process, Figure 2 is a cross-sectional view taken along the - line in Figure 1C, and Figure 3 is the varistor of the second embodiment. FIG. 4 is a cross-sectional view taken along the line -- in FIG. 3, FIG. 7 is a plan view showing the varistor of the fourth embodiment, FIG. 8 is a sectional view taken along the line - of FIG. 7, and FIGS. 9A, B, and C are the varistors of the fifth embodiment. A plan view showing the order of the manufacturing process, Figure 10 is Figure 9C
11 is a plan view showing the varistor of the sixth embodiment, FIG. 12 is a sectional view taken along the - line of FIG. 11, and FIGS. 14 is a plan view showing the varistor in the order of manufacturing steps, FIG. 14 is a cross-sectional view taken along the - line in FIG. Figure 15C-
FIG. 1... Ballista porcelain body, 2, 3, 4... 1st
5... middle layer, 7, 8, 9... second electrode layer.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] バリスタ磁器素体の主面上に第1の電極層と緩
衝用中間層と第2の電極層とが順に設けられ、前
記第2の電極層は半田付着性の良い材料で形成さ
れていると共に前記第1の電極層に電気的に接続
されていることを特徴とする磁器バリスタ。
A first electrode layer, a buffer intermediate layer, and a second electrode layer are sequentially provided on the main surface of the varistor ceramic body, and the second electrode layer is made of a material with good solder adhesion. A porcelain varistor, characterized in that it is electrically connected to the first electrode layer.
JP10156488U 1988-07-30 1988-07-30 Expired JPH043444Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10156488U JPH043444Y2 (en) 1988-07-30 1988-07-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10156488U JPH043444Y2 (en) 1988-07-30 1988-07-30

Publications (2)

Publication Number Publication Date
JPH0224504U JPH0224504U (en) 1990-02-19
JPH043444Y2 true JPH043444Y2 (en) 1992-02-04

Family

ID=31330676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10156488U Expired JPH043444Y2 (en) 1988-07-30 1988-07-30

Country Status (1)

Country Link
JP (1) JPH043444Y2 (en)

Also Published As

Publication number Publication date
JPH0224504U (en) 1990-02-19

Similar Documents

Publication Publication Date Title
US4835038A (en) Substrate coated with multiple thick films
JPH08162357A (en) Ceramic electronic part
KR940016309A (en) Conductive chip type ceramic device and manufacturing method
JP3497840B2 (en) Manufacturing method of chip varistor having glass coating film
JPH043444Y2 (en)
JPH087645A (en) Conductive paste and multilayer ceramic capacitor
JPH0897072A (en) Multilayer ceramic chip type electronic components
JP2757305B2 (en) Chip varistor
JPH043443Y2 (en)
US4539434A (en) Film-type electrical substrate circuit device and method of forming the device
JP2641530B2 (en) Manufacturing method of chip-shaped electronic component
JPH11251647A (en) Thermoelectric conversion element, thermoelectric conversion device, and method of manufacturing these
JP2515202B2 (en) Ceramic wiring board and manufacturing method thereof
JPH0217619A (en) Chiplike electronic component
JPS6322665Y2 (en)
JPH08111349A (en) Chip component
JPH0316220Y2 (en)
JP2560872B2 (en) Manufacturing method of positive temperature coefficient thermistor
JPS61208768A (en) Resistance-contained plug
JPS62264613A (en) Laminated ceramic capacitor
JP2839308B2 (en) Multilayer wiring board
JPS6228746Y2 (en)
JPS62274614A (en) Porcelain electrode structure
JP2533247Y2 (en) Varistor
JPH05251256A (en) Resin encapsulated type electronic component