JPH043444Y2 - - Google Patents
Info
- Publication number
- JPH043444Y2 JPH043444Y2 JP10156488U JP10156488U JPH043444Y2 JP H043444 Y2 JPH043444 Y2 JP H043444Y2 JP 10156488 U JP10156488 U JP 10156488U JP 10156488 U JP10156488 U JP 10156488U JP H043444 Y2 JPH043444 Y2 JP H043444Y2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layers
- layer
- varistor
- intermediate layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 229910052573 porcelain Inorganic materials 0.000 claims description 12
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000000919 ceramic Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 14
- 238000005476 soldering Methods 0.000 description 12
- 239000011521 glass Substances 0.000 description 11
- 229910052742 iron Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910020617 PbO—B2O3—SiO2 Inorganic materials 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005281 nonmetallic glass Substances 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
Landscapes
- Thermistors And Varistors (AREA)
Description
【考案の詳細な説明】
[産業上の利用分野]
本考案は、マイクロモータにおける火花消去、
ノイズ防止等に使用するための磁器バリスタに関
する。
ノイズ防止等に使用するための磁器バリスタに関
する。
[従来の技術]
マイクロモータの軸に同軸的に配設されたリン
グ形バリスタに対する整流子の接続は、整流子に
接続されている端子をバリスタの電極に半田付け
することによつて行われている。この半田付けの
際に、半田ごての熱がバリスタに急激に加わる
と、熱応力によつてバリスタにクラツクが発生す
るので、一般にはバリスタを予熱し、バリスタと
半田ごてとの温度差を小さくし、クラツクの発生
を抑制していた。
グ形バリスタに対する整流子の接続は、整流子に
接続されている端子をバリスタの電極に半田付け
することによつて行われている。この半田付けの
際に、半田ごての熱がバリスタに急激に加わる
と、熱応力によつてバリスタにクラツクが発生す
るので、一般にはバリスタを予熱し、バリスタと
半田ごてとの温度差を小さくし、クラツクの発生
を抑制していた。
[考案が解決しようとする課題]
しかし、予熱を行うと必然的に半田付け工程が
複雑になるのみでなく、予熱によつてバリスタ以
外の樹脂部分等の劣化が生じる。この劣化を防ぐ
ために予熱温度を80℃〜150℃程度に抑えると、
予熱温度と半田付け温度250℃〜340℃との差をク
ラツク防止に有効な150℃以下に抑えることが不
可能になる。
複雑になるのみでなく、予熱によつてバリスタ以
外の樹脂部分等の劣化が生じる。この劣化を防ぐ
ために予熱温度を80℃〜150℃程度に抑えると、
予熱温度と半田付け温度250℃〜340℃との差をク
ラツク防止に有効な150℃以下に抑えることが不
可能になる。
そこで、本考案の目的は、予熱を行うことなし
に半田付けを行うことが可能な耐熱性の良い磁器
バリスタを提供することにある。
に半田付けを行うことが可能な耐熱性の良い磁器
バリスタを提供することにある。
[課題を解決するための手段]
上記目的を達成するための本考案は、バリスタ
磁器素体の主面上に第1の電極層と緩衝用中間層
と第2の電極層とが順に設けられ、前記第2の電
極層は半田付着性の良い材料で形成されていると
共に前記第1の電極層に電気的に接続されている
ことを特徴とする磁器バリスタに係わるものであ
る。
磁器素体の主面上に第1の電極層と緩衝用中間層
と第2の電極層とが順に設けられ、前記第2の電
極層は半田付着性の良い材料で形成されていると
共に前記第1の電極層に電気的に接続されている
ことを特徴とする磁器バリスタに係わるものであ
る。
[作用]
上記考案の第2の電極層はバリスタを接続する
ための半田付け部分として使用される。この第2
の電極層に半田ごて等が接触してここが加熱され
ても緩衝用中間層が設けられているので、バリス
タ磁器素体にさほど大きな熱応力が加わらない。
ための半田付け部分として使用される。この第2
の電極層に半田ごて等が接触してここが加熱され
ても緩衝用中間層が設けられているので、バリス
タ磁器素体にさほど大きな熱応力が加わらない。
[第1の実施例]
次に、本考案の第1の実施例に係わるリング形
バリスタを第1図及び第2図を参照して説明す
る。
バリスタを第1図及び第2図を参照して説明す
る。
まず、チタン酸ストロンチウムを主成分とする
リング形バリスタ磁器素体1を作製した。この磁
器素体1の外径は10.7mm、内径は6.8mm、厚みは
0.90mmである。
リング形バリスタ磁器素体1を作製した。この磁
器素体1の外径は10.7mm、内径は6.8mm、厚みは
0.90mmである。
次に、磁器素体1の一方の主面に第1図Aに示
すパターンに銀電極ペーストを印刷し、乾燥した
後に650℃で30分間焼付け処理を施し、3つに分
割された第1の電極層2,3,4を形成した。
すパターンに銀電極ペーストを印刷し、乾燥した
後に650℃で30分間焼付け処理を施し、3つに分
割された第1の電極層2,3,4を形成した。
次に、PbO−B2O3−SiO2から成るガラスペー
ストを第1図Bに示すように第1の電極層2,
3,4の上に印刷し、乾燥した後に650℃で30分
間焼付け処理してガラス層から成る緩衝用中間層
5を形成した。なお、この中間層5には第1の電
極層2,3,4を露出させるための孔6を各電極
層2,3,4に2個の割合で設けた。
ストを第1図Bに示すように第1の電極層2,
3,4の上に印刷し、乾燥した後に650℃で30分
間焼付け処理してガラス層から成る緩衝用中間層
5を形成した。なお、この中間層5には第1の電
極層2,3,4を露出させるための孔6を各電極
層2,3,4に2個の割合で設けた。
次に、中間層5の上に、第1図Cに示すように
第1の電極層2,3,4と同一のパターンに銀ペ
ーストを印刷し、乾燥した後に、650℃で30分間
の焼付け処理を施して3つの第2の電極層7,
8,9を形成した。ガラス層から成る中間層5上
の第2の電極層7,8,9は中間層5の孔6を介
して第1の電極層2,3,4に電気的に接続され
ている。
第1の電極層2,3,4と同一のパターンに銀ペ
ーストを印刷し、乾燥した後に、650℃で30分間
の焼付け処理を施して3つの第2の電極層7,
8,9を形成した。ガラス層から成る中間層5上
の第2の電極層7,8,9は中間層5の孔6を介
して第1の電極層2,3,4に電気的に接続され
ている。
なお、第1及び第2の電極層2〜4,7〜9の
厚みはそれぞれ6μmであり、中間層5の厚みは
25μmである。
厚みはそれぞれ6μmであり、中間層5の厚みは
25μmである。
このリング形バリスタをマイクロモータ等に使
用する時には、第2図で破線で示すように第2の
電極層7〜9に対して接続部材10を半田11で
接続する。
用する時には、第2図で破線で示すように第2の
電極層7〜9に対して接続部材10を半田11で
接続する。
完成したリング形バリスタを評価するために、
280℃の半田ごてでにヤニ(フラクツクス)入り
共晶半田を第2の電極層7上に盛り、半田ごての
接触時間を2〜3秒として半田付着層を形成した
後に、拡大鏡で磁器素体1のクラツクの発生を50
個の試料について調べた。しかし、クラツクを確
認することは出来なかつた。即ち、クラツクの発
生率は零であつた。次に半田ごての温度を310℃
及び340℃に変えた同様な試験を行つたが、クラ
ツク発生率はやはり零であつた。なお、比較のた
めにガラス層から成る中間層5を省いて、第1及
び第2の電極層2〜4,7〜9を設けたリング形
バリスタを作製し、同様な試験を行つたところ、
半田ごて温度280℃ではクラツク発生率が零であ
つたが、310℃では2%、340℃では10%であつ
た。
280℃の半田ごてでにヤニ(フラクツクス)入り
共晶半田を第2の電極層7上に盛り、半田ごての
接触時間を2〜3秒として半田付着層を形成した
後に、拡大鏡で磁器素体1のクラツクの発生を50
個の試料について調べた。しかし、クラツクを確
認することは出来なかつた。即ち、クラツクの発
生率は零であつた。次に半田ごての温度を310℃
及び340℃に変えた同様な試験を行つたが、クラ
ツク発生率はやはり零であつた。なお、比較のた
めにガラス層から成る中間層5を省いて、第1及
び第2の電極層2〜4,7〜9を設けたリング形
バリスタを作製し、同様な試験を行つたところ、
半田ごて温度280℃ではクラツク発生率が零であ
つたが、310℃では2%、340℃では10%であつ
た。
以上により、中間層5がクラツク発生の防止に
寄与していることが明らかである。このクラツク
の抑制には、中間層5によつて熱伝導体が制限さ
れていること、及び磁器素体1線膨張係数が13.0
×10−6/℃であるのに対してガラス層から成る
中間層5の線膨張係数が8.1×10−6/℃と大幅
に小さいことが関係している。即ち、中間層5は
第1及び第2の電極層2〜4、7〜9よりも十分
に厚い25μmであると共に、非金属のガラス層で
あるので、磁器素体1の急激な加熱を阻止する。
また、中間層5は熱膨張係数が小さいので、この
熱膨張によつて磁器素体1に大きな応力を与えな
い。
寄与していることが明らかである。このクラツク
の抑制には、中間層5によつて熱伝導体が制限さ
れていること、及び磁器素体1線膨張係数が13.0
×10−6/℃であるのに対してガラス層から成る
中間層5の線膨張係数が8.1×10−6/℃と大幅
に小さいことが関係している。即ち、中間層5は
第1及び第2の電極層2〜4、7〜9よりも十分
に厚い25μmであると共に、非金属のガラス層で
あるので、磁器素体1の急激な加熱を阻止する。
また、中間層5は熱膨張係数が小さいので、この
熱膨張によつて磁器素体1に大きな応力を与えな
い。
中間層5の材料を線膨張係数6.8のPbO−ZnO
−B2O3−SiO2ガラスに変えて第1の実施例と同
一の試験を行つたところ、同一の作用効果が得ら
れた。また、中間層5を線膨張係数5.5のPbO−
CaO−B2O3−SiO2ガラスに変えて第1の実施例
と同一の試験を行つたところ、同一の作用効果が
得られた。
−B2O3−SiO2ガラスに変えて第1の実施例と同
一の試験を行つたところ、同一の作用効果が得ら
れた。また、中間層5を線膨張係数5.5のPbO−
CaO−B2O3−SiO2ガラスに変えて第1の実施例
と同一の試験を行つたところ、同一の作用効果が
得られた。
[第2の実施例]
次に、第3図及び第4図に示す第2の実施例に
係わるリング形バリスタを説明する。但し、第3
図及び第4図、更に、第3〜第8の実施例を示す
第5図〜第16図において第1図〜第2図と実質
的に同一な部分には同一の符号を付してその説明
を省略する。
係わるリング形バリスタを説明する。但し、第3
図及び第4図、更に、第3〜第8の実施例を示す
第5図〜第16図において第1図〜第2図と実質
的に同一な部分には同一の符号を付してその説明
を省略する。
第3図及び第4図に示すリング形バリスタは第
1の電極層2〜4と第2の電極層7〜9とを電気
的に接続するための孔6を覆う絶縁層12を有し
ている。このため半田の孔6への流入が阻止さ
れ、磁器素体1のクラツクの発生が一層抑制され
る。
1の電極層2〜4と第2の電極層7〜9とを電気
的に接続するための孔6を覆う絶縁層12を有し
ている。このため半田の孔6への流入が阻止さ
れ、磁器素体1のクラツクの発生が一層抑制され
る。
[第3の実施例]
第3の実施例を示す第5図A〜C及び第6図に
おいては、第1の電極層2〜4と第2の電極層7
〜9との接続方法が変更されている。即ち、第5
図Aに示すように第1の電極層2〜4を形成した
後、これ等の両端を露出させるように中間層5を
第5図Bに示すように形成する。次に、第5図C
に示すように第2の電極層7〜9を第1の電極層
2〜4と同一パターンに形成する。これにより、
第1の電極層2〜4と第2の電極層7〜9とが両
端部で互いに接続される。
おいては、第1の電極層2〜4と第2の電極層7
〜9との接続方法が変更されている。即ち、第5
図Aに示すように第1の電極層2〜4を形成した
後、これ等の両端を露出させるように中間層5を
第5図Bに示すように形成する。次に、第5図C
に示すように第2の電極層7〜9を第1の電極層
2〜4と同一パターンに形成する。これにより、
第1の電極層2〜4と第2の電極層7〜9とが両
端部で互いに接続される。
[第4の実施例]
第7図及び第8図に示す第4の実施例では、第
3の実施例における第2の電極層7〜9の相互間
に絶縁層13が設けられ、ここへの半田の流入が
阻止されている。
3の実施例における第2の電極層7〜9の相互間
に絶縁層13が設けられ、ここへの半田の流入が
阻止されている。
[第5の実施例]
第9図A〜C及び第10図に示す第5の実施例
では、第1の電極層2〜4の一方の端部のみが中
間層5から露出し、ここが第2の電極層7〜9に
接続されている。
では、第1の電極層2〜4の一方の端部のみが中
間層5から露出し、ここが第2の電極層7〜9に
接続されている。
[第6の実施例]
第11図及び第12図に示す第6の実施例で
は、第5の実施例と同一に形成された第1の電極
層2〜4と第2の電極層7〜9との接続部の上に
半田流動阻止用絶縁層14が設けられている。
は、第5の実施例と同一に形成された第1の電極
層2〜4と第2の電極層7〜9との接続部の上に
半田流動阻止用絶縁層14が設けられている。
[第7の実施例]
第13図A〜C及び第14図に示す第7の実施
例では、第1の電極層2〜4の両端部を露出する
ように中間層5が形成されている。また、この中
間層5は第1の電極層2〜4の相互間にも形成さ
れている。第2の電極層7〜9は第1の電極層2
〜4と同一パターンに形成され、両端部で第1の
電極層2〜4に接続されている。
例では、第1の電極層2〜4の両端部を露出する
ように中間層5が形成されている。また、この中
間層5は第1の電極層2〜4の相互間にも形成さ
れている。第2の電極層7〜9は第1の電極層2
〜4と同一パターンに形成され、両端部で第1の
電極層2〜4に接続されている。
[第8の実施例]
第15図A〜C及び第16図に示す第8の実施
例では、第1の電極層2〜4及び中間層5は第3
の実施例と同一に形成されている。第3の実施例
と相違する点は、第2の電極層7〜9に半田流動
を阻止するための幅狭部15が設けられているこ
とである。この幅狭部15は第2の電極層7〜9
の両端近傍にそれぞれ設けられているので、第2
の電極層7〜9の中央に接続部材を半田付けした
時に、第2の電極層7〜9の相互間に向つて流れ
る半田が幅狭部15で阻止される。
例では、第1の電極層2〜4及び中間層5は第3
の実施例と同一に形成されている。第3の実施例
と相違する点は、第2の電極層7〜9に半田流動
を阻止するための幅狭部15が設けられているこ
とである。この幅狭部15は第2の電極層7〜9
の両端近傍にそれぞれ設けられているので、第2
の電極層7〜9の中央に接続部材を半田付けした
時に、第2の電極層7〜9の相互間に向つて流れ
る半田が幅狭部15で阻止される。
[変形例]
本考案は上述の実施例に限定されるものではな
く、例えば次の変形が可能なものである。
く、例えば次の変形が可能なものである。
(1) 中間層5のガラス層はPbO、B2O3、SiO2、
ZnO、BaO、CaO、Na20から選択された2種
以上を含むガラス層であることが望ましい。
ZnO、BaO、CaO、Na20から選択された2種
以上を含むガラス層であることが望ましい。
(2) 中間層5としてガラス層の代りに、エポキシ
系樹脂層、フエノール系樹脂層、又はシリコー
ン系樹脂層等を設けることができる。また、場
合によつては中間層5を導電層とすることもで
きる。
系樹脂層、フエノール系樹脂層、又はシリコー
ン系樹脂層等を設けることができる。また、場
合によつては中間層5を導電層とすることもで
きる。
[考案の効果]
上述のように本考案によれば耐熱特性の良い磁
器バリスタを提供することができる。
器バリスタを提供することができる。
第1図A,B,Cは第1の実施例のバリスタを
製造工程順に示す平面図、第2図は第1図Cの
−線断面図、第3図は第2の実施例のバリスタ
を示す平面図、第4図は第3図の−線断面
図、第5図A,B,Cは第3の実施例のバリスタ
を製造工程順に示す平面図、第6図は第5図Cの
−線断面図、第7図は第4の実施例のバリス
タを示す平面図、第8図は第7図の−線断面
図、第9図A,B,Cは第5の実施例のバリスタ
を製造工程順に示す平面図、第10図は第9図C
の−線断面図、第11図は第6の実施例のバ
リスタを示す平面図、第12図は第11図の
−線断面図、第13図A,B,Cは第7の実
施例のバリスタを製造工程順に平面図、第14図
は第13図Cの−線断面図、第15図
A,B,Cは第8の実施例のバリスタを製造工程
順に示す平面図、第16図は第15図Cの−
線断面図である。 1……バリスタ磁器素体、2,3,4……第1
の電極層、5……中間層、7,8,9……第2の
電極層。
製造工程順に示す平面図、第2図は第1図Cの
−線断面図、第3図は第2の実施例のバリスタ
を示す平面図、第4図は第3図の−線断面
図、第5図A,B,Cは第3の実施例のバリスタ
を製造工程順に示す平面図、第6図は第5図Cの
−線断面図、第7図は第4の実施例のバリス
タを示す平面図、第8図は第7図の−線断面
図、第9図A,B,Cは第5の実施例のバリスタ
を製造工程順に示す平面図、第10図は第9図C
の−線断面図、第11図は第6の実施例のバ
リスタを示す平面図、第12図は第11図の
−線断面図、第13図A,B,Cは第7の実
施例のバリスタを製造工程順に平面図、第14図
は第13図Cの−線断面図、第15図
A,B,Cは第8の実施例のバリスタを製造工程
順に示す平面図、第16図は第15図Cの−
線断面図である。 1……バリスタ磁器素体、2,3,4……第1
の電極層、5……中間層、7,8,9……第2の
電極層。
Claims (1)
- バリスタ磁器素体の主面上に第1の電極層と緩
衝用中間層と第2の電極層とが順に設けられ、前
記第2の電極層は半田付着性の良い材料で形成さ
れていると共に前記第1の電極層に電気的に接続
されていることを特徴とする磁器バリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10156488U JPH043444Y2 (ja) | 1988-07-30 | 1988-07-30 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10156488U JPH043444Y2 (ja) | 1988-07-30 | 1988-07-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0224504U JPH0224504U (ja) | 1990-02-19 |
| JPH043444Y2 true JPH043444Y2 (ja) | 1992-02-04 |
Family
ID=31330676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10156488U Expired JPH043444Y2 (ja) | 1988-07-30 | 1988-07-30 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH043444Y2 (ja) |
-
1988
- 1988-07-30 JP JP10156488U patent/JPH043444Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0224504U (ja) | 1990-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4835038A (en) | Substrate coated with multiple thick films | |
| JPH08162357A (ja) | セラミック電子部品 | |
| KR940016309A (ko) | 도전성 칩형 세라믹소자 및 그 제조방법 | |
| JP3497840B2 (ja) | ガラスコーティング膜を有するチップバリスタの製造方法 | |
| JPH02237054A (ja) | 複合型回路装置 | |
| JPH043444Y2 (ja) | ||
| JPH087645A (ja) | 導電性ペーストおよび積層セラミックコンデンサ | |
| JPH0897072A (ja) | 積層セラミックチップ型電子部品 | |
| JP2757305B2 (ja) | チップバリスタ | |
| JPH043443Y2 (ja) | ||
| US4539434A (en) | Film-type electrical substrate circuit device and method of forming the device | |
| JP2641530B2 (ja) | チップ状電子部品の製造方法 | |
| JPH11251647A (ja) | 熱電変換素子および熱電変換装置と、これらの製造方法 | |
| JP2515202B2 (ja) | セラミックス配線基板及びその製造方法 | |
| JPH0217619A (ja) | チップ状電子部品 | |
| JPS6322665Y2 (ja) | ||
| JPH08111349A (ja) | チップ部品 | |
| JPH0316220Y2 (ja) | ||
| JP2560872B2 (ja) | 正特性サーミスタの製造方法 | |
| JPS61208768A (ja) | 抵抗入りプラグ | |
| JPS62264613A (ja) | 積層セラミツクコンデンサ | |
| JP2839308B2 (ja) | 多層配線基板 | |
| JPS6228746Y2 (ja) | ||
| JPS62274614A (ja) | 磁器の電極構造 | |
| JP2533247Y2 (ja) | バリスタ |