JPH04344937A - Fuzzy inference device - Google Patents
Fuzzy inference deviceInfo
- Publication number
- JPH04344937A JPH04344937A JP3147824A JP14782491A JPH04344937A JP H04344937 A JPH04344937 A JP H04344937A JP 3147824 A JP3147824 A JP 3147824A JP 14782491 A JP14782491 A JP 14782491A JP H04344937 A JPH04344937 A JP H04344937A
- Authority
- JP
- Japan
- Prior art keywords
- knowledge data
- writing
- flag
- fuzzy inference
- fuzzy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Executing Special Programs (AREA)
- Feedback Control In General (AREA)
Abstract
Description
【0001】0001
【産業上の利用分野】本発明はファジー推論器を用いて
ファジー演算を実行するようにしたファジー推論装置に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fuzzy inference device which uses a fuzzy inference device to perform fuzzy operations.
【0002】0002
【従来の技術】従来ファジー推論器を内蔵したファジー
センサコントローラ等では例えば図7に示すように、複
数のセンサのオンオフ入力やアナログ入力を与えるセン
サからの信号が入力インターフェース(I/F)2を介
して信号処理部3に与えられる。信号処理部3はマイク
ロコンピュータによって実現されており、その内部には
内部メモリ3aが設けられる。信号処理部3にはプログ
ラムモード及び動作モードを設定する動作モード設定部
4が接続されている。又通信インターフェース5を介し
て上位のコンピュータ6、例えばパーソナルコンピュー
タが接続される。信号処理部3には外部メモリとしてメ
ンバーシップ関数やファジールール等を記憶するための
プログラムメモリ7が接続されており、このメモリのデ
ータに基づいてファジー推論を行うためのファジー推論
器8が接続される。ファジー推論器8内にはメンバーシ
ップ関数やファジールール(以下これらを知識データと
いう)を記憶するためのメモリ8aが保持されている。
ファジー推論器8は知識データとファジールールに従っ
てファジー推論を実行するためのデジタルファジー素子
である。又信号処理部3には出力インターフェース9を
介してオンオフ制御出力やアナログ制御出力が出力され
る。2. Description of the Related Art Conventionally, in a fuzzy sensor controller with a built-in fuzzy inference device, as shown in FIG. The signal is supplied to the signal processing section 3 via the signal processing section 3. The signal processing section 3 is realized by a microcomputer, and an internal memory 3a is provided therein. An operation mode setting section 4 for setting a program mode and an operation mode is connected to the signal processing section 3. Further, a higher-level computer 6, such as a personal computer, is connected via the communication interface 5. A program memory 7 for storing membership functions, fuzzy rules, etc. is connected to the signal processing unit 3 as an external memory, and a fuzzy inference device 8 for performing fuzzy inference based on the data in this memory is connected. Ru. The fuzzy inference device 8 stores a memory 8a for storing membership functions and fuzzy rules (hereinafter referred to as knowledge data). The fuzzy reasoner 8 is a digital fuzzy element for performing fuzzy inference according to knowledge data and fuzzy rules. Further, on/off control output and analog control output are output to the signal processing section 3 via the output interface 9.
【0003】このような従来のファジーセンサコントロ
ーラにおいては、プログラムモードで上位コンピュータ
6から前件部及び後件部のメンバーシップ関数のデータ
とファジールールが与えられる。信号処理部3はこのデ
ータを一旦プログラムメモリ7に書込んでプログラムモ
ードを終える。そして動作モードとなればプログラムメ
モリ7に保持されているメンバーシップ関数及びファジ
ールールのデータをファジー推論器8のメモリ8aに転
送した後、入力インターフェース2を介して得られるセ
ンサからの入力データを読込み、そのデータに基づいて
ファジー推論を行って制御信号を出力インターフェース
9より出力している。In such a conventional fuzzy sensor controller, data of membership functions of the antecedent part and the consequent part and fuzzy rules are given from the host computer 6 in the program mode. The signal processing section 3 once writes this data into the program memory 7 and ends the program mode. When the operation mode is reached, the membership function and fuzzy rule data held in the program memory 7 are transferred to the memory 8a of the fuzzy inference device 8, and then input data from the sensor obtained via the input interface 2 is read. , performs fuzzy inference based on the data and outputs a control signal from the output interface 9.
【0004】0004
【発明が解決しようとする課題】しかるにこのような従
来のファジー推論装置においては、推論を開始する前に
あらかじめ上位のコンピュータ6からプログラムメモリ
7に知識データを転送して記憶させる必要がある。しか
るに知識データを転送中に上位コンピュータ6やファジ
ー推論装置1自体の電源が何らかの理由で遮断された場
合には、知識データの一部が記録されない。このような
場合も知識データが正常に記憶されたかどうかを判断す
ることができなかった。従ってそのままファジー推論を
行えば誤った推論結果が得られてしまうという問題点が
あった。However, in such a conventional fuzzy inference device, it is necessary to transfer knowledge data from the host computer 6 to the program memory 7 and store it before starting inference. However, if the power of the host computer 6 or the fuzzy inference device 1 itself is cut off for some reason while the knowledge data is being transferred, part of the knowledge data will not be recorded. In such cases as well, it was not possible to determine whether the knowledge data was stored normally. Therefore, there is a problem in that if fuzzy inference is performed as is, incorrect inference results will be obtained.
【0005】本発明はこのような従来のファジー推論装
置の問題点に鑑みてなされたものであって、知識データ
の転送中に上位コンピュータかファジー推論装置のいず
れかの電源が遮断された場合に、その状態を認識できる
ようにすることを技術的課題とする。The present invention has been made in view of the problems of the conventional fuzzy inference device, and it has been made in view of the problems of the conventional fuzzy inference device. , the technical challenge is to be able to recognize that state.
【0006】[0006]
【課題を解決するための手段】本発明は入力に応じたフ
ァジー推論を行い推論結果を出力するファジー推論装置
であって、メンバーシップ関数及びファジールールを記
憶する不揮発性のメモリから成るプログラムメモリと、
動作開始時にプログラムメモリのメンバーシップ関数及
びファジールールが転送され、与えられた特徴データに
基づいてファジー推論を行うファジー推論器と、入力信
号を特徴データとしてファジー推論器に転送する特徴デ
ータ転送手段と、外部装置からメンバーシップ関数及び
ファジールールデータを受取り、プログラムメモリに書
込む知識データ書込手段と、知識データ書込手段による
知識データの書込開始時にプログラム中フラグを立てる
と共に書込終了後に該フラグをリセットするフラグ制御
手段と、電源投入後にプログラム中フラグの状態に基づ
いて知識データの書込中断を判別する知識データ書込中
断判別手段と、を具備することを特徴とするものである
。[Means for Solving the Problems] The present invention is a fuzzy inference device that performs fuzzy inference according to input and outputs an inference result, comprising a program memory consisting of a non-volatile memory for storing membership functions and fuzzy rules; ,
A fuzzy inference device to which membership functions and fuzzy rules in a program memory are transferred at the start of operation and performs fuzzy inference based on given feature data; and feature data transfer means to transfer input signals as feature data to the fuzzy inference device. , knowledge data writing means that receives membership functions and fuzzy rule data from an external device and writes them into the program memory, and sets a program in progress flag when the knowledge data writing means starts writing knowledge data, and also sets a flag during the program after writing is completed. The present invention is characterized by comprising a flag control means for resetting the flag, and a knowledge data writing interruption determining means for determining whether writing of knowledge data is interrupted based on the state of the program-in-progress flag after power is turned on.
【0007】[0007]
【作用】このような特徴を有する本発明によれば、ファ
ジー推論の開始前にあらかじめ外部の装置からメンバー
シップ関数とファジールールとを読込んで不揮発性メモ
リから成るプログラムメモリに書込んでいる。そしてこ
の書込開始時にはプログラム中フラグをセットし、書込
みが終わればこのフラグをリセットしており、知識デー
タの転送中かどうかを判別できるようにしている。そし
て電源投入後にはこのフラグの状態に基づいて知識デー
タの書込中断を判別し、書込みが中断していなければ特
徴データをファジー推論器に転送して、ファジー推論を
行っている。According to the present invention having such features, membership functions and fuzzy rules are read in advance from an external device and written into a program memory consisting of a non-volatile memory before starting fuzzy inference. At the start of this writing, a program-in-progress flag is set, and when the writing is finished, this flag is reset, so that it can be determined whether knowledge data is being transferred. After the power is turned on, it is determined whether the writing of knowledge data is interrupted based on the state of this flag, and if the writing is not interrupted, the feature data is transferred to the fuzzy inference machine to perform fuzzy inference.
【0008】[0008]
【実施例】図1は本発明の一実施例によるファジー推論
装置11の全体構成を示すブロック図であり、前述した
従来例と同一部分は同一符号を付して詳細な説明を省略
する。本実施例においてもオンオフ型のセンサやアナロ
グセンサからの入力が入力部である入力インターフェー
ス2を介して信号処理部12に与えられる。信号処理部
12はマイクロコンピュータによって実現されており、
内部メモリ13に加えて上位コンピュータ6より得られ
たファジー推論の知識データをプログラムメモリ7に書
込む知識データ書込手段14、入力インターフェース2
からの所定周期毎の信号を特徴データとしてファジー推
論器8に転送する特徴データ転送手段15、知識データ
の書込み時に立てられるプログラム中フラグを制御する
フラグ制御手段16、知識データの書込みの中断を判別
する知識データ書込中断判別手段17が設けられる。そ
の他の構成は前述した従来例と同様であり、信号処理部
12にはファジー推論器8が接続され、又出力インター
フェース9を介してオンオフ信号又はアナログ制御信号
を外部に出力している。又信号処理部12には動作モー
ドを設定する動作モード設定部4及び知識データを保持
するプログラムメモリ7が接続されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram showing the overall configuration of a fuzzy inference device 11 according to an embodiment of the present invention, and the same parts as those in the conventional example described above are given the same reference numerals and detailed explanations will be omitted. In this embodiment as well, inputs from on-off type sensors and analog sensors are provided to the signal processing section 12 via the input interface 2, which is an input section. The signal processing unit 12 is realized by a microcomputer,
Knowledge data writing means 14 for writing fuzzy inference knowledge data obtained from the host computer 6 into the program memory 7 in addition to the internal memory 13; and an input interface 2.
A feature data transfer means 15 that transfers a signal from a predetermined cycle as feature data to the fuzzy reasoner 8, a flag control means 16 that controls a program flag set when writing knowledge data, and a flag control means 16 that determines whether or not the writing of knowledge data is interrupted. Knowledge data writing interruption determination means 17 is provided. The rest of the configuration is the same as the conventional example described above, and a fuzzy inference device 8 is connected to the signal processing section 12, and an on/off signal or an analog control signal is outputted to the outside via an output interface 9. Further, an operation mode setting section 4 for setting an operation mode and a program memory 7 for storing knowledge data are connected to the signal processing section 12.
【0009】次に図2は信号処理部12内のマイクロコ
ンピュータ、及びプログラムメモリのメモリマップを示
す図である。図2(a)において内部RAM13a及び
内部ROM13bは内部メモリ13を構成しており、外
部RAMはプログラムメモリ7を構成している。プログ
ラムメモリ7は図2(b)に示すように処理番号No.
0〜No.2の知識データエリアを有しており、夫々の
データエリアは、図示のように前件部及び後件部のMS
Fデータ,処理開始番地,ファジールールデータ,サム
値格納エリア及びプログラム中フラグの領域が設けられ
る。他の処理番号No.1,No.2のエリアについて
も同様である。
このプログラムメモリ7は電源を遮断してもデータを保
持できるように不揮発性メモリで構成され、又はバッテ
リーによってバックアップされた不揮発性のメモリとな
っている。Next, FIG. 2 is a diagram showing a memory map of the microcomputer and program memory in the signal processing section 12. In FIG. 2A, the internal RAM 13a and the internal ROM 13b constitute the internal memory 13, and the external RAM constitutes the program memory 7. The program memory 7 stores the processing number as shown in FIG. 2(b).
0~No. It has two knowledge data areas, and each data area has the MS of the antecedent part and the consequent part as shown in the figure.
Areas are provided for F data, processing start address, fuzzy rule data, sum value storage area, and program flag. Other processing number No. 1, No. The same applies to area 2. This program memory 7 is constructed of a non-volatile memory so as to retain data even when the power is cut off, or is a non-volatile memory backed up by a battery.
【0010】次に本実施例の動作について図3〜図6の
フローチャートを用いて説明する。動作を開始するとま
ず図3のステップ21において、ハードウェアの初期処
理、内部RAMエリアの初期処理等の初期化処理を行い
、ステップ22に進んでプログラム中フラグがセットさ
れているかどうかをチェックする。プログラム中フラグ
は上位コンピュータ6からの知識データを書込んでいる
途中に立てられているため、このフラグがセットされて
いる場合には何らかの理由で書込みが中断したものと考
えられる。従ってステップ23に進んで故障を表示する
LEDを点滅させるためのLED点滅フラグをセットし
(ステップ23) 、処理を終える。又プログラム中フ
ラグがセットされていなければ、ステップ24に進んで
プログラムメモリ7内の知識データのサムチェックを行
い、ステップ25に進んでエラーの有無を判別する。エ
ラーがあればステップ26においてエラーLED制御フ
ラグをセットして処理を終え、エラーがなければステッ
プ27に進んでタイマ割込み及び受信割込みを許可する
。そして図4のステップ28, 29においてプログラ
ムモードかどうかをチェックし、プログラムモードであ
れば受信が完了したかどうかをチェックして、上位コン
ピュータ6からの受信の完了を待受ける。受信が完了す
ればステップ30においてそのエラーの有無をチェック
し、エラーがなければステップ31においてコマンドを
解析する。コマンドがライトコマンドであればルーチン
33においてライト処理を行い、リードコマンドの場合
にはルーチン34においてリード処理を行う。又受信エ
ラーがあればステップ35においてエラーレスポンスを
作成し、ステップ36において送信処理を行い、受信完
了フラグをリセットして(ステップ37)、ステップ2
8に戻る。Next, the operation of this embodiment will be explained using flowcharts shown in FIGS. 3 to 6. When the operation starts, first, in step 21 of FIG. 3, initialization processing such as initial processing of the hardware and initial processing of the internal RAM area is performed, and the process proceeds to step 22, where it is checked whether the program-in-progress flag is set. Since the program-in-progress flag is set while knowledge data from the host computer 6 is being written, if this flag is set, it is considered that the writing has been interrupted for some reason. Therefore, the process proceeds to step 23, where an LED blinking flag for blinking the LED indicating a failure is set (step 23), and the process ends. If the programming flag is not set, the program proceeds to step 24 to check the sum of the knowledge data in the program memory 7, and then proceeds to step 25 to determine whether there is an error. If there is an error, the error LED control flag is set in step 26 and the process is completed; if there is no error, the process proceeds to step 27 to permit timer interrupts and reception interrupts. Then, in steps 28 and 29 of FIG. 4, it is checked whether it is in the program mode, and if it is in the program mode, it is checked whether reception has been completed, and it waits for the completion of reception from the host computer 6. When the reception is completed, the presence or absence of an error is checked in step 30, and if there is no error, the command is analyzed in step 31. If the command is a write command, write processing is performed in routine 33, and if it is a read command, read processing is performed in routine 34. If there is a reception error, an error response is created in step 35, transmission processing is performed in step 36, the reception completion flag is reset (step 37), and step 2
Return to 8.
【0011】さてライト処理ルーチン33を開始すると
、まず図5のステップ41において前件部のMSFの先
頭データかどうかをチェックする。先頭データであれば
プログラムデータ格納の先頭アドレスをセットし、プロ
グラム中フラグをセットする(ステップ42, 43)
。先頭データでなければこれらの処理を行うことなく
、ステップ44に進んでプログラムデータをプログラム
メモリ7に書込み、正常な書込みが行われたかどうかを
チェックする。
正常又は異常な終了の場合に夫々の終了コードを送信バ
ッファにセットし(ステップ46, 47) 、ステッ
プ48に進んでルールデータまでの全て書込みを完了し
たかどうかをチェックする。ルールデータの書込みが完
了していなければ、ステップ49に進んでプログラム格
納アドレスを更新して送信処理に戻り、書込みが完了し
ている場合にはステップ50においてサム値データをサ
ム値エリアにストアし、プログラム中フラグをリセット
して処理を終える。こうすればデータ量の多い知識デー
タを上位コンピュータ6から順次ブロック単位で転送す
る場合にも、順次知識データをプログラムメモリ7に書
込んでいくことができる。When the write processing routine 33 is started, first, in step 41 of FIG. 5, it is checked whether the data is the first data of the MSF of the antecedent part. If it is the first data, set the first address of program data storage and set the programming flag (steps 42, 43).
. If it is not the first data, these processes are not performed, and the process proceeds to step 44, where the program data is written into the program memory 7, and it is checked whether the writing has been performed normally. In the case of normal or abnormal termination, respective termination codes are set in the transmission buffer (steps 46, 47), and the process proceeds to step 48, where it is checked whether all writing up to the rule data has been completed. If writing of the rule data has not been completed, the process advances to step 49 to update the program storage address and returns to the transmission process; if writing has been completed, the sum value data is stored in the sum value area in step 50. , reset the programming flag and end the process. In this way, even when a large amount of knowledge data is transferred sequentially from the host computer 6 in block units, the knowledge data can be sequentially written into the program memory 7.
【0012】こうしてプログラムモードにおいてプログ
ラムメモリ7に知識データが書込まれた後、動作モード
設定部4によって動作モードをランモードとする。そう
すればステップ28より図6のステップ61に進んで、
モードの変更を終えた直後かどうかをチェックする。モ
ード変更直後であれば、ステップ62においてプログラ
ムメモリ7に保持されている知識データ、即ちメンバー
シップ関数とファジールールデータをファジー推論器8
に転送する。そしてステップ63に進んでセンサからの
入力を読込む。センサ入力の読込みが完了すれば、ルー
チン64に進んで読込まれたセンサ入力から特徴データ
の演算・生成を行う。そしてステップ65に進み特徴デ
ータをファジー推論器8に転送する。そして推論起動処
理を行い(ステップ66) 、ステップ67に進んで推
論の完了を待受ける。ファジー推論が完了すればステッ
プ67からステップ68に進んで受信及びタイマ割込み
を許可し、ステップ69において制御信号を出力インタ
ーフェース9より出力する。After the knowledge data is thus written in the program memory 7 in the program mode, the operation mode setting unit 4 sets the operation mode to the run mode. Then, proceed from step 28 to step 61 in FIG.
Check to see if you have just finished changing the mode. If the mode has just been changed, in step 62 the knowledge data held in the program memory 7, that is, membership functions and fuzzy rule data, are transferred to the fuzzy inferencer 8.
Transfer to. The process then proceeds to step 63 to read input from the sensor. When the reading of the sensor input is completed, the routine proceeds to routine 64, where feature data is calculated and generated from the read sensor input. Then, the process advances to step 65 and the feature data is transferred to the fuzzy inference unit 8. Then, inference activation processing is performed (step 66), and the process advances to step 67 to wait for completion of inference. When the fuzzy inference is completed, the process proceeds from step 67 to step 68 to permit reception and timer interrupts, and in step 69 a control signal is output from the output interface 9.
【0013】ここで信号処理部12はライト処理ルーチ
ンのステップ44〜50において、上位コンピュータ6
から転送された知識データをプログラムメモリ7に書込
む知識データ書込手段14の機能を達成している。又信
号処理部12はステップ63〜65においてセンサから
の入力を読込んで特徴データを生成してファジー推論器
8に転送する特徴データ転送手段15の機能を達成して
おり、ステップ43, 51においてデータの書込みの
間だけにプログラム中フラグをセットするように制御す
るフラグ制御手段16の機能を達成している。又信号処
理部12はステップ22, 23において動作開始後に
プログラム中フラグの状態によって知識データの書込み
の中断を判別する知識データ書込中断判別手段17の機
能を達成している。Here, in steps 44 to 50 of the write processing routine, the signal processing section 12
The knowledge data writing means 14 functions to write the knowledge data transferred from the program memory 7 into the program memory 7. In addition, the signal processing unit 12 achieves the function of the feature data transfer means 15 that reads input from the sensor to generate feature data and transfers it to the fuzzy inference device 8 in steps 63 to 65, and in steps 43 and 51, the data is transferred. This achieves the function of the flag control means 16, which controls the programming flag to be set only during writing. Further, the signal processing section 12 achieves the function of the knowledge data writing interruption determination means 17 which determines whether the writing of knowledge data is interrupted based on the state of the program-in-progress flag after the start of the operation in steps 22 and 23.
【0014】[0014]
【発明の効果】以上詳細に説明したように本発明によれ
ば、上位のコンピュータからファジー推論装置に知識デ
ータを書込む際には書込開始時にプログラム中フラグを
立て、書込みが終了すればこのフラグをリセットするよ
うにしている。従って電源開始の直後にこのフラグの状
態に基づいて電源の遮断により知識データの書込みが中
断しているかどうかを判別することができる。従って誤
った知識データによってファジー推論が行われることが
なくなり、推論の信頼性を向上させることができること
ができるという効果が得られる。Effects of the Invention As described above in detail, according to the present invention, when writing knowledge data from a host computer to a fuzzy inference device, a program in progress flag is set at the start of writing, and when the writing is completed, the flag is set. I am trying to reset the flag. Therefore, immediately after power is turned on, it can be determined based on the state of this flag whether writing of knowledge data is interrupted due to power cutoff. Therefore, fuzzy inference is not performed due to incorrect knowledge data, and the reliability of inference can be improved.
【図1】本発明の一実施例によるファジー推論装置の構
成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of a fuzzy inference device according to an embodiment of the present invention.
【図2】本実施例のメモリを示すメモリマップである。FIG. 2 is a memory map showing the memory of this embodiment.
【図3】本実施例の動作を示すフローチャート(その1
)である。[Figure 3] Flowchart showing the operation of this embodiment (Part 1)
).
【図4】本実施例の動作を示すフローチャート(その2
)である。[Fig. 4] Flowchart showing the operation of this embodiment (Part 2)
).
【図5】本実施例の動作を示すフローチャート(その3
)である。[Figure 5] Flowchart showing the operation of this embodiment (part 3)
).
【図6】本実施例の動作を示すフローチャート(その4
)である。[Fig. 6] Flowchart showing the operation of this embodiment (Part 4)
).
【図7】従来のファジー推論装置の構成を示すブロック
図である。FIG. 7 is a block diagram showing the configuration of a conventional fuzzy inference device.
2 入力インターフェース 4 動作モード設定部 5 通信インターフェース 7 プログラムメモリ 8 ファジー推論器 8a メモリ 9 出力インターフェース 11 ファジー推論装置 12 信号処理部 13 内部メモリ 14 知識データ書込手段 15 特徴データ転送手段 16 フラグ制御手段 17 知識データ書込中断判別手段 2 Input interface 4 Operation mode setting section 5 Communication interface 7 Program memory 8 Fuzzy reasoner 8a Memory 9 Output interface 11 Fuzzy inference device 12 Signal processing section 13 Internal memory 14 Knowledge data writing means 15 Feature data transfer means 16 Flag control means 17 Knowledge data writing interruption determination means
Claims (1)
結果を出力するファジー推論装置であって、メンバーシ
ップ関数及びファジールールを記憶する不揮発性のメモ
リから成るプログラムメモリと、動作開始時に前記プロ
グラムメモリのメンバーシップ関数及びファジールール
が転送され、与えられた特徴データに基づいてファジー
推論を行うファジー推論器と、入力信号を特徴データと
して前記ファジー推論器に転送する特徴データ転送手段
と、外部装置からメンバーシップ関数及びファジールー
ルデータを受取り、前記プログラムメモリに書込む知識
データ書込手段と、前記知識データ書込手段による知識
データの書込開始時にプログラム中フラグを立てると共
に書込終了後に該フラグをリセットするフラグ制御手段
と、電源投入後に前記プログラム中フラグの状態に基づ
いて知識データの書込中断を判別する知識データ書込中
断判別手段と、を具備することを特徴とするファジー推
論装置。1. A fuzzy inference device that performs fuzzy inference according to input and outputs an inference result, the program memory comprising a non-volatile memory for storing membership functions and fuzzy rules, and the program memory at the start of operation. A fuzzy inference device to which membership functions and fuzzy rules are transferred and performs fuzzy inference based on given feature data, feature data transfer means to transfer input signals as feature data to the fuzzy inference device, and an external device. knowledge data writing means for receiving membership functions and fuzzy rule data and writing them into the program memory; setting a flag during programming when the knowledge data writing means starts writing knowledge data; and setting the flag after the writing is completed; A fuzzy inference device comprising: a flag control means for resetting; and a knowledge data write interruption determining means for determining whether writing of knowledge data has been interrupted based on the state of the program-in-progress flag after power is turned on.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3147824A JPH04344937A (en) | 1991-05-22 | 1991-05-22 | Fuzzy inference device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3147824A JPH04344937A (en) | 1991-05-22 | 1991-05-22 | Fuzzy inference device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04344937A true JPH04344937A (en) | 1992-12-01 |
Family
ID=15439066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3147824A Pending JPH04344937A (en) | 1991-05-22 | 1991-05-22 | Fuzzy inference device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04344937A (en) |
-
1991
- 1991-05-22 JP JP3147824A patent/JPH04344937A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0610886B1 (en) | Microcomputer for IC card | |
| US5070476A (en) | Sequence controller | |
| US7024495B2 (en) | Programmable controller | |
| JP2000163268A (en) | Computer | |
| US6981109B2 (en) | Digital signal processor system having programmable random access memory that executes processing during downloading of a program | |
| JPH04344937A (en) | Fuzzy inference device | |
| KR19990044413A (en) | A method of creating and storing a user program of an accumulation program control unit made up of instructions and an operation method of the accumulation program control unit | |
| US4943905A (en) | Interfacing method in a numerical control apparatus | |
| JP2598384Y2 (en) | Data processing device | |
| JPH0822422A (en) | Memory device | |
| JPH048838B2 (en) | ||
| JPH0831122B2 (en) | Command processing method in IC card | |
| JP3663043B2 (en) | Method for determining the end of writing in a microcomputer | |
| JPH04338830A (en) | Fuzzy sensor controller | |
| JP2827539B2 (en) | Peripheral device of programmable controller | |
| JP3351165B2 (en) | Programmable controller and program changing method for programmable controller | |
| JPH04338833A (en) | Fuzzy inference device | |
| JPH04338834A (en) | Fuzzy inference device | |
| JPH04276838A (en) | Cpu with built-in memory | |
| JPS595931B2 (en) | Address stop method for arithmetic processing system | |
| JPH08138391A (en) | Flash memory control method | |
| JP2004295587A (en) | Memory control system | |
| JPS5846442A (en) | Programmable controller | |
| JPH0159608B2 (en) | ||
| JPH04338831A (en) | Fuzzy inference device |