JPH04344937A - ファジー推論装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はファジー推論器を用いて
ファジー演算を実行するようにしたファジー推論装置に
関するものである。

【０００２】

【従来の技術】従来ファジー推論器を内蔵したファジー
センサコントローラ等では例えば図７に示すように、複
数のセンサのオンオフ入力やアナログ入力を与えるセン
サからの信号が入力インターフェース（Ｉ／Ｆ）２を介
して信号処理部３に与えられる。信号処理部３はマイク
ロコンピュータによって実現されており、その内部には
内部メモリ３ａが設けられる。信号処理部３にはプログ
ラムモード及び動作モードを設定する動作モード設定部
４が接続されている。又通信インターフェース５を介し
て上位のコンピュータ６、例えばパーソナルコンピュー
タが接続される。信号処理部３には外部メモリとしてメ
ンバーシップ関数やファジールール等を記憶するための
プログラムメモリ７が接続されており、このメモリのデ
ータに基づいてファジー推論を行うためのファジー推論
器８が接続される。ファジー推論器８内にはメンバーシ
ップ関数やファジールール（以下これらを知識データと
いう）を記憶するためのメモリ８ａが保持されている。 ファジー推論器８は知識データとファジールールに従っ
てファジー推論を実行するためのデジタルファジー素子
である。又信号処理部３には出力インターフェース９を
介してオンオフ制御出力やアナログ制御出力が出力され
る。

【０００３】このような従来のファジーセンサコントロ
ーラにおいては、プログラムモードで上位コンピュータ
６から前件部及び後件部のメンバーシップ関数のデータ
とファジールールが与えられる。信号処理部３はこのデ
ータを一旦プログラムメモリ７に書込んでプログラムモ
ードを終える。そして動作モードとなればプログラムメ
モリ７に保持されているメンバーシップ関数及びファジ
ールールのデータをファジー推論器８のメモリ８ａに転
送した後、入力インターフェース２を介して得られるセ
ンサからの入力データを読込み、そのデータに基づいて
ファジー推論を行って制御信号を出力インターフェース
９より出力している。

【０００４】

【発明が解決しようとする課題】しかるにこのような従
来のファジー推論装置においては、推論を開始する前に
あらかじめ上位のコンピュータ６からプログラムメモリ
７に知識データを転送して記憶させる必要がある。しか
るに知識データを転送中に上位コンピュータ６やファジ
ー推論装置１自体の電源が何らかの理由で遮断された場
合には、知識データの一部が記録されない。このような
場合も知識データが正常に記憶されたかどうかを判断す
ることができなかった。従ってそのままファジー推論を
行えば誤った推論結果が得られてしまうという問題点が
あった。

【０００５】本発明はこのような従来のファジー推論装
置の問題点に鑑みてなされたものであって、知識データ
の転送中に上位コンピュータかファジー推論装置のいず
れかの電源が遮断された場合に、その状態を認識できる
ようにすることを技術的課題とする。

【０００６】

【課題を解決するための手段】本発明は入力に応じたフ
ァジー推論を行い推論結果を出力するファジー推論装置
であって、メンバーシップ関数及びファジールールを記
憶する不揮発性のメモリから成るプログラムメモリと、
動作開始時にプログラムメモリのメンバーシップ関数及
びファジールールが転送され、与えられた特徴データに
基づいてファジー推論を行うファジー推論器と、入力信
号を特徴データとしてファジー推論器に転送する特徴デ
ータ転送手段と、外部装置からメンバーシップ関数及び
ファジールールデータを受取り、プログラムメモリに書
込む知識データ書込手段と、知識データ書込手段による
知識データの書込開始時にプログラム中フラグを立てる
と共に書込終了後に該フラグをリセットするフラグ制御
手段と、電源投入後にプログラム中フラグの状態に基づ
いて知識データの書込中断を判別する知識データ書込中
断判別手段と、を具備することを特徴とするものである
。

【０００７】

【作用】このような特徴を有する本発明によれば、ファ
ジー推論の開始前にあらかじめ外部の装置からメンバー
シップ関数とファジールールとを読込んで不揮発性メモ
リから成るプログラムメモリに書込んでいる。そしてこ
の書込開始時にはプログラム中フラグをセットし、書込
みが終わればこのフラグをリセットしており、知識デー
タの転送中かどうかを判別できるようにしている。そし
て電源投入後にはこのフラグの状態に基づいて知識デー
タの書込中断を判別し、書込みが中断していなければ特
徴データをファジー推論器に転送して、ファジー推論を
行っている。

【０００８】

【実施例】図１は本発明の一実施例によるファジー推論
装置１１の全体構成を示すブロック図であり、前述した
従来例と同一部分は同一符号を付して詳細な説明を省略
する。本実施例においてもオンオフ型のセンサやアナロ
グセンサからの入力が入力部である入力インターフェー
ス２を介して信号処理部１２に与えられる。信号処理部
１２はマイクロコンピュータによって実現されており、
内部メモリ１３に加えて上位コンピュータ６より得られ
たファジー推論の知識データをプログラムメモリ７に書
込む知識データ書込手段１４、入力インターフェース２
からの所定周期毎の信号を特徴データとしてファジー推
論器８に転送する特徴データ転送手段１５、知識データ
の書込み時に立てられるプログラム中フラグを制御する
フラグ制御手段１６、知識データの書込みの中断を判別
する知識データ書込中断判別手段１７が設けられる。そ
の他の構成は前述した従来例と同様であり、信号処理部
１２にはファジー推論器８が接続され、又出力インター
フェース９を介してオンオフ信号又はアナログ制御信号
を外部に出力している。又信号処理部１２には動作モー
ドを設定する動作モード設定部４及び知識データを保持
するプログラムメモリ７が接続されている。

【０００９】次に図２は信号処理部１２内のマイクロコ
ンピュータ、及びプログラムメモリのメモリマップを示
す図である。図２（ａ）において内部ＲＡＭ１３ａ及び
内部ＲＯＭ１３ｂは内部メモリ１３を構成しており、外
部ＲＡＭはプログラムメモリ７を構成している。プログ
ラムメモリ７は図２（ｂ）に示すように処理番号Ｎｏ．
０〜Ｎｏ．２の知識データエリアを有しており、夫々の
データエリアは、図示のように前件部及び後件部のＭＳ
Ｆデータ，処理開始番地，ファジールールデータ，サム
値格納エリア及びプログラム中フラグの領域が設けられ
る。他の処理番号Ｎｏ．１，Ｎｏ．２のエリアについて
も同様である。 このプログラムメモリ７は電源を遮断してもデータを保
持できるように不揮発性メモリで構成され、又はバッテ
リーによってバックアップされた不揮発性のメモリとな
っている。

【００１０】次に本実施例の動作について図３〜図６の
フローチャートを用いて説明する。動作を開始するとま
ず図３のステップ２１において、ハードウェアの初期処
理、内部ＲＡＭエリアの初期処理等の初期化処理を行い
、ステップ２２に進んでプログラム中フラグがセットさ
れているかどうかをチェックする。プログラム中フラグ
は上位コンピュータ６からの知識データを書込んでいる
途中に立てられているため、このフラグがセットされて
いる場合には何らかの理由で書込みが中断したものと考
えられる。従ってステップ２３に進んで故障を表示する
ＬＥＤを点滅させるためのＬＥＤ点滅フラグをセットし
（ステップ２３）　、処理を終える。又プログラム中フ
ラグがセットされていなければ、ステップ２４に進んで
プログラムメモリ７内の知識データのサムチェックを行
い、ステップ２５に進んでエラーの有無を判別する。エ
ラーがあればステップ２６においてエラーＬＥＤ制御フ
ラグをセットして処理を終え、エラーがなければステッ
プ２７に進んでタイマ割込み及び受信割込みを許可する
。そして図４のステップ２８，　２９においてプログラ
ムモードかどうかをチェックし、プログラムモードであ
れば受信が完了したかどうかをチェックして、上位コン
ピュータ６からの受信の完了を待受ける。受信が完了す
ればステップ３０においてそのエラーの有無をチェック
し、エラーがなければステップ３１においてコマンドを
解析する。コマンドがライトコマンドであればルーチン
３３においてライト処理を行い、リードコマンドの場合
にはルーチン３４においてリード処理を行う。又受信エ
ラーがあればステップ３５においてエラーレスポンスを
作成し、ステップ３６において送信処理を行い、受信完
了フラグをリセットして（ステップ３７）、ステップ２
８に戻る。

【００１１】さてライト処理ルーチン３３を開始すると
、まず図５のステップ４１において前件部のＭＳＦの先
頭データかどうかをチェックする。先頭データであれば
プログラムデータ格納の先頭アドレスをセットし、プロ
グラム中フラグをセットする（ステップ４２，　４３）
　。先頭データでなければこれらの処理を行うことなく
、ステップ４４に進んでプログラムデータをプログラム
メモリ７に書込み、正常な書込みが行われたかどうかを
チェックする。 正常又は異常な終了の場合に夫々の終了コードを送信バ
ッファにセットし（ステップ４６，　４７）　、ステッ
プ４８に進んでルールデータまでの全て書込みを完了し
たかどうかをチェックする。ルールデータの書込みが完
了していなければ、ステップ４９に進んでプログラム格
納アドレスを更新して送信処理に戻り、書込みが完了し
ている場合にはステップ５０においてサム値データをサ
ム値エリアにストアし、プログラム中フラグをリセット
して処理を終える。こうすればデータ量の多い知識デー
タを上位コンピュータ６から順次ブロック単位で転送す
る場合にも、順次知識データをプログラムメモリ７に書
込んでいくことができる。

【００１２】こうしてプログラムモードにおいてプログ
ラムメモリ７に知識データが書込まれた後、動作モード
設定部４によって動作モードをランモードとする。そう
すればステップ２８より図６のステップ６１に進んで、
モードの変更を終えた直後かどうかをチェックする。モ
ード変更直後であれば、ステップ６２においてプログラ
ムメモリ７に保持されている知識データ、即ちメンバー
シップ関数とファジールールデータをファジー推論器８
に転送する。そしてステップ６３に進んでセンサからの
入力を読込む。センサ入力の読込みが完了すれば、ルー
チン６４に進んで読込まれたセンサ入力から特徴データ
の演算・生成を行う。そしてステップ６５に進み特徴デ
ータをファジー推論器８に転送する。そして推論起動処
理を行い（ステップ６６）　、ステップ６７に進んで推
論の完了を待受ける。ファジー推論が完了すればステッ
プ６７からステップ６８に進んで受信及びタイマ割込み
を許可し、ステップ６９において制御信号を出力インタ
ーフェース９より出力する。

【００１３】ここで信号処理部１２はライト処理ルーチ
ンのステップ４４〜５０において、上位コンピュータ６
から転送された知識データをプログラムメモリ７に書込
む知識データ書込手段１４の機能を達成している。又信
号処理部１２はステップ６３〜６５においてセンサから
の入力を読込んで特徴データを生成してファジー推論器
８に転送する特徴データ転送手段１５の機能を達成して
おり、ステップ４３，　５１においてデータの書込みの
間だけにプログラム中フラグをセットするように制御す
るフラグ制御手段１６の機能を達成している。又信号処
理部１２はステップ２２，　２３において動作開始後に
プログラム中フラグの状態によって知識データの書込み
の中断を判別する知識データ書込中断判別手段１７の機
能を達成している。

【００１４】

【発明の効果】以上詳細に説明したように本発明によれ
ば、上位のコンピュータからファジー推論装置に知識デ
ータを書込む際には書込開始時にプログラム中フラグを
立て、書込みが終了すればこのフラグをリセットするよ
うにしている。従って電源開始の直後にこのフラグの状
態に基づいて電源の遮断により知識データの書込みが中
断しているかどうかを判別することができる。従って誤
った知識データによってファジー推論が行われることが
なくなり、推論の信頼性を向上させることができること
ができるという効果が得られる。

【図面の簡単な説明】

【図１】本発明の一実施例によるファジー推論装置の構
成を示すブロック図である。

【図２】本実施例のメモリを示すメモリマップである。

【図３】本実施例の動作を示すフローチャート（その１
）である。

【図４】本実施例の動作を示すフローチャート（その２
）である。

【図５】本実施例の動作を示すフローチャート（その３
）である。

【図６】本実施例の動作を示すフローチャート（その４
）である。

【図７】従来のファジー推論装置の構成を示すブロック
図である。

【符号の説明】

２　　入力インターフェース ４　　動作モード設定部 ５　　通信インターフェース ７　　プログラムメモリ ８　　ファジー推論器 ８ａ　　メモリ ９　　出力インターフェース １１　　ファジー推論装置 １２　　信号処理部 １３　　内部メモリ １４　　知識データ書込手段 １５　　特徴データ転送手段 １６　　フラグ制御手段 １７　　知識データ書込中断判別手段

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　入力に応じたファジー推論を行い推論
   結果を出力するファジー推論装置であって、メンバーシ
   ップ関数及びファジールールを記憶する不揮発性のメモ
   リから成るプログラムメモリと、動作開始時に前記プロ
   グラムメモリのメンバーシップ関数及びファジールール
   が転送され、与えられた特徴データに基づいてファジー
   推論を行うファジー推論器と、入力信号を特徴データと
   して前記ファジー推論器に転送する特徴データ転送手段
   と、外部装置からメンバーシップ関数及びファジールー
   ルデータを受取り、前記プログラムメモリに書込む知識
   データ書込手段と、前記知識データ書込手段による知識
   データの書込開始時にプログラム中フラグを立てると共
   に書込終了後に該フラグをリセットするフラグ制御手段
   と、電源投入後に前記プログラム中フラグの状態に基づ
   いて知識データの書込中断を判別する知識データ書込中
   断判別手段と、を具備することを特徴とするファジー推
   論装置。