JPH04345069A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04345069A
JPH04345069A JP3117308A JP11730891A JPH04345069A JP H04345069 A JPH04345069 A JP H04345069A JP 3117308 A JP3117308 A JP 3117308A JP 11730891 A JP11730891 A JP 11730891A JP H04345069 A JPH04345069 A JP H04345069A
Authority
JP
Japan
Prior art keywords
internal stress
film
silicon nitride
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3117308A
Other languages
English (en)
Inventor
Nobuaki Watanabe
渡辺 宣朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3117308A priority Critical patent/JPH04345069A/ja
Publication of JPH04345069A publication Critical patent/JPH04345069A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、半導体装置を構成し
ている成分中の互いに接している構成成分各々の内部応
力差を緩和する構造を具えた半導体装置に関するもので
ある。
【0002】
【従来の技術】半導体装置は、種々の構成成分が積層さ
れて構成されている。例えば、半導体装置の一種である
薄膜トランジスタ(以下、「TFT」という。)のうち
のいわゆる逆スタガー型のTFTは、図1(A)に断面
図を以って示すように、基板11上にゲート電極13が
積層され、このゲート電極13形成済み基板上にゲート
絶縁膜15が形成され、このゲート絶縁膜15上に半導
体層17が積層され、該半導体層17上にソース電極1
9及びドレイン電極21が互いは電気的に分離されて積
層され、さらにこの試料全体を覆うようにパッシベーシ
ョン膜23が積層されて構成されている。また、いわゆ
るスタガー型のTFTは、図1(B)に断面図を以って
示すように、基板11上にソース電極19及びドレイン
電極21が互いは電気的に分離されて積層され、さらに
これら電極形成済みの基板上に半導体層17が積層され
、この半導体層17上にゲート絶縁膜15が積層され、
該ゲート絶縁膜15上にゲート電極13が積層され、さ
らにこの試料全体を覆うようにパッシベーション膜23
が積層されて構成されている。
【0003】スタガー型、逆スタガー型いずれの場合も
、半導体層17とソース電極19、ドレイン電極21と
の間のオーミック接触性を確保するために、半導体層1
7とこれら電極19,21との間に不純物ドープにより
抵抗を下げた半導体薄膜いわゆるコンタクト層(図示せ
ず)が設けられる場合もある。
【0004】これらTFTにおいては、半導体層17は
、アモルファスシリコン(以下、「a−Si」と称する
。)で構成されることが多い。a−Siが大面積な基板
上への成膜が容易であり大型液晶ディスプレイパネルな
どの実現を可能とするからである。また、ゲート絶縁膜
13、パッシベーション膜23各々は、シリコン窒化膜
で構成されることが多い。
【0005】ところで、半導体装置中の各構成成分(T
FTの例であればa−Si膜、シリコン窒化膜など)で
は、大かれ少なかれ内部応力が必ず存在する。内部応力
は、引張応力と圧縮応力とに分類できる。引張応力、圧
縮応力の説明は例えば(文献I:「薄膜ハンドブック」
,オーム社発行(昭和58年),p.333)に記載さ
れている。図2(A)の状態が生じる場合、薄膜31の
内部応力は引張応力であるといい、図2(B)の状態が
生じる場合、薄膜31の内部応力は圧縮応力であるとい
う。
【0006】内部応力は、構成成分を構成する物質の種
類、構成成分の形成条件によって変わる。条件によって
は引張応力から圧縮応力にわたって変化する場合もある
(例えば文献Iのp.343「スパッタリング薄膜の内
部応力のアルゴンガス圧依存性」)。
【0007】
【発明が解決しようとする課題】しかしながら、各種の
構成成分が積層されて構成される半導体装置では、半導
体装置中のある構成成分の内部応力とこの構成成分と接
する他の構成成分の内部応力との違いが大きいと両者の
間に残留応力が生じこれが原因で半導体装置の特性劣化
を来たす場合がある。
【0008】例えば上述のスタガー型のTFTでは、a
−Siから成る活性層13の内部応力とこの活性層13
上に形成されるシリコン窒化膜から成るゲート絶縁膜1
9の内部応力との違いより生じる残留応力が、TFTの
特性を悪化させる一因となると考えられる。また、逆ス
タガー型のTFTでは、a−Si層及びゲート絶縁膜で
生じる残留応力のみならず、活性層13の内部応力とこ
の上側に形成されるパッシベーション膜23の内部応力
との違いにより生じる残留応力によっても、このTFT
の特性が悪化すると考えられる。
【0009】これを解決するためには半導体装置のある
構成成分とこれに接する他の構成成分各々の内部応力を
一致させれば良いと考えられる。しかし、両構成成分の
内部応力を単に一致させるのみでは、半導体装置の特性
は必ずしも良好とはならない。半導体装置中の各構成成
分を内部応力を優先させて形成すると、各構成成分の例
えば組成比、スピン密度、光学的バンドギャップ、絶縁
破壊限界電界などの特性が逆に損なわれることが多くこ
れが原因で半導体装置の特性を悪化させることになるか
らである。
【0010】この発明はこのような点に鑑みなされたも
のであり、従ってこの発明の目的は半導体装置中のある
構成成分の内部応力と、これに接する他の構成成分の内
部応力との違いに起因する半導体装置の特性劣化を防止
できかつこれら構成成分自体の特性を確保できる構造を
有した半導体装置を提供することにある。
【0011】
【課題を解決するための手段】この目的の達成を図るた
め、この発明によれば、第一の材料から成る層と、該第
一の材料から成る層に接する薄膜とを具える半導体装置
において、薄膜の内部応力が、該薄膜の前述の第一の材
料から成る層との界面近傍部分で前述の第一の材料から
成る層の内部応力と実質的に同じとなっており、前述の
界面近傍部分から離間するに従い連続的に変化し最終的
に当該薄膜に要求される特性を満たす一定の内部応力と
なっていることを特徴とする。
【0012】なお、この発明でいう第一の材料から成る
層とは半導体層、絶縁層などの層であることは勿論のこ
と半導体基板や絶縁性基板の概念も含む。また、第一の
材料から成る層に接する薄膜は、第一の材料とは異なる
他の材料で構成される薄膜の場合、第一の材料と同じ材
料で構成される薄膜の場合の両者を含む。また、薄膜の
第一の材料から成る層との界面近傍部分とは、この薄膜
の前記界面から所定の厚さまでの部分をいうものとする
。この所定の厚さは、第一の材料から成る層の内部応力
とこの層に接する薄膜の内部応力との差の大小、半導体
装置に要求される特性などを考慮し設定するのが良い。 また、この発明でいう連続的とは内部応力が段階的に変
化している場合も含む。さらに、当該薄膜に要求される
特性を満たす一定の内部応力とは、薄膜に要求される例
えば組成比、スピン密度、光学的バンドギャップ、この
薄膜が絶縁膜であれば絶縁破壊電界などが所望の値とな
るように薄膜を形成した際にその薄膜が持つ内部応力を
いう。
【0013】また、この発明の実施に当たり、前述の薄
膜はこれ自体の内部応力を例えば成膜条件を変えること
によって変えることができるものである必要がある。こ
のような薄膜は種々のものを挙げることが出来る。例え
ば、スパッタ時にアルゴンガスの圧力を変えることによ
り内部応力が変わる薄膜(文献I,p343)は対象と
出来る。また、シリコン窒化膜は、プラズマCVD法で
形成する際に原料ガスにH2 またはN2 を添加しそ
の添加量を変えることにより内部応力が変わることが知
られているので、これも対象とできる。
【0014】
【作用】この発明の構成によれば、第一の材料から成る
層に接する薄膜の、前記層との界面近傍部分の内部応力
が第一の材料から成る層の内部応力と実質的に同じとな
っているので、第一の材料から成る層とこれに接する薄
膜との間に残留応力が従来より生じにくい。また、当該
薄膜の内部応力は前記界面近傍部分から遠ざかるに従い
連続的に変化している。このため、第一の材料から成る
層とこれに接する薄膜との間に別途に内部応力緩和のた
めのバッファ層を入れる場合に比べ第一の材料から成る
層とこれに接する層との整合性及び残留応力の緩和性の
向上が期待出来る。また、当該薄膜の内部応力は前記界
面から遠ざかるに従い連続的に変化し最終的に当該薄膜
に所望の特性を与える内部応力とされているので、当該
薄膜の本来の特性が確保される。
【0015】
【実施例】以下、図面を参照してこの発明の半導体装置
の実施例について説明する。なお、以下の説明で用いる
各図はこの発明を理解出来る程度に各構成成分の寸法、
形状、配置関係を概略的に示してある。また、以下の実
施例はこの発明を図1(A)に示した逆スタガー型のア
モルファスシリコン薄膜トランジスタに適用した例であ
る。
【0016】はじめに、基板11として例えばガラス基
板その他の透光性を有する絶縁性基板を用意する。この
基板11全面上に例えばスパッタリング法を用いて例え
ばタンタル(Ta)を膜厚が100〜200nm程度に
形成する。次に、このタンタルを公知のフォトリソグラ
フィ技術及びエッチング技術によってゲート電極形状に
パターニングしてゲート電極13を形成する。
【0017】次に、プラズマCVD法によりこの試料上
にシリコン窒化膜(SiNX 膜)から成るゲート絶縁
膜15を200〜300nm程度の膜厚に以下に説明す
るような方法で形成する。なお、原料ガスとして、この
実施例ではシラン(SiH4 )とアンモニア(NH3
 )とを用いる。
【0018】ここで、シリコン窒化膜をプラズマCVD
法で形成する際、シリコン窒化膜の内部応力は、その成
膜条件によって、プラスマイナス1×1010dyne
/cm2 程度の範囲で、すなわちこの範囲で引張応力
或は圧縮応力に、変化することが知られている。シリコ
ン窒化膜の内部応力を制御しながらシリコン窒化膜を形
成する方法の具体例として、シリコン窒化膜形成時に用
いる原料ガス中に水素(H2 )又は窒素(N2 )を
添加する方法が知られている。
【0019】図3(A)は、原料ガス中に添加する水素
ガス流量と、その条件で形成されるシリコン窒化膜での
内部応力との関係を示した図である。また、図3(B)
は、原料ガス中に添加する水素ガス流量と、その条件で
形成されるシリコン窒化膜での内部応力との関係を示し
た図である。両図のデータはいずれも基板温度を300
℃、SiH4 及びNH3 の流量比SiH4 /NH
3 を0.05、高周波電力を400Wとした条件で得
たものである。両図から明らかなように、水素または窒
素ガスの添加量が増加するに従いシリコン窒化膜の内部
応力は引張応力側から圧縮応力側へと変化する。
【0020】一方、シリコン窒化膜15上に形成される
a−Si層17は109 dyne/cm2 程度の圧
縮応力を有する。
【0021】したがって、シリコン窒化膜15とa−S
i層17との間の残留応力を低減させるためには、シリ
コン窒化膜15の内部応力がa−Si層17の内部応力
に実質的に同じになるように(109 dyne/cm
2 程度の圧縮応力となるように)シリコン窒化膜の成
膜条件を制御すれば良いと考えられる。しかし、ゲート
絶縁膜15の内部応力がa−Si層17のそれと一致す
るようにシリコン窒化膜を形成したとしても、TFTの
特性は必ずしも向上するわけではない。既に説明したよ
うに、シリコン窒化膜の成膜に当たり内部応力のみ留意
して成膜条件を設定すると、シリコン窒化膜の組成比、
スピン密度、絶縁破壊電界、光学的バンドギャップなど
シリコン窒化膜の他の特性の劣化を伴うからである。
【0022】そこで、この実施例では、シリコン窒化膜
15を、そのa−Si層17との界面近傍部分での内部
応力がa−Si層17の内部応力と実質的に同じであり
、この界面近傍部分から離間するに従いその内部応力が
連続的に変化し最終的に組成比、スピン密度、絶縁破壊
電界、光学的バンドギャップなどの内部応力以外の特性
が最適化された薄膜で得られる内部応力とされている薄
膜で、構成する。そして、組成比、スピン密度、絶縁破
壊電界、光学的バンドギャップなどの内部応力以外の特
性を満足するシリコン窒化膜が所定の引張応力を示すも
のであると考えると、このシリコン窒化膜15は、基板
11側の部分で所定の引張り応力を示し、その後徐々に
圧縮応力となりa−Si層17との界面近傍部分で10
9 dyne/cm2 程度の圧縮応力を示すものが良
いと考えられる。
【0023】このために、この実施例では、ゲート絶縁
膜用シリコン窒化膜を形成する際に、基板温度を300
℃、SiH4 及びNH3 の流量比(SiH4 /N
H3 )を0.05、高周波電力を400W、成膜室内
の圧力を80Paとし、成膜時間を10分とした条件で
、成膜開始から5分経過するまでの間では原料ガス中に
水素又は窒素は添加せず、成膜開始から5分経過した後
から10分経過するまでの間は、水素の添加料を40S
CCM/分の割合で200SCCMとなるまで増加させ
た。図4(A)は、ゲート絶縁膜用シリコン窒化膜形成
時の水素添加量プロファイルを示した図である。縦軸に
水素添加量をとり、横軸に成膜開始からの経過時間をと
って示してある。
【0024】図4(A)の水素添加量プロファイルを図
3(A)の内部応力の水素添加量依存性特性図に照らし
て考えれば、ここで形成されたシリコン窒化膜15は、
その成膜開始から5分経過する間に形成された部分が−
109 dyne/cm2 程度の引張応力を有し、そ
の後2分間で形成された部分では徐々に内部応力が減じ
ており、その後3分間で形成された部分が圧縮応力を有
し最終的に109 dyne/cm2 程度の圧縮応力
を有するシリコン窒化膜15となっていると考えること
が出来る。
【0025】次に、このように形成したゲート絶縁膜と
してのシリコン窒化膜15を有する基板11全面上に、
a−Si層を20〜200nmの膜厚に公知の好適な方
法で形成する。このa−Si層の内部応力は既に説明し
たように109 dyne/cm2 程度であるので、
シリコン窒化膜15のa−Si層との界面近傍の内部応
力と、a−Si層の内部応力とは実質的に一致する。
【0026】次に、TFTアレイを構成するために、こ
のa−Si層を基板の各TFT形成予定領域上のみにそ
れぞれ残存させる。具体的には、a−Si層の該当領域
部分上のみにレジスト膜を残存させレジスト膜から露出
しているa−Si部分をエッチングにより除去する。こ
れにより半導体層17を得る。
【0027】次に、この試料上全面に例えばアルミニウ
ム(Al)膜を真空蒸着法、スパッタ法等を用い例えば
500〜1000nmの膜厚に形成する。次に、このア
ルミニウム膜を公知のフォトリソグラフィ技術及びエッ
チング技術によりソース電極、ドレイン電極形状にパタ
ーニングして、ソース電極19及びドレイン電極21を
それぞれ得る。
【0028】次に、この試料上に膜厚100〜500n
mのシリコン窒化膜から成るパッシベーション膜23を
形成する。このパッシベーション膜23は、ゲート絶縁
膜15を形成した場合の考えと同じ考えにたって、a−
Si層との界面近傍で内部応力がa−Si層のそれと実
質的に同じ(同程度の圧縮応力)でこの界面近傍部分か
ら離間するに従い内部応力が連続的に変化し最終的に引
張応力となっているシリコン窒化膜で構成する。ただし
、この場合はa−Si層15上にシリコン窒化膜が設け
られるのでゲート絶縁膜を形成した場合とは逆の考えで
成膜条件を設定する。具体的には、基板温度を200℃
、SiH4 及びNH3 の流量比(SiH4 /NH
3 )を0.05、高周波電力を400W、成膜室内の
圧力を80Paとし、成膜時間を15分とした条件で、
成膜開始から8分経過するまでの間では原料ガス中に水
素を、成膜開始時には300SCCMの流量でその後3
00/8分の割合で水素流量が減じるように供給し、成
膜開始から8分経過した後から15分経過するまでの間
は、水素を供給しない。図4(B)パッシベーション膜
23用シリコン窒化膜形成時の水素添加量プロファイル
を示した図である。縦軸に水素添加量をとり、横軸に成
膜開始からの経過時間をとって示してある。
【0029】図4(B)の水素添加量プロファイルを図
3(A)の内部応力の水素添加量依存性特性図に照らし
て考えれば、ここで形成されたシリコン窒化膜23は、
a−Si層17と接する部分でa−Si層と同程度の1
09 dyne/cm2 程度の圧縮応力を有し、成膜
開始から7分経過するまで(図5でH2 流量が50s
ccm程度になるところ)の間に形成された部分では圧
縮応力の値が徐々に減じており、その後形成された部分
では内部応力が引張り応力に転じ成膜H2 添加を止め
た時点(成膜開始から8分経過時)から後に形成された
部分で−109 dyne/cm2 の引張応力を有す
るシリコン窒化膜となっていると考えることが出来る。
【0030】この実施例のa−SiTFTでは、a−S
i層の内部応力と、このa−Si層上下の各シリコン窒
化膜の内部応力との間の残留応力の低減が図れ然もa−
Si層及びシリコン窒化膜各々の特性は確保できるので
、a−SiTFTの特性向上が期待出来る。
【0031】上述においては、この発明の半導体装置の
実施例について説明したが、この発明は上述の実施例に
限られるものではない。
【0032】例えば、上述の実施例では、逆スタガー型
a−SiTFTのゲート絶縁膜15及びパッシベーショ
ン膜23それぞれに対しこの発明を適用していたが、い
ずれか一方の膜のみにこの発明を適用しても良い。この
ような場合も従来に比べ半導体装置の特性向上が図れる
。
【0033】また、この発明は図1(B)に示したスタ
ガー型のa−SiTFTのゲート絶縁膜15に対しても
適用できる。
【0034】また、この発明はa−Si層とシリコン窒
化膜との関係においてのみ成立するというものではなく
他の材料の組合わせの場合も適用できる。さらに、同一
材料から成る2つの薄膜を積層する場合で両者の内部応
力を違えた構成の半導体装置にも適用することが出来る
。
【0035】
【発明の効果】上述した説明からも明らかなように、こ
の発明の半導体装置では、これに備わるある構成成分の
内部応力とこの構成成分と接する他の構成成分の内部応
力との差による残留応力の影響が従来より少なくなるこ
とが期待出来る。さらに、各構成成分本来の特性を確保
することが出来る。このため、例えば、従来より特性に
優れたa−SiTFTを得ることが期待できる。
【図面の簡単な説明】
【図1】(A)及び(B)は、薄膜トランジスタの説明
に供する図である。
【図2】(A)及び(B)は、内部応力の説明に供する
図である。
【図3】(A)及び(B)は、シリコン窒化膜の内部応
力の、成膜条件依存性を示す図である。
【図4】(A)及び(B)は、実施例での成膜条件の説
明に供する図である。
【符号の説明】
11:基板 13:ゲート電極 15:ゲート絶縁膜(シリコン窒化膜)17:半導体層
(a−Si層) 19:ソース電極 21:ドレイン電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  第一の材料から成る層と、該第一の材
    料から成る層に接する薄膜とを具える半導体装置におい
    て、薄膜の内部応力が、該薄膜の前記第一の材料から成
    る層との界面近傍部分で前記第一の材料から成る層の内
    部応力と実質的に同じとなっており、前記界面近傍部分
    から離間するに従い連続的に変化し最終的に当該薄膜に
    要求される特性を満たす一定の内部応力となっているこ
    とを特徴とする半導体装置。
  2. 【請求項2】  請求項1に記載の半導体装置において
    、該半導体装置を薄膜トランジスタとし、第一の材料か
    ら成る前記層をアモルファスシリコンから成る活性層と
    し、前記薄膜をシリコン窒化膜から成るゲート絶縁膜及
    びシリコン窒化膜から成るパッシベーション膜の双方又
    は一方としたことを特徴とする半導体装置。
JP3117308A 1991-05-22 1991-05-22 半導体装置 Withdrawn JPH04345069A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3117308A JPH04345069A (ja) 1991-05-22 1991-05-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3117308A JPH04345069A (ja) 1991-05-22 1991-05-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH04345069A true JPH04345069A (ja) 1992-12-01

Family

ID=14708536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3117308A Withdrawn JPH04345069A (ja) 1991-05-22 1991-05-22 半導体装置

Country Status (1)

Country Link
JP (1) JPH04345069A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0689085A3 (en) * 1994-06-20 1997-01-08 Canon Kk Display device and method for its manufacture
JP2007134712A (ja) * 2005-11-07 2007-05-31 Samsung Electronics Co Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0689085A3 (en) * 1994-06-20 1997-01-08 Canon Kk Display device and method for its manufacture
US5815223A (en) * 1994-06-20 1998-09-29 Canon Kabushiki Kaisha Display device having a silicon substrate, a locos film formed on the substrate, a tensile stress film formed on the locos film, and TFTs formed on the tensile stress film
JP2007134712A (ja) * 2005-11-07 2007-05-31 Samsung Electronics Co Ltd 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
US8269908B2 (en) Thin-film transistor, method of manufacturing the same, and display device
US7754294B2 (en) Method of improving the uniformity of PECVD-deposited thin films
US6395652B2 (en) Method of manufacturing thin film transistor
US6525341B1 (en) Thin film transistor, liquid crystal display device and method of fabricating the thin film transistor
US7196383B2 (en) Thin film oxide interface
US5627089A (en) Method for fabricating a thin film transistor using APCVD
US6689646B1 (en) Plasma method for fabricating oxide thin films
JP3054862B2 (ja) ダイヤモンド状炭素膜を含むゲート絶縁膜とこれを用いた薄膜トランジスタ及びゲート絶縁膜の形成方法並びにこれらの製造方法
US6869834B2 (en) Method of forming a low temperature polysilicon thin film transistor
JPH07162001A (ja) 薄膜トランジスタおよびその製造方法
JPH0818063A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
JP2631476B2 (ja) 薄膜トランジスタの製造方法
JPH04221854A (ja) 薄膜半導体装置
JP2000349292A (ja) 薄膜トランジスタ
KR100272579B1 (ko) 박막트랜지스터 제조방법
KR100425206B1 (ko) 박막트랜지스터 및 그 제조방법
JPH04214673A (ja) 薄膜トランジスタ及びその製造方法
US20090146264A1 (en) Thin film transistor on soda lime glass with barrier layer
JP3193813B2 (ja) 薄膜トランジスタ及びその製造方法
JPH07111979B2 (ja) 電界効果トランジスタの製造方法
JPH06177382A (ja) 薄膜トランジスタとそれを用いた液晶ディスプレイパネル
JPH0653505A (ja) 逆スタッガ型薄膜トランジスタ及びその製造方法
KR20070056285A (ko) 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법
JPH01106470A (ja) 薄膜トランジタ
JPS6367780A (ja) 薄膜トランジスタおよびその製造法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980806