JPH04345779A - 電気接続要素の製造方法 - Google Patents
電気接続要素の製造方法Info
- Publication number
- JPH04345779A JPH04345779A JP4030707A JP3070792A JPH04345779A JP H04345779 A JPH04345779 A JP H04345779A JP 4030707 A JP4030707 A JP 4030707A JP 3070792 A JP3070792 A JP 3070792A JP H04345779 A JPH04345779 A JP H04345779A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- island
- conductive
- forming
- electrical connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/04—Manufacture or treatment of leadframes
- H10W70/047—Attaching leadframes to insulating supports, e.g. for tape automated bonding [TAB]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7438—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Electrical Connectors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、一般的にはデカル（ｄ
ｅｃａｌ）の新しい製造方法に関し、特に、有機絶縁物
質で充填された、導電性を有するデカルに関する。以後
、この明細書では導電デカルと呼ぶ。本発明は、有機絶
縁物質で充填したこれらの導電デカルを製造するために
使用される種々の方法および工程を開示する。
ｅｃａｌ）の新しい製造方法に関し、特に、有機絶縁物
質で充填された、導電性を有するデカルに関する。以後
、この明細書では導電デカルと呼ぶ。本発明は、有機絶
縁物質で充填したこれらの導電デカルを製造するために
使用される種々の方法および工程を開示する。
【０００２】
【従来の技術】市場では、密度が増大する回路をパッケ
ージ化することへの要求が募っている。これらの要求を
満足させるために、デバイス技術のレベルに近い製造方
法を用いた新しいパッケージ化の概念が発展してきた。
ージ化することへの要求が募っている。これらの要求を
満足させるために、デバイス技術のレベルに近い製造方
法を用いた新しいパッケージ化の概念が発展してきた。
【０００３】この必要に向けて、いくつかの新しいパッ
ケージ化方法が開発されてきたが、その１つがデカルの
使用である。
ケージ化方法が開発されてきたが、その１つがデカルの
使用である。
【０００４】デカル技術は最初、２つの目的に使用でき
る接着剤の利用に依存していた。１）全工程を通じて、
金属箔と完成イメージをキャリアに接着するという目的
と、２）基板への移設の際のポリマと箔の完全な剥離と
いう目的である。
る接着剤の利用に依存していた。１）全工程を通じて、
金属箔と完成イメージをキャリアに接着するという目的
と、２）基板への移設の際のポリマと箔の完全な剥離と
いう目的である。
【０００５】初期のデカルは３つの部分からなる積層板
から製造された。プロセス積層板は、接着剤でポリマ・
キャリアに接着された薄い金属または合金の箔の形をと
る金属層から構成されていた。接着剤は、移設の際にキ
ャリアから分離することができる剥離物質でもあった。 導体剥離の信頼性は、ポリマ層の表面エネルギーが、デ
カルが移設される導体または基板よりずっと少ないこと
により保証される。例えば米国特許第４，８７９，１５
６号明細書を参照されたい。これらの初期のソリッドな
導体はフォトリソグラフィやエッチング工程から形成さ
れた。
から製造された。プロセス積層板は、接着剤でポリマ・
キャリアに接着された薄い金属または合金の箔の形をと
る金属層から構成されていた。接着剤は、移設の際にキ
ャリアから分離することができる剥離物質でもあった。 導体剥離の信頼性は、ポリマ層の表面エネルギーが、デ
カルが移設される導体または基板よりずっと少ないこと
により保証される。例えば米国特許第４，８７９，１５
６号明細書を参照されたい。これらの初期のソリッドな
導体はフォトリソグラフィやエッチング工程から形成さ
れた。
【０００６】初期の研究によって、このようなデカル・
システムが適切な形状配置を高信頼に達成するには限界
があることをすぐに示された。イメージの移動は、ガラ
ス・アートワークに比べて顕著であり、プロセス流体の
吸収および脱離から生じることが分かった。フィルム・
キャリアは、プロセス環境にさらしたときの吸収等温線
上の位置に応じて、ある場合には拡張、ある場合には収
縮した。
システムが適切な形状配置を高信頼に達成するには限界
があることをすぐに示された。イメージの移動は、ガラ
ス・アートワークに比べて顕著であり、プロセス流体の
吸収および脱離から生じることが分かった。フィルム・
キャリアは、プロセス環境にさらしたときの吸収等温線
上の位置に応じて、ある場合には拡張、ある場合には収
縮した。
【０００７】研究は、キャリアとしての有機ポリマの限
界を認識したので、プロセスを通じて寸法の完全性が維
持できキャリアとして使用することができる物質の識別
に集中した。
界を認識したので、プロセスを通じて寸法の完全性が維
持できキャリアとして使用することができる物質の識別
に集中した。
【０００８】不安定なポリマの代わりに選ばれた物質は
金属箔であり、金属箔はプロセス温度が上昇してもプロ
セス流体の吸収または変形を受けにくい。
金属箔であり、金属箔はプロセス温度が上昇してもプロ
セス流体の吸収または変形を受けにくい。
【０００９】積層構造においてこのような金属箔を用い
ると、金属箔キャリアからの金属剥離が一様に行えない
ことがすぐに分かる。これは、両金属表面、すなわち金
属層と金属箔キャリアに剥離接着剤が一様に接着してい
る結果であった。
ると、金属箔キャリアからの金属剥離が一様に行えない
ことがすぐに分かる。これは、両金属表面、すなわち金
属層と金属箔キャリアに剥離接着剤が一様に接着してい
る結果であった。
【００１０】この欠点を克服するために、金属キャリア
の表面エネルギーを、デカル金属およびデカルを受ける
基板の表面エネルギーよりずっと小さいレベルまで減少
させた。金属キャリアからの導体金属の信頼できる剥離
は、これにより与えられる。所望の接着特性は、キャリ
ア箔の表面をポリイミドのような物質で被覆することに
より得られ、これにより元のシステムの剥離特性を回復
する。２層剥離物質を有する金属キャリアは、元の物質
と同じくらい、導体移設に関して良好に作用し、形状配
置精度の改良された能力を与えることが分かった。
の表面エネルギーを、デカル金属およびデカルを受ける
基板の表面エネルギーよりずっと小さいレベルまで減少
させた。金属キャリアからの導体金属の信頼できる剥離
は、これにより与えられる。所望の接着特性は、キャリ
ア箔の表面をポリイミドのような物質で被覆することに
より得られ、これにより元のシステムの剥離特性を回復
する。２層剥離物質を有する金属キャリアは、元の物質
と同じくらい、導体移設に関して良好に作用し、形状配
置精度の改良された能力を与えることが分かった。
【００１１】付加工程の利用は、金属キャリア上に直接
導体を形成する別の方法を与える。フォトリソグラフィ
工程と共にメッキまたはリフトオフ工程を用いると、付
加的に導体形成が可能になる。この技術は、付加工程の
固有の優れたイメージ形成能力により、パッケージ密度
の増大を達成する手段を提供する。
導体を形成する別の方法を与える。フォトリソグラフィ
工程と共にメッキまたはリフトオフ工程を用いると、付
加的に導体形成が可能になる。この技術は、付加工程の
固有の優れたイメージ形成能力により、パッケージ密度
の増大を達成する手段を提供する。
【００１２】単純なデカル構造が開発されて、剥離物質
を使用せずに、金属キャリアから導体の直接剥離ができ
るようになった。この技術は、付加工程によっても除去
工程によっても導体形成に適用でき、広範囲の金属およ
び合金が導体として利用できるようにした。このことは
米国特許第４，８７９，１５６号明細書に説明されてい
る。
を使用せずに、金属キャリアから導体の直接剥離ができ
るようになった。この技術は、付加工程によっても除去
工程によっても導体形成に適用でき、広範囲の金属およ
び合金が導体として利用できるようにした。このことは
米国特許第４，８７９，１５６号明細書に説明されてい
る。
【００１３】他のパッケージ方法は、凹版印刷プロセス
である。イメージは版面より下に圧着され、デザインの
印刷はレリーフのイメージを形成する。これは米国特許
第４，８７９，１５６号明細書に開示されている。この
技術は、導体パターンを金属キャリアの表面までエッチ
ングし、その深さが、導体を形成するために必要な金属
の堆積が続いて行われる完成した金属の必要な厚さに等
しくなるようにして、パッケージ化プロセスに利用する
ことができる。この技術によって、キャリアに凹版され
たイメージによって定められる形状に導体を形成できる
。
である。イメージは版面より下に圧着され、デザインの
印刷はレリーフのイメージを形成する。これは米国特許
第４，８７９，１５６号明細書に開示されている。この
技術は、導体パターンを金属キャリアの表面までエッチ
ングし、その深さが、導体を形成するために必要な金属
の堆積が続いて行われる完成した金属の必要な厚さに等
しくなるようにして、パッケージ化プロセスに利用する
ことができる。この技術によって、キャリアに凹版され
たイメージによって定められる形状に導体を形成できる
。
【００１４】パッケージ相互接続に使用される他のいく
つかの技術がある。例えば、米国特許第３，５４１，２
２２号明細書には、ボードまたはモジュールの隣接表面
を相互接続するためのコネクタ・スクリーンが開示され
ている。コネクタ・スクリーンは非導電物質のウェブに
よって分離された導電コネクタ要素を有している。
つかの技術がある。例えば、米国特許第３，５４１，２
２２号明細書には、ボードまたはモジュールの隣接表面
を相互接続するためのコネクタ・スクリーンが開示され
ている。コネクタ・スクリーンは非導電物質のウェブに
よって分離された導電コネクタ要素を有している。
【００１５】回路基板検査装置のためのコネクタ・アセ
ンブリは、米国特許第４，７０７，６５７号明細書に開
示されている。導電物質の回路トラックを有する電気絶
縁物質は、反対側の表面に配置される。検査点は互いに
絶縁されている。
ンブリは、米国特許第４，７０７，６５７号明細書に開
示されている。導電物質の回路トラックを有する電気絶
縁物質は、反対側の表面に配置される。検査点は互いに
絶縁されている。
【００１６】ソリッドな金属導体を有する多層セラミッ
ク（ＭＬＣ）基板を形成するプロセスは、米国特許第４
，７５３，６９４号明細書に開示されている。ＭＬＣ基
板は、ソリッドで非多孔性の導体パターンを、剥離層を
有する支持シートに形成し、さらにそのパターンをセラ
ミック・グリーンシートに移設することを含む。
ク（ＭＬＣ）基板を形成するプロセスは、米国特許第４
，７５３，６９４号明細書に開示されている。ＭＬＣ基
板は、ソリッドで非多孔性の導体パターンを、剥離層を
有する支持シートに形成し、さらにそのパターンをセラ
ミック・グリーンシートに移設することを含む。
【００１７】米国特許第４，９２６，５４９号明細書は
、電気接続要素を形成する方法を開示している。キャリ
アが第１の導電要素上に形成され、キャリア部分にホー
ルがエッチングされ、第１の導電要素を露出し、その中
に凹部が設けられる。凹部は対応するホールの直径より
大きな直径を有する。キャリア中に形成された個々のホ
ールは、第２の導電物質で充填され、続いて、第１の導
電要素がキャリアから除去され、これにより、キャリア
の上下表面から突出している複数の導電物質をキャリア
が持ったままにする。複数の導電突出物を有するキャリ
アは、半導体デバイスを回路基板に接続するのに用いる
ことができる。
、電気接続要素を形成する方法を開示している。キャリ
アが第１の導電要素上に形成され、キャリア部分にホー
ルがエッチングされ、第１の導電要素を露出し、その中
に凹部が設けられる。凹部は対応するホールの直径より
大きな直径を有する。キャリア中に形成された個々のホ
ールは、第２の導電物質で充填され、続いて、第１の導
電要素がキャリアから除去され、これにより、キャリア
の上下表面から突出している複数の導電物質をキャリア
が持ったままにする。複数の導電突出物を有するキャリ
アは、半導体デバイスを回路基板に接続するのに用いる
ことができる。
【００１８】ＩＢＭ Ｔｅｃｈｎｉｃａｌ Ｄｉｓ
ｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ，Ｖｏｌ．２７，
Ｎｏ．３， ｐｐ．１４０４−１４０５（Ａｕｇ
ｕｓｔ １９８４）は、薄膜導体パターンを多層セラ
ミック基板に移設するプロセスを開示している。導体パ
ターンはキャリア上に形成される。導体パターンは、絶
縁体によって完全に囲まれ、絶縁体にはホールが設けら
れて、導電パターンの上面を露出する。ホールはさらに
、導電物質で充填され、このアセンブリを多層基板に固
定した後、キャリアは除去される。
ｃｌｏｓｕｒｅ Ｂｕｌｌｅｔｉｎ，Ｖｏｌ．２７，
Ｎｏ．３， ｐｐ．１４０４−１４０５（Ａｕｇ
ｕｓｔ １９８４）は、薄膜導体パターンを多層セラ
ミック基板に移設するプロセスを開示している。導体パ
ターンはキャリア上に形成される。導体パターンは、絶
縁体によって完全に囲まれ、絶縁体にはホールが設けら
れて、導電パターンの上面を露出する。ホールはさらに
、導電物質で充填され、このアセンブリを多層基板に固
定した後、キャリアは除去される。
【００１９】初期の研究において発生した問題の１つは
、銅バイアのようなバイアと、セラミック側壁のような
絶縁体側壁との接合点にギャップを形成することである
。この種のギャップは、特に焼結の後工程中に、流体の
浸透および捕獲を許容する。この問題への対策として、
ギャップをポリイミドで埋め戻しする。このプロセスに
は固有の欠点があり、すなわちポリイミドと銅バイアと
の間が良好に接着されなかったり、基板の内部を浸透し
たポリイミドを完全にキュアするのが困難だったりする
。これらの固有の欠点は、次に基板上面に堆積する薄膜
再配分構造に欠陥を生じる。
、銅バイアのようなバイアと、セラミック側壁のような
絶縁体側壁との接合点にギャップを形成することである
。この種のギャップは、特に焼結の後工程中に、流体の
浸透および捕獲を許容する。この問題への対策として、
ギャップをポリイミドで埋め戻しする。このプロセスに
は固有の欠点があり、すなわちポリイミドと銅バイアと
の間が良好に接着されなかったり、基板の内部を浸透し
たポリイミドを完全にキュアするのが困難だったりする
。これらの固有の欠点は、次に基板上面に堆積する薄膜
再配分構造に欠陥を生じる。
【００２０】上面メタライゼーション形状寸法は、現在
の処理技術では制限がある。さらに、次の処理で浸透問
題を生じるバイア・ギャップは、形成され続ける。
の処理技術では制限がある。さらに、次の処理で浸透問
題を生じるバイア・ギャップは、形成され続ける。
【００２１】本発明は、バイア・レジストレーションの
ためのバイア・スタッドを有するＴＦＲ（薄膜再配分）
デカル構造を与える。この構造は、ＭＬＣ基板に積層さ
れ、次いで焼成されて“密封”（ｈｅｒｍｅｔｉｃｉｔ
ｙ）を行う。本発明のプロセスは、前の上面プロセスの
ように、基板にクラックを形成しない。細線メタライゼ
ーションも行われる。さらに、バイアに対する上面形状
の迅速な位置合せが達成される。
ためのバイア・スタッドを有するＴＦＲ（薄膜再配分）
デカル構造を与える。この構造は、ＭＬＣ基板に積層さ
れ、次いで焼成されて“密封”（ｈｅｒｍｅｔｉｃｉｔ
ｙ）を行う。本発明のプロセスは、前の上面プロセスの
ように、基板にクラックを形成しない。細線メタライゼ
ーションも行われる。さらに、バイアに対する上面形状
の迅速な位置合せが達成される。
【００２２】本発明において、セラミック基板上の薄膜
処理を排除する技術が開示され、これは新規なエッチン
グ技術とデカル構造を、焼結の前に行われ焼結サイクル
にも耐える薄膜再配分（ＴＦＲ：ｔｈｉｎ ｆｉｌｍ
ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ）の同等物を構成す
るために利用する。
処理を排除する技術が開示され、これは新規なエッチン
グ技術とデカル構造を、焼結の前に行われ焼結サイクル
にも耐える薄膜再配分（ＴＦＲ：ｔｈｉｎ ｆｉｌｍ
ｒｅｄｉｓｔｒｉｂｕｔｉｏｎ）の同等物を構成す
るために利用する。
【００２３】デカル構造は、再配分ラインと、ソリッド
な金属バイア・スタッドの上面におけるＣ４パッド（電
気相互接続部として作用する）と、ＥＣパッドからなる
。このプロセスにおいて、必要な焼結後処理だけが、Ｃ
４に対する一種のボール制限構造でＮｉメッキやＡｕメ
ッキを行っていた。
な金属バイア・スタッドの上面におけるＣ４パッド（電
気相互接続部として作用する）と、ＥＣパッドからなる
。このプロセスにおいて、必要な焼結後処理だけが、Ｃ
４に対する一種のボール制限構造でＮｉメッキやＡｕメ
ッキを行っていた。
【００２４】本発明は実行可能なパッケージ化手法とし
て、基板に移設可能なソリッドな導体を形成する努力に
集約される。
て、基板に移設可能なソリッドな導体を形成する努力に
集約される。
【００２５】本明細書は、ソリッドな移設可能な電気導
体の形成に関して、いくつかの固有の処理方法を開示し
ている。
体の形成に関して、いくつかの固有の処理方法を開示し
ている。
【００２６】
【発明が解決しようとする課題】本発明は、パッケージ
の構造的一体性、またはデバイス（１または複数）の機
能性を侵すことなく、導電デカルを製造する新規な方法
である。
の構造的一体性、またはデバイス（１または複数）の機
能性を侵すことなく、導電デカルを製造する新規な方法
である。
【００２７】本発明の目的は、改良された導電デカルを
製造することにある。
製造することにある。
【００２８】本発明の他の目的は、電気配線，バイア・
スタッド，スタッド接続部，Ｃ４パッド，ＥＣパッドそ
の他を有する、改良された導電デカルを製造することに
ある。
スタッド，スタッド接続部，Ｃ４パッド，ＥＣパッドそ
の他を有する、改良された導電デカルを製造することに
ある。
【００２９】本発明のさらに他の目的は、互いに積層お
よび結合できる複数の導電デカルを製造することにある
。
よび結合できる複数の導電デカルを製造することにある
。
【００３０】本発明の他の目的は、基板に固定すること
のできる導電デカルを製造することにある。
のできる導電デカルを製造することにある。
【００３１】本発明の他の目的は、導電デカルが基板ま
たはモジュールにしっかりと固定された後に、密封され
たパッケージを提供することにある。
たはモジュールにしっかりと固定された後に、密封され
たパッケージを提供することにある。
【００３２】本発明の他の目的は、電気的相互接続部を
有する絶縁層を与えることにある。
有する絶縁層を与えることにある。
【００３３】本発明の他の目的は、基板またはモジュー
ルに結合される前に検査することができる導電デカルを
提供することにある。
ルに結合される前に検査することができる導電デカルを
提供することにある。
【００３４】
【課題を解決するための手段】本発明の、電気接続要素
を製造する方法は、 ａ）少なくとも間に第３の導電物質を挟み、この第３の
導電物質と異なる物質よりなる、第１の導電物質と第２
の導電物質を有する導電基板を形成するステップと、ｂ
）前記第１の導電物質をパターニングおよびエッチング
し、前記第３の導電物質の少なくとも一部を露出し、前
記第１の導電物質の少なくとも１つの第１のアイランド
を形成するステップと、 ｃ）前記少なくとも１つの第１のアイランドに、支持部
材を固定するステップと、 ｄ）前記第２の導電物質をパターニングおよびエッチン
グし、前記第３の導電物質の少なくとも一部を露出し、
前記少なくとも１つの第１のアイランドの反対側にある
、前記第２の導電物質の少なくとも１つの第２のアイラ
ンドを形成するステップと、 ｅ）前記露出された第３の導電物質を除去するステップ
と、 ｆ）前記露出された第３の導電物質の除去によって形成
された領域に、有機絶縁物質を充填し、前記少なくとも
１つの第２のアイランドの少なくとも一部が前記有機絶
縁物質によって囲まれ、それによって前記電気接続要素
を形成するステップと、 ｇ）前記支持部材を除去し、それによって前記電気接続
要素を形成するステップと、を含むことを特徴とする。
を製造する方法は、 ａ）少なくとも間に第３の導電物質を挟み、この第３の
導電物質と異なる物質よりなる、第１の導電物質と第２
の導電物質を有する導電基板を形成するステップと、ｂ
）前記第１の導電物質をパターニングおよびエッチング
し、前記第３の導電物質の少なくとも一部を露出し、前
記第１の導電物質の少なくとも１つの第１のアイランド
を形成するステップと、 ｃ）前記少なくとも１つの第１のアイランドに、支持部
材を固定するステップと、 ｄ）前記第２の導電物質をパターニングおよびエッチン
グし、前記第３の導電物質の少なくとも一部を露出し、
前記少なくとも１つの第１のアイランドの反対側にある
、前記第２の導電物質の少なくとも１つの第２のアイラ
ンドを形成するステップと、 ｅ）前記露出された第３の導電物質を除去するステップ
と、 ｆ）前記露出された第３の導電物質の除去によって形成
された領域に、有機絶縁物質を充填し、前記少なくとも
１つの第２のアイランドの少なくとも一部が前記有機絶
縁物質によって囲まれ、それによって前記電気接続要素
を形成するステップと、 ｇ）前記支持部材を除去し、それによって前記電気接続
要素を形成するステップと、を含むことを特徴とする。
【００３５】本発明の、電気接続要素の製造方法は、ａ
）少なくとも間に第３の導電物質を挟み、この第３の導
電物質と異なる物質よりなる、第１の導電物質と第２の
導電物質を有する導電基板を形成するステップと、ｂ）
前記第１の導電物質をパターニングおよびエッチングし
、前記第３の導電物質の少なくとも一部を露出し、前記
第１の導電物質の少なくとも１つの第１のアイランドを
形成するステップと、 ｃ）前記少なくとも１つの第１のアイランドに、支持部
材を固定するステップと、 ｄ）前記第２の導電物質をパターニングおよびエッチン
グし、前記第３の導電物質の少なくとも一部を露出し、
前記少なくとも１つの第１のアイランドの反対側にある
、前記第２の導電物質の少なくとも１つの第２のアイラ
ンドを形成するステップと、 ｅ）前記少なくとも１つの第１のアイランドと前記少な
くとも１つの第２のアイランドによって被覆される第３
のアイランドを形成するために、前記露出した第３の導
電物質を除去するステップと、 ｆ）前記第１のアイランドおよび前記第２のアイランド
の少なくとも一部が前記有機絶縁物質によって囲まれる
ように、前記第１のアイランドと前記第３のアイランド
と前記第２のアイランドを、前記有機絶縁物質で充填す
るステップと、 ｇ）前記支持部材を除去し、それによって前記電気接続
要素を形成するステップと、を含むことを特徴とする。
）少なくとも間に第３の導電物質を挟み、この第３の導
電物質と異なる物質よりなる、第１の導電物質と第２の
導電物質を有する導電基板を形成するステップと、ｂ）
前記第１の導電物質をパターニングおよびエッチングし
、前記第３の導電物質の少なくとも一部を露出し、前記
第１の導電物質の少なくとも１つの第１のアイランドを
形成するステップと、 ｃ）前記少なくとも１つの第１のアイランドに、支持部
材を固定するステップと、 ｄ）前記第２の導電物質をパターニングおよびエッチン
グし、前記第３の導電物質の少なくとも一部を露出し、
前記少なくとも１つの第１のアイランドの反対側にある
、前記第２の導電物質の少なくとも１つの第２のアイラ
ンドを形成するステップと、 ｅ）前記少なくとも１つの第１のアイランドと前記少な
くとも１つの第２のアイランドによって被覆される第３
のアイランドを形成するために、前記露出した第３の導
電物質を除去するステップと、 ｆ）前記第１のアイランドおよび前記第２のアイランド
の少なくとも一部が前記有機絶縁物質によって囲まれる
ように、前記第１のアイランドと前記第３のアイランド
と前記第２のアイランドを、前記有機絶縁物質で充填す
るステップと、 ｇ）前記支持部材を除去し、それによって前記電気接続
要素を形成するステップと、を含むことを特徴とする。
【００３６】本発明の、導電パッケージを製造する方法
は、 ａ）少なくとも間に第３の導電物質を挟み、この第３の
導電物質と異なる物質よりなる、第１の導電物質と第２
の導電物質を有する導電基板を形成するステップを含み
、 ｂ）前記第１および第２の導電物質上にフォトレジスト
を設け、そのフォトレジストをパターニングするステッ
プと、 ｃ）前記第１の導電物質を前記パターニングされたフォ
トレジストを通してエッチングし、前記第３の導電物質
の少なくとも一部を露出し、前記第１の導電物質から複
数の第１のアイランドを形成するステップと、ｄ）前記
フォトレジストを前記第１のアイランドの表面から除去
するステップと、 ｅ）接着剤のブランケット層を前記第１のアイランドに
設けるステップと、 ｆ）前記接着剤によって、少なくとも１つの前記第１の
アイランドに、支持部材を接着するステップと、ｇ）前
記第２の導電物質を前記パターニングされたフォトレジ
ストを通してエッチングし、前記第３の導電物質の少な
くとも一部を露出させ、前記少なくとも１つは前記第１
のアイランドの少なくとも１つの反対側にある、複数の
第２のアイランドを前記第２の導電物質から形成するス
テップと、 ｈ）前記フォトレジストを前記第２のアイランドの表面
から除去するステップと、 ｉ）前記露出した第３の導電物質を除去するステップと
、 ｊ）前記アイランドの１つの少なくとも一部が有機絶縁
物質によって囲まれるように、前記露出した第３の導電
物質の除去によって形成される少なくとも１つの領域を
前記有機絶縁物質で充填するステップと、ｋ）第２のア
イランドの少なくとも１つを、導電モジュールに固定す
るステップと、 ｌ）前記支持部材および接着剤のブランケット層を除去
し、前記導電パッケージを形成するステップと、を含む
ことを特徴とする。
は、 ａ）少なくとも間に第３の導電物質を挟み、この第３の
導電物質と異なる物質よりなる、第１の導電物質と第２
の導電物質を有する導電基板を形成するステップを含み
、 ｂ）前記第１および第２の導電物質上にフォトレジスト
を設け、そのフォトレジストをパターニングするステッ
プと、 ｃ）前記第１の導電物質を前記パターニングされたフォ
トレジストを通してエッチングし、前記第３の導電物質
の少なくとも一部を露出し、前記第１の導電物質から複
数の第１のアイランドを形成するステップと、ｄ）前記
フォトレジストを前記第１のアイランドの表面から除去
するステップと、 ｅ）接着剤のブランケット層を前記第１のアイランドに
設けるステップと、 ｆ）前記接着剤によって、少なくとも１つの前記第１の
アイランドに、支持部材を接着するステップと、ｇ）前
記第２の導電物質を前記パターニングされたフォトレジ
ストを通してエッチングし、前記第３の導電物質の少な
くとも一部を露出させ、前記少なくとも１つは前記第１
のアイランドの少なくとも１つの反対側にある、複数の
第２のアイランドを前記第２の導電物質から形成するス
テップと、 ｈ）前記フォトレジストを前記第２のアイランドの表面
から除去するステップと、 ｉ）前記露出した第３の導電物質を除去するステップと
、 ｊ）前記アイランドの１つの少なくとも一部が有機絶縁
物質によって囲まれるように、前記露出した第３の導電
物質の除去によって形成される少なくとも１つの領域を
前記有機絶縁物質で充填するステップと、ｋ）第２のア
イランドの少なくとも１つを、導電モジュールに固定す
るステップと、 ｌ）前記支持部材および接着剤のブランケット層を除去
し、前記導電パッケージを形成するステップと、を含む
ことを特徴とする。
【００３７】本発明は他の面では、少なくとも１つの第
１の導電アイランドと、少なくとも１つの第２の導電ア
イランドとを有する電気接続要素を含み、少なくとも１
つの第１および第２のアイランドは、少なくとも１つの
第３の導電アイランドを間に有し、第３のアイランドの
ための物質は第１および第２のアイランドのための物質
と異なり、第３のアイランドおよび、第１と第２のアイ
ランドの１つの少なくとも一部は有機絶縁物質によって
囲まれる。
１の導電アイランドと、少なくとも１つの第２の導電ア
イランドとを有する電気接続要素を含み、少なくとも１
つの第１および第２のアイランドは、少なくとも１つの
第３の導電アイランドを間に有し、第３のアイランドの
ための物質は第１および第２のアイランドのための物質
と異なり、第３のアイランドおよび、第１と第２のアイ
ランドの１つの少なくとも一部は有機絶縁物質によって
囲まれる。
【００３８】
【実施例】本発明は、有機絶縁体すなわち絶縁物質で充
填された電気導電デカルの種々の製造方法を開示する。
填された電気導電デカルの種々の製造方法を開示する。
【００３９】本明細書に記述されているソリッドな回路
パターンは、デカルと呼ばれ、他の物質に移設するため
に特別に準備された物質上にプリントされた図，デザイ
ン，またはラベルとして定義される。これらの導電デカ
ルは、電気接続要素とも称する。
パターンは、デカルと呼ばれ、他の物質に移設するため
に特別に準備された物質上にプリントされた図，デザイ
ン，またはラベルとして定義される。これらの導電デカ
ルは、電気接続要素とも称する。
【００４０】導電デカルは、キャリアから剥離して多層
セラミック（ＭＬＣ：ｍｕｌｔｉｌａｙｅｒｅｄ ｃ
ｅｒａｍｉｃ）パッケージのような適切な基板または絶
縁体に導体を移設することを許容する表面特性を有する
キャリア上の金属系に形成されたパターンである。デカ
ル移設プロセスによって、焼成されたセラミック基板ま
たは、ポリマ基板のような有機基板に対する制御された
積層によって、永久的な接着が行われる。
セラミック（ＭＬＣ：ｍｕｌｔｉｌａｙｅｒｅｄ ｃ
ｅｒａｍｉｃ）パッケージのような適切な基板または絶
縁体に導体を移設することを許容する表面特性を有する
キャリア上の金属系に形成されたパターンである。デカ
ル移設プロセスによって、焼成されたセラミック基板ま
たは、ポリマ基板のような有機基板に対する制御された
積層によって、永久的な接着が行われる。
【００４１】本発明は、基板の表面のパーソナリゼーシ
ョンのために製造することのできる個々のデカルまたは
複合層の形成を可能にする。本発明は、多層セラミック
（ＭＬＣ：ｍｕｌｔｉｌａｙｅｒｅｄ ｃｅｒａｍｉ
ｃ）モジュールの厚膜導体に替わるものと考えることが
できる。
ョンのために製造することのできる個々のデカルまたは
複合層の形成を可能にする。本発明は、多層セラミック
（ＭＬＣ：ｍｕｌｔｉｌａｙｅｒｅｄ ｃｅｒａｍｉ
ｃ）モジュールの厚膜導体に替わるものと考えることが
できる。
【００４２】この技術の他の重要な利点は、細線能力の
改良である。この技術を用いると、導体は寸法を減少で
き、配線密度の増大が行える。この技術により、分解能
において、下層アートワークの分解能に近い導体を提供
することができる。この能力の結果、回路密度の増大に
対する可能性が改良される。
改良である。この技術を用いると、導体は寸法を減少で
き、配線密度の増大が行える。この技術により、分解能
において、下層アートワークの分解能に近い導体を提供
することができる。この能力の結果、回路密度の増大に
対する可能性が改良される。
【００４３】本発明の他の利点は、
ａ）エッチング停止物質の両側の金属が位置合せして配
置され、固定されているセルフアライン導電接続要素。 ｂ）スタッド接続部，バイア・スタッド，およびエッチ
ングによる細線を定めるために組み込まれたエッチング
障壁を有する新規なデカル構造。 ｃ）ポリマのような有機デカルと焼成された基板との間
の接着は、付加プロセスの際の流体の浸透を妨げるため
のシールを与える。 ｄ）焼結後の平坦化が必要でない。 ｅ）ガラス・セラミック基板中のバイアをシールするた
めのポリイミド埋め戻しが必要でない。 ｆ）基板の残りの部分に対するパターン・レジストレー
ションは、デカル・バイア・スタッドがスタッド領域の
５０％で底面バイアを捕獲するだけでよく、このデカル
表面でのインターフェースへの回路配線が存在しないの
でより容易に行われる。 ｇ）両面フォトリソグラフィ露出ステップは、ＴＦＲパ
ターンへのバイア・スタッドへの位置合せを保証する。
置され、固定されているセルフアライン導電接続要素。 ｂ）スタッド接続部，バイア・スタッド，およびエッチ
ングによる細線を定めるために組み込まれたエッチング
障壁を有する新規なデカル構造。 ｃ）ポリマのような有機デカルと焼成された基板との間
の接着は、付加プロセスの際の流体の浸透を妨げるため
のシールを与える。 ｄ）焼結後の平坦化が必要でない。 ｅ）ガラス・セラミック基板中のバイアをシールするた
めのポリイミド埋め戻しが必要でない。 ｆ）基板の残りの部分に対するパターン・レジストレー
ションは、デカル・バイア・スタッドがスタッド領域の
５０％で底面バイアを捕獲するだけでよく、このデカル
表面でのインターフェースへの回路配線が存在しないの
でより容易に行われる。 ｇ）両面フォトリソグラフィ露出ステップは、ＴＦＲパ
ターンへのバイア・スタッドへの位置合せを保証する。
【００４４】図１はワークピースまたはデカルベース５
と呼ばれる三層構造を示す。デカルベース５は三層構造
で、中間層はエッチング障壁すなわちエッチング停止層
１１であり、その周囲は導電金属層１３および１５であ
る。エッチング障壁すなわちエッチング停止層１１は、
導電物質であり、エッチング停止層すなわち第３層１１
を被覆または挟んでいる他の２つの金属層１３および１
５の優先エッチングを許容する任意の物質である。エッ
チング障壁１１の目的は、後に説明する。エッチング停
止層１１は、十分な厚さを持ち、不所望のエッチング液
の浸透を妨げるべきである。エッチング停止層に適切な
物質は、アルミニウム，クロム，銅，金，モリブデン，
パラジウム，白金，銀，チタン，タングステン、または
それらの合金を含むグループから選択される。
と呼ばれる三層構造を示す。デカルベース５は三層構造
で、中間層はエッチング障壁すなわちエッチング停止層
１１であり、その周囲は導電金属層１３および１５であ
る。エッチング障壁すなわちエッチング停止層１１は、
導電物質であり、エッチング停止層すなわち第３層１１
を被覆または挟んでいる他の２つの金属層１３および１
５の優先エッチングを許容する任意の物質である。エッ
チング障壁１１の目的は、後に説明する。エッチング停
止層１１は、十分な厚さを持ち、不所望のエッチング液
の浸透を妨げるべきである。エッチング停止層に適切な
物質は、アルミニウム，クロム，銅，金，モリブデン，
パラジウム，白金，銀，チタン，タングステン、または
それらの合金を含むグループから選択される。
【００４５】２つの外部層である導電物質１３および１
５は、所望の最終結果に応じて、同じかまたは異なる物
質とすることができる。導電物質１３および１５のため
の適切な物質は、アルミニウム，銅，金，鉄，モリブデ
ン，ニッケル，タングステン，またはそれらの合金を含
むグループから選択される物質である。同様に、２つの
外部層１３および１５は、同じかまたは異なる厚さであ
り、これらの層が最終パッケージにどのように利用され
るのかによる。図によると、金属層１５は薄い物質から
なり、金属層１３はそれより厚い物質からなるが、所望
のデカル・プロフィールを作製するために、上下の厚さ
は任意のバリエーションが可能である。
５は、所望の最終結果に応じて、同じかまたは異なる物
質とすることができる。導電物質１３および１５のため
の適切な物質は、アルミニウム，銅，金，鉄，モリブデ
ン，ニッケル，タングステン，またはそれらの合金を含
むグループから選択される物質である。同様に、２つの
外部層１３および１５は、同じかまたは異なる厚さであ
り、これらの層が最終パッケージにどのように利用され
るのかによる。図によると、金属層１５は薄い物質から
なり、金属層１３はそれより厚い物質からなるが、所望
のデカル・プロフィールを作製するために、上下の厚さ
は任意のバリエーションが可能である。
【００４６】図１に示すワークピースまたはデカルベー
ス５は、多くの従来技術、例えば被覆，コーティング，
蒸着，メッキ，スパッタリング，または他の適切な方法
により製造することができる。これらの任意のプロセス
の組合せは、デカルベース５を形成するときにも採用さ
れる。これらの任意の方法は、必要な導体厚を得るため
に用いることができる。デカルベース５の１つの層は、
他の２層がその上に形成できるように、開始層（または
キャリア）として使用されることができる。エッチング
障壁１１は開始層として使用でき、外部層１３および１
５が同時にまたは引き続き開始層に形成することができ
る。このデカルベース５は、プロセスを通じて、寸法の
安定した構造を与える。
ス５は、多くの従来技術、例えば被覆，コーティング，
蒸着，メッキ，スパッタリング，または他の適切な方法
により製造することができる。これらの任意のプロセス
の組合せは、デカルベース５を形成するときにも採用さ
れる。これらの任意の方法は、必要な導体厚を得るため
に用いることができる。デカルベース５の１つの層は、
他の２層がその上に形成できるように、開始層（または
キャリア）として使用されることができる。エッチング
障壁１１は開始層として使用でき、外部層１３および１
５が同時にまたは引き続き開始層に形成することができ
る。このデカルベース５は、プロセスを通じて、寸法の
安定した構造を与える。
【００４７】図２は、両面にレジスト・パターンを有す
るデカルベース５を示す。デカルベース５が完成される
と、導電物質１３および１５の露出表面にフォトレジス
ト１７および１９が設けられる。このフォトレジスト１
７および１９の形成は、ウェット・プロセス，ドライ・
プロセスのどちらによっても、例えば浸漬，電気泳動，
積層，ローラ・コーティング，スピニング，スプレー，
またはこれらのプロセスの組合せによって行うことがで
きる。フォトレジスト１７および１９は、使用されるフ
ォトマスクおよび所望の最終結果に応じて、ネガまたは
ポジのフォトレジストとすることができる。
るデカルベース５を示す。デカルベース５が完成される
と、導電物質１３および１５の露出表面にフォトレジス
ト１７および１９が設けられる。このフォトレジスト１
７および１９の形成は、ウェット・プロセス，ドライ・
プロセスのどちらによっても、例えば浸漬，電気泳動，
積層，ローラ・コーティング，スピニング，スプレー，
またはこれらのプロセスの組合せによって行うことがで
きる。フォトレジスト１７および１９は、使用されるフ
ォトマスクおよび所望の最終結果に応じて、ネガまたは
ポジのフォトレジストとすることができる。
【００４８】所望のパターンを有する２つのフォトマス
クは、互いに位置合せされ、フォトレジスト１７および
１９を有するデカルベース５は位置合せされたフォトマ
スクの間に置かれ、フォトレジスト１７および１９は露
光される。フォトマスクは回路パターン，またはスルー
バイア・パターン，または両者の組合せ，または他の電
気的機構、例えばバイア・スタッドおよびスタッド接続
部からなる。フォトレジスト１７および１９は同時にま
たは連続的に露光することができる。好適には、位置の
整合性を保証するために同時にデカルベース５の両側を
露光する。同様に、両側はフォトレジストの組合せによ
って、同時にまたは連続的に現像することができる。フ
ォトレジストは任意の好適な技術、例えば浸漬，スプレ
ー等によって現像される。現像後も残っているフォトレ
ジストは、回路パターン、および、バイア・スタッドと
スタッド接続部、またはそのいずれかの最終イメージを
定める。図２に示すように、フォトレジスト・パターン
１７および１９は、ホールまたは開口領域１６および１
８をそれぞれ有し、ここから導電物質１５および１３が
次の工程において除去される。
クは、互いに位置合せされ、フォトレジスト１７および
１９を有するデカルベース５は位置合せされたフォトマ
スクの間に置かれ、フォトレジスト１７および１９は露
光される。フォトマスクは回路パターン，またはスルー
バイア・パターン，または両者の組合せ，または他の電
気的機構、例えばバイア・スタッドおよびスタッド接続
部からなる。フォトレジスト１７および１９は同時にま
たは連続的に露光することができる。好適には、位置の
整合性を保証するために同時にデカルベース５の両側を
露光する。同様に、両側はフォトレジストの組合せによ
って、同時にまたは連続的に現像することができる。フ
ォトレジストは任意の好適な技術、例えば浸漬，スプレ
ー等によって現像される。現像後も残っているフォトレ
ジストは、回路パターン、および、バイア・スタッドと
スタッド接続部、またはそのいずれかの最終イメージを
定める。図２に示すように、フォトレジスト・パターン
１７および１９は、ホールまたは開口領域１６および１
８をそれぞれ有し、ここから導電物質１５および１３が
次の工程において除去される。
【００４９】図３はデカルベース５の部分エッチングを
示す。露出された導電物質１３および１５は、イメージ
されたデカルベース５の中にあり、電解エッチング，化
学エッチング，またはドライエッチングのような従来の
エッチング・プロセスによって除去される。異種金属ま
たは厚さの異なる金属を、導電物質１３および１５とし
て用いることにより、エッチング停止層１１は、部分エ
ッチング後に片側で露出される。これは通常、回路パタ
ーンおよびスタッド接続部を含む薄い方の導電金属側で
あるか、あるいは最初にエッチングされている導電金属
側である。エッチング停止層１１が露出される側の反対
の側は、エッチング停止層１１に向けて全行程がエッチ
ングされるか、または部分エッチングされるかである。 これは、２つの外部導電層の厚さの比による。エッチン
グ停止層１１は、２つの外部層が個々に、または同時に
処理されるのを許容する。これの利点は１つの外部層が
、両側で種々の密度のパターンを形成するか、またはイ
メージのアスペクト比（イメージ寸法の厚さに対する比
）を改良することを可能にすることである。導電物質１
３および１５の第１のエッチングは、上面が開口部１６
を通してエッチングされ、エッチング停止層１１が露出
された後に終了する。これはスタッド接続部１２および
回路配線１４を定める開口部２１を形成する。このエッ
チングされた金属は、アイランドと呼ばれる。使用され
るエッチング物質またはエッチング・プロセスは、所望
の物質および形状のみをエッチングするのに適切なエッ
チング物質またはエッチング・プロセスであるべきであ
る。図３において、デカルベース５の上面と、定められ
た回路配線１４と、スタッド接続部１２を示す。薄い導
電金属層１５のエッチングは、スタッド接続部１２と回
路配線１４を、導電エッチング障壁１１を通じての他は
、互いを電気的に接続する物質がなくなるまで、続ける
べきである。なぜなら、同時エッチングが使用されたた
めに、デカルベース５の下側が、開口部２３を定めるた
めにのみ露光されたからである。
示す。露出された導電物質１３および１５は、イメージ
されたデカルベース５の中にあり、電解エッチング，化
学エッチング，またはドライエッチングのような従来の
エッチング・プロセスによって除去される。異種金属ま
たは厚さの異なる金属を、導電物質１３および１５とし
て用いることにより、エッチング停止層１１は、部分エ
ッチング後に片側で露出される。これは通常、回路パタ
ーンおよびスタッド接続部を含む薄い方の導電金属側で
あるか、あるいは最初にエッチングされている導電金属
側である。エッチング停止層１１が露出される側の反対
の側は、エッチング停止層１１に向けて全行程がエッチ
ングされるか、または部分エッチングされるかである。 これは、２つの外部導電層の厚さの比による。エッチン
グ停止層１１は、２つの外部層が個々に、または同時に
処理されるのを許容する。これの利点は１つの外部層が
、両側で種々の密度のパターンを形成するか、またはイ
メージのアスペクト比（イメージ寸法の厚さに対する比
）を改良することを可能にすることである。導電物質１
３および１５の第１のエッチングは、上面が開口部１６
を通してエッチングされ、エッチング停止層１１が露出
された後に終了する。これはスタッド接続部１２および
回路配線１４を定める開口部２１を形成する。このエッ
チングされた金属は、アイランドと呼ばれる。使用され
るエッチング物質またはエッチング・プロセスは、所望
の物質および形状のみをエッチングするのに適切なエッ
チング物質またはエッチング・プロセスであるべきであ
る。図３において、デカルベース５の上面と、定められ
た回路配線１４と、スタッド接続部１２を示す。薄い導
電金属層１５のエッチングは、スタッド接続部１２と回
路配線１４を、導電エッチング障壁１１を通じての他は
、互いを電気的に接続する物質がなくなるまで、続ける
べきである。なぜなら、同時エッチングが使用されたた
めに、デカルベース５の下側が、開口部２３を定めるた
めにのみ露光されたからである。
【００５０】図４はデカルベース５の上面からレジスト
１７を除去した図である。フォトレジスト１７は適切な
任意の剥離技術によって、上側から除去される。ここで
、フォトレジスト１７のみをエッチングし、フォトレジ
スト・イメージ１９に損傷または除去を与えないように
、適切な剥離プロセスを用いることが考慮されるべきで
ある。
１７を除去した図である。フォトレジスト１７は適切な
任意の剥離技術によって、上側から除去される。ここで
、フォトレジスト１７のみをエッチングし、フォトレジ
スト・イメージ１９に損傷または除去を与えないように
、適切な剥離プロセスを用いることが考慮されるべきで
ある。
【００５１】図５は部分エッチングしたデカルベース５
の上面へ、接着剥離物質を設ける工程を示す。上面は、
ＰＭＭＡ（ポリメタクリル酸メチル）のような適切な接
着剥離物質２５をスプレーすることができる。接着剥離
物質２５は、ローラ・コーティング，スピニング，スプ
レー，その他選ばれた少数の技術を用いて、エッチング
されたデカルベース５の上面に設けられる。接着剥離物
質２５は、開口部２１の充填および開口部２７の形成を
行って、エッチング表面に適合する。
の上面へ、接着剥離物質を設ける工程を示す。上面は、
ＰＭＭＡ（ポリメタクリル酸メチル）のような適切な接
着剥離物質２５をスプレーすることができる。接着剥離
物質２５は、ローラ・コーティング，スピニング，スプ
レー，その他選ばれた少数の技術を用いて、エッチング
されたデカルベース５の上面に設けられる。接着剥離物
質２５は、開口部２１の充填および開口部２７の形成を
行って、エッチング表面に適合する。
【００５２】図６は支持部材すなわちキャリア２９を、
部分エッチングしたデカルベース５の接着剥離物質２５
に固定する様子を示す。キャリア２９は接着剥離物質２
５に接着する限り、任意の適切なポリマまたは金属とす
ることができる。例えば、ポリマをキャリア２９に使用
する場合には、ポリエステルまたはポリイミド物質をキ
ャリア２９に使用することができる。一方、金属がキャ
リア２９として使用されるなら、キャリア２９は、ポリ
イミドのようなポリマによって片側または両側を被覆さ
れるべきであり、または、すでにデカルベース上にある
接着剥離物質２５に接触する表面でも少なくとも被覆さ
れるべきであり、そうすれば次の工程の際にデカルベー
ス５からキャリア２９の剥離が保証される。
部分エッチングしたデカルベース５の接着剥離物質２５
に固定する様子を示す。キャリア２９は接着剥離物質２
５に接着する限り、任意の適切なポリマまたは金属とす
ることができる。例えば、ポリマをキャリア２９に使用
する場合には、ポリエステルまたはポリイミド物質をキ
ャリア２９に使用することができる。一方、金属がキャ
リア２９として使用されるなら、キャリア２９は、ポリ
イミドのようなポリマによって片側または両側を被覆さ
れるべきであり、または、すでにデカルベース上にある
接着剥離物質２５に接触する表面でも少なくとも被覆さ
れるべきであり、そうすれば次の工程の際にデカルベー
ス５からキャリア２９の剥離が保証される。
【００５３】金属キャリア２９のための適切な物質は銅
である。接着剥離物質または層２５の初期の機能は、部
分エッチングされたデカルベース５にキャリア２９を付
着させ、キャリア２９を次の工程でデカルベース５から
除去することができるようにすることである。キャリア
２９は２つの目的に働く。１つは、エッチングされたデ
カルベース５の機械的支持であり、もう１つはデカルベ
ース５の片側に対するエッチング障壁として、デカルベ
ース５の反対側がさらに処理できるようにすることであ
る。キャリア２９がエッチング障壁として必要な唯一の
場合は、同じ金属が導電物質１３および１５として用い
られているときである。キャリア２９は、接着剥離物質
２５が積層，熱処理，または圧縮のような何らかの適切
な手段によって設けられている側で、エッチングされた
ワークピースまたはデカルベース５に固定することがで
きる。
である。接着剥離物質または層２５の初期の機能は、部
分エッチングされたデカルベース５にキャリア２９を付
着させ、キャリア２９を次の工程でデカルベース５から
除去することができるようにすることである。キャリア
２９は２つの目的に働く。１つは、エッチングされたデ
カルベース５の機械的支持であり、もう１つはデカルベ
ース５の片側に対するエッチング障壁として、デカルベ
ース５の反対側がさらに処理できるようにすることであ
る。キャリア２９がエッチング障壁として必要な唯一の
場合は、同じ金属が導電物質１３および１５として用い
られているときである。キャリア２９は、接着剥離物質
２５が積層，熱処理，または圧縮のような何らかの適切
な手段によって設けられている側で、エッチングされた
ワークピースまたはデカルベース５に固定することがで
きる。
【００５４】デカルベース５の下部の完全なエッチング
工程を図７に示す。デカルベース５は、フォトレジスト
１９およびキャリア２９によって所望のイメージを保護
し、エッチング停止層１１の底面が露出されるまで、エ
ッチングされる。この第２エッチング工程は開口部３３
を形成し、バイア・スタッドすなわち相互接続部３１を
形成する。エッチングされた金属はアイランドと呼ばれ
る。デカルベース５の下部のこのエッチングは、化学エ
ッチング，電解エッチング，またはドライエッチング等
の従来の手段によって行われる。
工程を図７に示す。デカルベース５は、フォトレジスト
１９およびキャリア２９によって所望のイメージを保護
し、エッチング停止層１１の底面が露出されるまで、エ
ッチングされる。この第２エッチング工程は開口部３３
を形成し、バイア・スタッドすなわち相互接続部３１を
形成する。エッチングされた金属はアイランドと呼ばれ
る。デカルベース５の下部のこのエッチングは、化学エ
ッチング，電解エッチング，またはドライエッチング等
の従来の手段によって行われる。
【００５５】図８はデカルベース５からフォトレジスト
１９を除去した状態を示す図である。これは典型的に、
再露光，現像，または化学的ストリッピングのようなウ
ェット技術、またはＲＩＥや灰化のようなドライ技術に
よって行われる。
１９を除去した状態を示す図である。これは典型的に、
再露光，現像，または化学的ストリッピングのようなウ
ェット技術、またはＲＩＥや灰化のようなドライ技術に
よって行われる。
【００５６】図９はエッチング停止相互接続部すなわち
アイランド３２を形成するために、露出されたエッチン
グ停止層１１のエッチング除去による、デカルベース５
の最終エッチングを示す。エッチング停止相互接続部３
２は、スタッド接続部１２をバイア・スタッド３１に電
気的に接続する。このエッチングは、開口部３３を拡張
して開口部３５を形成する。エッチング停止層１１の除
去は、化学エッチング，電解エッチング，またはドライ
エッチングによって行う。エッチング停止層１１の除去
は、形成された全電気相互接続部を孤立させ、バイア・
スタッド３１および回路配線１４のショートを防止する
。
アイランド３２を形成するために、露出されたエッチン
グ停止層１１のエッチング除去による、デカルベース５
の最終エッチングを示す。エッチング停止相互接続部３
２は、スタッド接続部１２をバイア・スタッド３１に電
気的に接続する。このエッチングは、開口部３３を拡張
して開口部３５を形成する。エッチング停止層１１の除
去は、化学エッチング，電解エッチング，またはドライ
エッチングによって行う。エッチング停止層１１の除去
は、形成された全電気相互接続部を孤立させ、バイア・
スタッド３１および回路配線１４のショートを防止する
。
【００５７】図１０は完全にエッチングされたデカルベ
ース５中の開口部３５を、有機絶縁物質のスラリ３９で
充填した図である。有機絶縁物質３９はエッチング停止
相互接続部またはアイランド３２を完全に囲まねばなら
ず、スタッド接続部１２またはスタッド３１のどちらか
、またはその両方の少なくとも一部を囲み、隣接電気要
素間のショートを防止する。有機絶縁物質３９は、ａｂ
ｓ，フッ化ポリマ，フェノール樹脂，ポリカーボネート
，ポリエステル，ポリイミド，ポリオレフィン，ポリフ
ッ化ビニリデン，シリコン，不飽和線状脂肪族，ウレタ
ン，ビニル，プラスチック，またはそれらの化合物を含
むグループから選択することができる。この開口部３５
の充填は、ローラ・コーティング，スプレー，スピニン
グ等によって行われる。有機絶縁物質３９の厚さは、バ
イア・スタッド３１の高さ以上であるべきである。被覆
の際、ある有機絶縁物質３９によって、バイア・スタッ
ド３１の上面４１が被覆され、この被覆物は、当業者が
周知の方法、例えば、平坦化またはドライエッチングの
ような方法によって除去することのできる。バイア・ス
タッド３１の端部４１は、有機絶縁物質３９の表面４２
上に突出してもよく、有機絶縁物質３９の表面４２と同
一平面としてもよい。これは、固有の被覆技術、平坦化
技術、またはドライエッチング・プロセスによって行う
ことができる。
ース５中の開口部３５を、有機絶縁物質のスラリ３９で
充填した図である。有機絶縁物質３９はエッチング停止
相互接続部またはアイランド３２を完全に囲まねばなら
ず、スタッド接続部１２またはスタッド３１のどちらか
、またはその両方の少なくとも一部を囲み、隣接電気要
素間のショートを防止する。有機絶縁物質３９は、ａｂ
ｓ，フッ化ポリマ，フェノール樹脂，ポリカーボネート
，ポリエステル，ポリイミド，ポリオレフィン，ポリフ
ッ化ビニリデン，シリコン，不飽和線状脂肪族，ウレタ
ン，ビニル，プラスチック，またはそれらの化合物を含
むグループから選択することができる。この開口部３５
の充填は、ローラ・コーティング，スプレー，スピニン
グ等によって行われる。有機絶縁物質３９の厚さは、バ
イア・スタッド３１の高さ以上であるべきである。被覆
の際、ある有機絶縁物質３９によって、バイア・スタッ
ド３１の上面４１が被覆され、この被覆物は、当業者が
周知の方法、例えば、平坦化またはドライエッチングの
ような方法によって除去することのできる。バイア・ス
タッド３１の端部４１は、有機絶縁物質３９の表面４２
上に突出してもよく、有機絶縁物質３９の表面４２と同
一平面としてもよい。これは、固有の被覆技術、平坦化
技術、またはドライエッチング・プロセスによって行う
ことができる。
【００５８】本発明の有機絶縁物質構造で充填された最
終的に完成された導電デカルの一実施例を図１１に示す
。支持部材すなわちキャリア２９、および接着剥離物質
２５は除去され、この完成されたデカル構造は焼結され
ていない任意の基板に結合することができる。キャリア
すなわち支持部材２９は、通常、剥離によってデカルか
ら除去される。デカル上に残っている接着剥離物質２５
は、適切な溶剤によって容易に除去することができる。 残っている接着剥離物質２５を除去するのに用いる溶剤
は、主として２つの要因に依存する。第１は接着剥離物
質２５の化学組成であり、第２はデカル構造への接着剥
離物質の影響である。接着剥離層２５およびキャリア２
９を除去すると、絶縁物質３９の底面４２および上面５
２が、さらなる工程に向けて露出する。図１１から明ら
かに分かることは、この独立型導電デカルは、さらなる
処理に先立って検査することができることである。 この検査は、電気的連続性、または構造的一体性等のた
めの検査を含むことができる。この形状は、導電デカル
と、導電デカルが結合される基板，層，モジュール，ま
たはパッケージとを、結合に先立って前検査することが
できるという顕著な利点がある。結合に先立って前検査
を行うことによって、最終生産物の欠陥を削減すること
ができる。
終的に完成された導電デカルの一実施例を図１１に示す
。支持部材すなわちキャリア２９、および接着剥離物質
２５は除去され、この完成されたデカル構造は焼結され
ていない任意の基板に結合することができる。キャリア
すなわち支持部材２９は、通常、剥離によってデカルか
ら除去される。デカル上に残っている接着剥離物質２５
は、適切な溶剤によって容易に除去することができる。 残っている接着剥離物質２５を除去するのに用いる溶剤
は、主として２つの要因に依存する。第１は接着剥離物
質２５の化学組成であり、第２はデカル構造への接着剥
離物質の影響である。接着剥離層２５およびキャリア２
９を除去すると、絶縁物質３９の底面４２および上面５
２が、さらなる工程に向けて露出する。図１１から明ら
かに分かることは、この独立型導電デカルは、さらなる
処理に先立って検査することができることである。 この検査は、電気的連続性、または構造的一体性等のた
めの検査を含むことができる。この形状は、導電デカル
と、導電デカルが結合される基板，層，モジュール，ま
たはパッケージとを、結合に先立って前検査することが
できるという顕著な利点がある。結合に先立って前検査
を行うことによって、最終生産物の欠陥を削減すること
ができる。
【００５９】図１２は図１１に示したデカルを、基板４
５または他の層４５に結合した状態を示す図である。導
電デカルすなわち電気接続要素は、他の基板または電気
パッケージまたは他の導電デカルに積重ねまたは接合さ
れ、積層させることができる。この導電デカルは、有機
物または焼成無機物層または基板４５に結合することが
できる。デカル・イメージまたは形状は、基板４５また
は次の層４５のイメージまたは形状と位置合せし、加熱
および圧縮、またはそのいずれかを適用することにより
結合することができる。この結合プロセス中、層または
基板４５のスタッド接続部４４は、デカル・バイア・ス
タッド３１の端部４１と融合し、絶縁体３９は基板４５
の絶縁体４３と結合する。種々の導電デカル物質と基板
の結合は、物質の性質やプロセス条件によって、接着と
なったり、溶融となったりする。
５または他の層４５に結合した状態を示す図である。導
電デカルすなわち電気接続要素は、他の基板または電気
パッケージまたは他の導電デカルに積重ねまたは接合さ
れ、積層させることができる。この導電デカルは、有機
物または焼成無機物層または基板４５に結合することが
できる。デカル・イメージまたは形状は、基板４５また
は次の層４５のイメージまたは形状と位置合せし、加熱
および圧縮、またはそのいずれかを適用することにより
結合することができる。この結合プロセス中、層または
基板４５のスタッド接続部４４は、デカル・バイア・ス
タッド３１の端部４１と融合し、絶縁体３９は基板４５
の絶縁体４３と結合する。種々の導電デカル物質と基板
の結合は、物質の性質やプロセス条件によって、接着と
なったり、溶融となったりする。
【００６０】図１３は本発明の導電デカルのさらなるプ
ロセスを示す。層または基板４５に結合されたデカルを
有する図１２の構造は、さらに同じ方法で構成された別
の基板５５、または焼結が必要でない積層５５に結合さ
れる。この結合は加熱および圧縮積層プロセスによって
行われ、その際、スタッド接続部５１がスタッド接続部
１２に溶融し、絶縁体ポリマ５９が有機絶縁体３９に境
界５２で接着する。図１３に示したように、基板５５は
、回路配線５４を含むこともできる。前述のこの結合プ
ロセスは、物質の性質およびプロセス条件による、接着
または溶融プロセスである。
ロセスを示す。層または基板４５に結合されたデカルを
有する図１２の構造は、さらに同じ方法で構成された別
の基板５５、または焼結が必要でない積層５５に結合さ
れる。この結合は加熱および圧縮積層プロセスによって
行われ、その際、スタッド接続部５１がスタッド接続部
１２に溶融し、絶縁体ポリマ５９が有機絶縁体３９に境
界５２で接着する。図１３に示したように、基板５５は
、回路配線５４を含むこともできる。前述のこの結合プ
ロセスは、物質の性質およびプロセス条件による、接着
または溶融プロセスである。
【００６１】図１４は本発明の完成された導電デカルの
別の実施例である。前述のプロセスは、有機絶縁物質で
充填された、２つの導電金属層１３および１５が等しい
厚さでない導電デカルに集約される。すなわち、一方の
側は回路パターン１４およびスタッド接続部１２のため
に薄く、他方の側はスルーバイア・スタッド３１のため
に厚い。前述のように、本発明の方法は、２つの導電金
属層１３と１５とが等しい厚さとなる場合にも使用でき
る。プロセスは基本的に前述したものと同じであり、唯
一の相違は生産物の最終的な使用方法である。生産物は
、最終生産物の片側には回路パターンがないので、バイ
ア・スタッドのみを有するスルーバイア層として用いる
ことができる。図１４に示したように、絶縁体３９はバ
イア・スタッド６１を分離する。バイア・スタッド３１
と６１は、同じ物質あるいは異なる物質とすることがで
き、高さまたは厚さを等しいあるいは異ならせることが
できる。図１４に示したのは、完成した導電デカルの横
断面であり、両側の金属層の厚さは等しい。この生産物
は典型的な相互接続層として、焼成されたセラミック基
板を他の焼成されたセラミック基板に、あるいは焼成さ
れたセラミック基板をポリマ層またはポリマ基板に、あ
るいはポリマ層またはポリマ基板を他のポリマ層または
基板に接続するのに用いられる。図１５は、本発明の完
成した電気接続要素を、２つの基板すなわち電気デバイ
ス６５および７５に結合した実施例である。基板６５お
よび７５は、それぞれ、スタッド接続部６２および７２
を有することができる。同様に、基板６５が回路配線６
４を有することができ、あるいは基板７５が（図示して
ない）回路配線を有することができる。接続プロセスの
際、有機絶縁体３９は表面５２で絶縁体６９に接着し、
表面４２で絶縁体７９に接着する。完成したデカルは、
２つの回路層を、あるいは焼成された基板と回路層を、
あるいは２つの焼成層を、この完成したデカルの反対側
でそれぞれ、接続するのに使用することができる。
別の実施例である。前述のプロセスは、有機絶縁物質で
充填された、２つの導電金属層１３および１５が等しい
厚さでない導電デカルに集約される。すなわち、一方の
側は回路パターン１４およびスタッド接続部１２のため
に薄く、他方の側はスルーバイア・スタッド３１のため
に厚い。前述のように、本発明の方法は、２つの導電金
属層１３と１５とが等しい厚さとなる場合にも使用でき
る。プロセスは基本的に前述したものと同じであり、唯
一の相違は生産物の最終的な使用方法である。生産物は
、最終生産物の片側には回路パターンがないので、バイ
ア・スタッドのみを有するスルーバイア層として用いる
ことができる。図１４に示したように、絶縁体３９はバ
イア・スタッド６１を分離する。バイア・スタッド３１
と６１は、同じ物質あるいは異なる物質とすることがで
き、高さまたは厚さを等しいあるいは異ならせることが
できる。図１４に示したのは、完成した導電デカルの横
断面であり、両側の金属層の厚さは等しい。この生産物
は典型的な相互接続層として、焼成されたセラミック基
板を他の焼成されたセラミック基板に、あるいは焼成さ
れたセラミック基板をポリマ層またはポリマ基板に、あ
るいはポリマ層またはポリマ基板を他のポリマ層または
基板に接続するのに用いられる。図１５は、本発明の完
成した電気接続要素を、２つの基板すなわち電気デバイ
ス６５および７５に結合した実施例である。基板６５お
よび７５は、それぞれ、スタッド接続部６２および７２
を有することができる。同様に、基板６５が回路配線６
４を有することができ、あるいは基板７５が（図示して
ない）回路配線を有することができる。接続プロセスの
際、有機絶縁体３９は表面５２で絶縁体６９に接着し、
表面４２で絶縁体７９に接着する。完成したデカルは、
２つの回路層を、あるいは焼成された基板と回路層を、
あるいは２つの焼成層を、この完成したデカルの反対側
でそれぞれ、接続するのに使用することができる。
【００６２】本発明は特定の実施例について述べている
が、前述したところから当業者には、本発明の範囲を逸
脱することなく変形，変更が可能なことは明らかである
。
が、前述したところから当業者には、本発明の範囲を逸
脱することなく変形，変更が可能なことは明らかである
。
【００６３】
【発明の効果】本発明により、パッケージの構造的一体
性、またはデバイスの機能性を侵すことなく、導電デカ
ルを製造する新規な方法が得られる。
性、またはデバイスの機能性を侵すことなく、導電デカ
ルを製造する新規な方法が得られる。
【図１】導電エッチング停止層を有するデカルベースを
示す図である。
示す図である。
【図２】両面にレジスト・パターンを有するデカルベー
スを示す図である。
スを示す図である。
【図３】薄い電気導体の側のエッチング停止層を露出す
るためのデカルベースの部分エッチングを示す図である
。
るためのデカルベースの部分エッチングを示す図である
。
【図４】薄い電気導体の上面からのレジストの除去を示
す図である。
す図である。
【図５】部分エッチング・デカルベースの上面への接着
剥離物質の付与を示す図である。
剥離物質の付与を示す図である。
【図６】部分エッチング・デカルベース上の接着剥離物
質へのキャリアの設置を示す図である。
質へのキャリアの設置を示す図である。
【図７】デカルベースの厚い電気導体の側の完全なエッ
チングを示す図である。
チングを示す図である。
【図８】厚い電気導体の表面からのフォトレジストの除
去を示す図である。
去を示す図である。
【図９】露出されたエッチング停止層のエッチング除去
を示す図である。
を示す図である。
【図１０】デカルベースの厚い電気導体の間の領域への
有機絶縁物質の充填を示す図である。
有機絶縁物質の充填を示す図である。
【図１１】本発明の完成された導電デカルの一実施例で
ある。
ある。
【図１２】基板または他の層へのデカルの結合を示す図
である。
である。
【図１３】本発明のデカルに関するさらなる処理を示す
図である。
図である。
【図１４】本発明の完成した導電デカルの他の実施例を
示す図である。
示す図である。
【図１５】本発明の完成した導電デカルの実施例の、１
組の電気デバイスへの結合を示す図である。
組の電気デバイスへの結合を示す図である。
５ デカルベース
１３ 第１の導電物質
１５ 第２の導電物質
１１ 第３の導電物質（エッチング停止層）１２
スタッド接続部 １４ 回路配線 １６，２１，２３，３３，３５ 開口部１７，１９
フォトレジスト ２５ 接着剥離物質 ２９ キャリア ３１ バイア・スタッド ３９ 絶縁物質（スラリ）
スタッド接続部 １４ 回路配線 １６，２１，２３，３３，３５ 開口部１７，１９
フォトレジスト ２５ 接着剥離物質 ２９ キャリア ３１ バイア・スタッド ３９ 絶縁物質（スラリ）
Claims (9)
- 【請求項１】電気接続要素を製造する方法において、ａ
）少なくとも間に第３の導電物質を挟み、この第３の導
電物質と異なる物質よりなる、第１の導電物質と第２の
導電物質を有する導電基板を形成するステップと、ｂ）
前記第１の導電物質をパターニングおよびエッチングし
、前記第３の導電物質の少なくとも一部を露出し、前記
第１の導電物質の少なくとも１つの第１のアイランドを
形成するステップと、 ｃ）前記少なくとも１つの第１のアイランドに、支持部
材を固定するステップと、 ｄ）前記第２の導電物質をパターニングおよびエッチン
グし、前記第３の導電物質の少なくとも一部を露出し、
前記少なくとも１つの第１のアイランドの反対側にある
、前記第２の導電物質の少なくとも１つの第２のアイラ
ンドを形成するステップと、 ｅ）前記露出された第３の導電物質を除去するステップ
と、 ｆ）前記露出された第３の導電物質の除去によって形成
された領域に、有機絶縁物質を充填し、前記少なくとも
１つの第２のアイランドの少なくとも一部が前記有機絶
縁物質によって囲まれ、それによって、前記電気接続要
素を形成するステップと、 ｇ）前記支持部材を除去し、それによって前記電気接続
要素を形成するステップと、を含む電気接続要素の製造
方法。 - 【請求項２】前記第３の導電物質がエッチング停止物質
である、請求項１記載の電気接続要素の製造方法。 - 【請求項３】前記支持部材が、前記少なくとも１つの第
１のアイランドに、接着剤によって固定される、請求項
１記載の電気接続要素の製造方法。 - 【請求項４】前記有機絶縁物質が、ａｂｓ，フッ化ポリ
マ，フェノール樹脂，ポリカーボネート，ポリエステル
，ポリイミド，ポリオレフィン，ポリフッ化ビニリデン
，シリコン，不飽和線状脂肪族，ウレタン，ビニル，プ
ラスティック，またはそれらの化合物を含むグループか
ら選択される、請求項１記載の電気接続要素の製造方法
。 - 【請求項５】前記電気接続要素の１つのアイランドの少
なくとも一部が、導電要素に結合され、多層パッケージ
を形成する、請求項１記載の電気接続要素の製造方法。 - 【請求項６】ａ）少なくとも間に第３の導電物質を挟み
、この第３の導電物質と異なる物質よりなる、第１の導
電物質と第２の導電物質を有する導電基板を形成するス
テップと、 ｂ）前記第１の導電物質をパターニングおよびエッチン
グし、前記第３の導電物質の少なくとも一部を露出し、
前記第１の導電物質の少なくとも１つの第１のアイラン
ドを形成するステップと、 ｃ）前記少なくとも１つの第１のアイランドに、支持部
材を固定するステップと、 ｄ）前記第２の導電物質をパターニングおよびエッチン
グし、前記第３の導電物質の少なくとも一部を露出し、
前記少なくとも１つの第１のアイランドの反対側にある
、前記第２の導電物質の少なくとも１つの第２のアイラ
ンドを形成するステップと、 ｅ）前記少なくとも１つの第１のアイランドと前記少な
くとも１つの第２のアイランドによって被覆される第３
のアイランドを形成するために、前記露出した第３の導
電物質を除去するステップと、 ｆ）前記第１のアイランドおよび前記第２のアイランド
の少なくとも一部が前記有機絶縁物質によって囲まれる
ように、前記第１のアイランドと前記第３のアイランド
と前記第２のアイランドを、有機絶縁物質で充填するス
テップと、 ｇ）前記支持部材を除去し、それによって前記電気接続
要素を形成するステップと、を含む電気接続要素の製造
方法。 - 【請求項７】前記第３の導電物質はエッチング停止物質
である、請求項６記載の電気接続要素の製造方法。 - 【請求項８】導電パッケージを製造する方法において、
ａ）少なくとも間に第３の導電物質を挟み、この第３の
導電物質と異なる物質よりなる、第１の導電物質と第２
の導電物質を有する導電基板を形成するステップと、ｂ
）前記第１および前記第２の導電物質上にフォトレジス
トを設け、前記フォトレジストをパターニングするステ
ップと、 ｃ）前記第１の導電物質を前記パターニングされたフォ
トレジストを通してエッチングし、前記第３の導電物質
の少なくとも一部を露出し、前記第１の導電物質から複
数の第１のアイランドを形成するステップと、ｄ）前記
フォトレジストを前記第１のアイランドの表面から除去
するステップと、 ｅ）接着剤のブランケット層を前記第１のアイランドに
設けるステップと、 ｆ）前記接着剤によって、少なくとも１つの前記第１の
アイランドに、支持部材を接着するステップと、ｇ）前
記第２の導電物質を前記パターニングされたフォトレジ
ストを通してエッチングし、前記第３の導電物質の少な
くとも一部を露出させ、前記少なくとも１つは前記第１
のアイランドの少なくとも１つの反対側にある、複数の
第２のアイランドを前記第２の導電物質から形成するス
テップと、 ｈ）前記フォトレジストを前記第２のアイランドの表面
から除去するステップと、 ｉ）前記露出した第３の導電物質を除去するステップと
、 ｊ）前記アイランドの１つの少なくとも一部が有機絶縁
物質によって囲まれるように、前記露出した第３の電気
導電物質の除去によって形成される少なくとも１つの領
域を前記有機絶縁物質で充填するステップと、ｋ）前記
第２のアイランドの少なくとも１つを、導電モジュール
に固定するステップと、 ｌ）前記支持部材および接着剤の前記ブランケット層を
除去し、前記導電パッケージを形成するステップと、を
含む電気接続要素製造方法。 - 【請求項９】前記第３の導電物質がエッチング停止物質
である、請求項８記載の電気接続要素の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US665497 | 1991-03-06 | ||
| US07/665,497 US5116459A (en) | 1991-03-06 | 1991-03-06 | Processes for electrically conductive decals filled with organic insulator material |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04345779A true JPH04345779A (ja) | 1992-12-01 |
| JPH0736350B2 JPH0736350B2 (ja) | 1995-04-19 |
Family
ID=24670351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4030707A Expired - Lifetime JPH0736350B2 (ja) | 1991-03-06 | 1992-02-18 | 電気接続要素の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5116459A (ja) |
| JP (1) | JPH0736350B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355086A (ja) * | 1991-03-06 | 1992-12-09 | Internatl Business Mach Corp <Ibm> | 電気接続要素の製造方法 |
| JPH07221456A (ja) * | 1994-01-31 | 1995-08-18 | Hitachi Chem Co Ltd | 多層配線板の製造法 |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5487218A (en) * | 1994-11-21 | 1996-01-30 | International Business Machines Corporation | Method for making printed circuit boards with selectivity filled plated through holes |
| US5580604A (en) * | 1995-03-06 | 1996-12-03 | Chang; Chih C. | Method of manufacturing a hot-stamped decal |
| US5829124A (en) * | 1995-12-29 | 1998-11-03 | International Business Machines Corporation | Method for forming metallized patterns on the top surface of a printed circuit board |
| JP3171093B2 (ja) * | 1996-01-31 | 2001-05-28 | ソニー株式会社 | リードフレームの製造方法と半導体装置の製造方法 |
| US5620904A (en) * | 1996-03-15 | 1997-04-15 | Evergreen Solar, Inc. | Methods for forming wraparound electrical contacts on solar cells |
| US5986203A (en) * | 1996-06-27 | 1999-11-16 | Evergreen Solar, Inc. | Solar cell roof tile and method of forming same |
| US5741370A (en) * | 1996-06-27 | 1998-04-21 | Evergreen Solar, Inc. | Solar cell modules with improved backskin and methods for forming same |
| US5762720A (en) * | 1996-06-27 | 1998-06-09 | Evergreen Solar, Inc. | Solar cell modules with integral mounting structure and methods for forming same |
| US6110393A (en) * | 1996-10-09 | 2000-08-29 | Sandia Corporation | Epoxy bond and stop etch fabrication method |
| US6278053B1 (en) * | 1997-03-25 | 2001-08-21 | Evergreen Solar, Inc. | Decals and methods for providing an antireflective coating and metallization on a solar cell |
| US6114046A (en) * | 1997-07-24 | 2000-09-05 | Evergreen Solar, Inc. | Encapsulant material for solar cell module and laminated glass applications |
| US6187448B1 (en) | 1997-07-24 | 2001-02-13 | Evergreen Solar, Inc. | Encapsulant material for solar cell module and laminated glass applications |
| US6320116B1 (en) | 1997-09-26 | 2001-11-20 | Evergreen Solar, Inc. | Methods for improving polymeric materials for use in solar cell applications |
| US6166439A (en) * | 1997-12-30 | 2000-12-26 | Advanced Micro Devices, Inc. | Low dielectric constant material and method of application to isolate conductive lines |
| US6281452B1 (en) | 1998-12-03 | 2001-08-28 | International Business Machines Corporation | Multi-level thin-film electronic packaging structure and related method |
| US6090633A (en) * | 1999-09-22 | 2000-07-18 | International Business Machines Corporation | Multiple-plane pair thin-film structure and process of manufacture |
| US6739041B2 (en) * | 2000-05-26 | 2004-05-25 | Visteon Global Tech., Inc. | Circuit board and a method for making the same |
| US6729023B2 (en) * | 2000-05-26 | 2004-05-04 | Visteon Global Technologies, Inc. | Method for making a multi-layer circuit board assembly having air bridges supported by polymeric material |
| US6402970B1 (en) * | 2000-08-22 | 2002-06-11 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
| US6436734B1 (en) | 2000-08-22 | 2002-08-20 | Charles W. C. Lin | Method of making a support circuit for a semiconductor chip assembly |
| US6350386B1 (en) | 2000-09-20 | 2002-02-26 | Charles W. C. Lin | Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly |
| WO2002037565A2 (en) * | 2000-11-06 | 2002-05-10 | Mcnc | Method of connecting conductors on different levels of a microelectronic device and associated apparatus |
| US6593224B1 (en) | 2002-03-05 | 2003-07-15 | Bridge Semiconductor Corporation | Method of manufacturing a multilayer interconnect substrate |
| US7495179B2 (en) | 2003-10-06 | 2009-02-24 | Tessera, Inc. | Components with posts and pads |
| US8641913B2 (en) * | 2003-10-06 | 2014-02-04 | Tessera, Inc. | Fine pitch microcontacts and method for forming thereof |
| US7709968B2 (en) * | 2003-12-30 | 2010-05-04 | Tessera, Inc. | Micro pin grid array with pin motion isolation |
| WO2005074340A1 (ja) * | 2004-01-30 | 2005-08-11 | Ibiden Co., Ltd. | 多層プリント配線板及びその製造方法 |
| JP5259095B2 (ja) * | 2006-06-19 | 2013-08-07 | 新光電気工業株式会社 | 半導体装置 |
| US7923645B1 (en) | 2007-06-20 | 2011-04-12 | Amkor Technology, Inc. | Metal etch stop fabrication method and structure |
| US7951697B1 (en) | 2007-06-20 | 2011-05-31 | Amkor Technology, Inc. | Embedded die metal etch stop fabrication method and structure |
| CN101874296B (zh) | 2007-09-28 | 2015-08-26 | 泰塞拉公司 | 利用成对凸柱进行倒装芯片互连 |
| US7958626B1 (en) | 2007-10-25 | 2011-06-14 | Amkor Technology, Inc. | Embedded passive component network substrate fabrication method |
| KR100951449B1 (ko) * | 2008-01-03 | 2010-04-07 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
| US20100044860A1 (en) * | 2008-08-21 | 2010-02-25 | Tessera Interconnect Materials, Inc. | Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer |
| US8330272B2 (en) | 2010-07-08 | 2012-12-11 | Tessera, Inc. | Microelectronic packages with dual or multiple-etched flip-chip connectors |
| US8580607B2 (en) | 2010-07-27 | 2013-11-12 | Tessera, Inc. | Microelectronic packages with nanoparticle joining |
| US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
| US8853558B2 (en) | 2010-12-10 | 2014-10-07 | Tessera, Inc. | Interconnect structure |
| KR102082778B1 (ko) * | 2012-08-27 | 2020-03-02 | 삼성디스플레이 주식회사 | Ｆｐｃｂ 조립체 및 그것을 채용한 평판 표시 장치 |
| US9633971B2 (en) | 2015-07-10 | 2017-04-25 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| US10886250B2 (en) | 2015-07-10 | 2021-01-05 | Invensas Corporation | Structures and methods for low temperature bonding using nanoparticles |
| TWI910033B (zh) | 2016-10-27 | 2025-12-21 | 美商艾德亞半導體科技有限責任公司 | 用於低溫接合的結構和方法 |
| TW202618935A (zh) | 2020-12-30 | 2026-05-01 | 美商艾德亞半導體接合科技有限公司 | 具有導電特徵的結構以及形成此結構的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355086A (ja) * | 1991-03-06 | 1992-12-09 | Internatl Business Mach Corp <Ibm> | 電気接続要素の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL190034A (ja) * | 1953-08-17 | |||
| US3181986A (en) * | 1961-03-31 | 1965-05-04 | Intellux Inc | Method of making inlaid circuits |
| US3541222A (en) * | 1969-01-13 | 1970-11-17 | Bunker Ramo | Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making |
| US3683105A (en) * | 1970-10-13 | 1972-08-08 | Westinghouse Electric Corp | Microcircuit modular package |
| US4159222A (en) * | 1977-01-11 | 1979-06-26 | Pactel Corporation | Method of manufacturing high density fine line printed circuitry |
| US4606787A (en) * | 1982-03-04 | 1986-08-19 | Etd Technology, Inc. | Method and apparatus for manufacturing multi layer printed circuit boards |
| JPS60147192A (ja) * | 1984-01-11 | 1985-08-03 | 株式会社日立製作所 | プリント配線板の製造方法 |
| DK291184D0 (da) * | 1984-06-13 | 1984-06-13 | Boeegh Petersen Allan | Fremgangsmaade og indretning til test af kredsloebsplader |
| US4753694A (en) * | 1986-05-02 | 1988-06-28 | International Business Machines Corporation | Process for forming multilayered ceramic substrate having solid metal conductors |
| US4879156A (en) * | 1986-05-02 | 1989-11-07 | International Business Machines Corporation | Multilayered ceramic substrate having solid non-porous metal conductors |
| JP2702507B2 (ja) * | 1988-05-31 | 1998-01-21 | キヤノン株式会社 | 電気的接続部材及びその製造方法 |
-
1991
- 1991-03-06 US US07/665,497 patent/US5116459A/en not_active Expired - Fee Related
-
1992
- 1992-02-18 JP JP4030707A patent/JPH0736350B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355086A (ja) * | 1991-03-06 | 1992-12-09 | Internatl Business Mach Corp <Ibm> | 電気接続要素の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04355086A (ja) * | 1991-03-06 | 1992-12-09 | Internatl Business Mach Corp <Ibm> | 電気接続要素の製造方法 |
| JPH07221456A (ja) * | 1994-01-31 | 1995-08-18 | Hitachi Chem Co Ltd | 多層配線板の製造法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0736350B2 (ja) | 1995-04-19 |
| US5116459A (en) | 1992-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5116459A (en) | Processes for electrically conductive decals filled with organic insulator material | |
| US5108541A (en) | Processes for electrically conductive decals filled with inorganic insulator material | |
| US5817541A (en) | Methods of fabricating an HDMI decal chip scale package | |
| US5338900A (en) | Structures for electrically conductive decals filled with inorganic insulator material | |
| KR100548607B1 (ko) | 배선막간 접속용 부재, 그 제조방법 및 다층배선기판의제조방법 | |
| KR970023931A (ko) | 회로기판과 그 제조방법, 그 회로기판을 사용한 범프식 콘택트 헤드와 반도체부품 실장모듈 | |
| JPH04313247A (ja) | 同一平面の接触バンプを有する相互接続装置及びその製造方法 | |
| US4052787A (en) | Method of fabricating a beam lead flexible circuit | |
| CN101399210A (zh) | 基板制造方法 | |
| JP3953122B2 (ja) | 回路カード及びその製造方法 | |
| KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
| JP2002523789A (ja) | 金属の微細構造の製造方法および指紋を検出するためのセンサー装置の製造における該方法の適用 | |
| US5366794A (en) | Tape carrier for semiconductor apparatus | |
| CN112599424A (zh) | 一种超薄基板结构的制造方法 | |
| US5306872A (en) | Structures for electrically conductive decals filled with organic insulator material | |
| JPH10125818A (ja) | 半導体装置用基板並びに半導体装置及びそれらの製造方法 | |
| CN113314425A (zh) | 具有导通柱和内埋线路的基板及其制作方法 | |
| JPH05110229A (ja) | 電気接続要素 | |
| JP2002527906A (ja) | 電子モジュール、特に多層金属配線層を有するマルチチップ・モジュールおよびその製造方法 | |
| JPH04345780A (ja) | 電気接続要素 | |
| JPH03270292A (ja) | 多層配線板の製造方法 | |
| JP3140859B2 (ja) | 多層配線板の製造方法 | |
| JPH0438158B2 (ja) | ||
| JPH05198901A (ja) | プリント回路基板およびその製造方法 | |
| JP2715920B2 (ja) | 多層配線基板およびその製造方法 |