JPH04346348A - レジストパターン形成用マスクおよびレジストパターン形成方法 - Google Patents

レジストパターン形成用マスクおよびレジストパターン形成方法

Info

Publication number
JPH04346348A
JPH04346348A JP3119781A JP11978191A JPH04346348A JP H04346348 A JPH04346348 A JP H04346348A JP 3119781 A JP3119781 A JP 3119781A JP 11978191 A JP11978191 A JP 11978191A JP H04346348 A JPH04346348 A JP H04346348A
Authority
JP
Japan
Prior art keywords
resist pattern
pattern
forming
mask
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3119781A
Other languages
English (en)
Inventor
Yutaka Akami
豊 赤見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3119781A priority Critical patent/JPH04346348A/ja
Publication of JPH04346348A publication Critical patent/JPH04346348A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、下地層上にレジスト
パターンを形成するためのレジストパターン形成用マス
クおよびレジストパターン形成方法に関する。
【0002】
【従来の技術】図2は従来のレジストパターン形成方法
を示す断面工程図である。半導体基板1上の一面にレジ
ストを塗布し、該レジストに露光,現像等の写真製版処
理を施すと図2(a)のようなレジストパターン2が形
成される。
【0003】その後、レジストパターン2にベーク,キ
ュアリング等を施し、レジストパターン2を硬化させる
【0004】
【発明が解決しようとする課題】従来のレジストパター
ンは以上のような工程で形成されているので、ホール形
成工程など、レジスト残しパターンが大きなレジストパ
ターンを形成する場合、レジストパターン2の硬化時に
おいて2(b)に矢印に示すようなストレスがレジスト
膜内にたまり、このストレスによりレジストパターン2
と半導体基板1との密着性が低下するという問題点があ
った。
【0005】この発明は上記のような問題点を解決する
ためになされたもので、レジストパターンと下地層の密
着性の低下を防止することができるレジストパターン形
成用マスクおよびレジストパターン形成方法を得ること
を目的とする。
【0006】
【課題を解決するための手段】この発明に係るレジスト
パターン形成用マスクは、形成されるべきレジストパタ
ーンに対応して設けられメインパターンの周縁部を、狭
幅ストライプ状のサブパターンとしてあることを特徴と
する。
【0007】この発明に係るレジストパターン形成方法
は、パターン周縁部の表面に微小溝を有するレジストパ
ターンを形成する工程と、前記レジストパターンを硬化
する工程とを備えている。
【0008】
【作用】この発明に係るレジストパターン形成用マスク
においては、メインパターンの周縁部に狭幅ストライプ
状のサブパターンを設けたので、該マスクを用いてレジ
ストパターンを形成すると、メインパターンに対応して
形成されたレジストパターンのパターン周縁部の表面に
微小溝が形成され、この微小溝の存在によりレジストパ
ターン硬化時に発生するストレスが分散する。
【0009】この発明に係るレジストパターン形成方法
においては、パターン周縁部の表面の微小溝を有するレ
ジストパターンを形成する工程を設けたので、該微小溝
の存在によりレジストパターン硬化時に発生するストレ
スが分散する。
【0010】なお、この発明における「微小溝」とは、
レジストパターン現像時においては基板まで達しない程
度のサイズを有する溝のことをいう。また、「狭幅スト
ライプ」とは、レジストパターン形成時に上記のような
「微小溝」が得られるようなストライプのこうとをいう
【0011】
【実施例】図1はこの発明に係るレジストパターン形成
用マスクを用いてレジストパターンを形成する方法を示
す断面工程図である。以下、レジストパターンがポジ型
の場合について述べる。まず、レジストパターン形成用
マスクの構造について述べる。クロム面10には形成す
べきレジストパターン2に対応したメインパターン(遮
光部)12が形成されている。メインパターン12の周
縁部は、狭幅ストライプ状の透光部を有するサブパター
ン14とされている。この狭幅ストライプはメインパタ
ーン12の外周が伸びる方向(図1では紙面を貫く方向
)に平行に伸びている。サブパターン14における狭幅
ストライプの数は適宜に決定可能であるが、一般に複数
の狭幅ストライプを設ける方が好ましい。
【0012】このようなパターンを有するレジストパタ
ーン形成用マスク20を用いて半導体基板1上の一面に
塗布されたレジストにパターンを露光し、その後現像す
る。このときサブパターン14における狭幅ストライプ
の幅が十分狭いため、サブパターン14に対応する部分
のレジストは十分には露光されない。そのため、レジス
トパターン2を現像した際には、そのレジストパターン
2の周縁部の表面に図1(a)に示すよう複数の微小溝
2aが形成される。
【0013】次にレジストパターン2にベーク,キュア
リングを施し、レジストパターン2を硬化させる。レジ
ストパターン2の表面に微小溝2aが形成されているの
で、硬化時に発生するストレスは図1(b)に示す矢印
方向に分散する。そのため、レジストパターン2と半導
体基板1との密着性が低下することがない。
【0014】なお、上記実施例ではレジストパターン2
がポジ型の場合について説明したが、ネガ型の場合にも
この発明は適用できる。この場合マスク20のメインパ
ターン12とサブパターン14と光透過に対する特性を
反転させる必要がある。メインパターンの遮光部の周縁
部に狭幅透光ストライプを設けるのではなく、メインパ
ターンの透光部の周縁部に狭幅遮光ストライプを設ける
【0015】
【発明の効果】以上のようにこの発明に係るレジストパ
ターン形成用マスクによれば、メインパターンの周縁部
に狭幅ストライプ状のサブパターンを設けたので、該マ
スクを用いてレジストパターンを形成すると、メインパ
ターンに対応して形成されたレジストパターンのパター
ン周縁部の表面に微小溝が形成され、この微小溝の存在
によりレジストパターン硬化時に発生するストレスが分
散する。
【0016】この発明に係るレジストパターン形成方法
によれば、パターン周縁部の表面に微小溝を有するレジ
ストパターンを形成する工程を設けたので、レジストパ
ターン硬化時に発生するストレス微小溝の存在により分
散する。
【0017】したがって、レジストパターンの硬化時に
発生するストレスが分散するので、下地層とレジストパ
ターンとの密着性の低下を防止することができるという
効果がある。
【図面の簡単な説明】
【図1】この発明に係るレジストパターン形成方法を示
す断面工程図である。
【図2】従来のレジストパターン形成方法を示す断面工
程図である。
【符号の説明】
1  半導体基板 2  レジストパターン 2a  微小溝 12  メインパターン 14  サブパターン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  下地層上にレジストパターンを形成す
    るためのレジストパターン形成用マスクであって、前記
    レジストパターンに対応して設けられたメインパターン
    の周縁部を、狭幅ストライプ状のサブパターンとしてあ
    ることを特徴とするレジストパターン形成用マスク。
  2. 【請求項2】  下地層上にレジストパターンを形成す
    るためのレジストパターン形成方法であって、パターン
    周縁部の表面に微小溝を有するレジストパターンを前記
    下地層上に形成する工程と、前記レジストパターンを硬
    化する工程とを備えたレジストパターン形成方法。
JP3119781A 1991-05-24 1991-05-24 レジストパターン形成用マスクおよびレジストパターン形成方法 Pending JPH04346348A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3119781A JPH04346348A (ja) 1991-05-24 1991-05-24 レジストパターン形成用マスクおよびレジストパターン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3119781A JPH04346348A (ja) 1991-05-24 1991-05-24 レジストパターン形成用マスクおよびレジストパターン形成方法

Publications (1)

Publication Number Publication Date
JPH04346348A true JPH04346348A (ja) 1992-12-02

Family

ID=14770068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3119781A Pending JPH04346348A (ja) 1991-05-24 1991-05-24 レジストパターン形成用マスクおよびレジストパターン形成方法

Country Status (1)

Country Link
JP (1) JPH04346348A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027060A (ja) * 2007-07-23 2009-02-05 Nec Electronics Corp 半導体装置の製造方法
JP2009027062A (ja) * 2007-07-23 2009-02-05 Nec Electronics Corp 半導体装置の製造方法
US8137898B2 (en) 2007-07-23 2012-03-20 Renesas Electronics Corporation Method for manufacturing semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009027060A (ja) * 2007-07-23 2009-02-05 Nec Electronics Corp 半導体装置の製造方法
JP2009027062A (ja) * 2007-07-23 2009-02-05 Nec Electronics Corp 半導体装置の製造方法
US8137898B2 (en) 2007-07-23 2012-03-20 Renesas Electronics Corporation Method for manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
US5932378A (en) Phase shifting photomask fabrication method
US4419425A (en) Method for manufacturing color filter
JPH04346348A (ja) レジストパターン形成用マスクおよびレジストパターン形成方法
US6451511B1 (en) Method for forming-photoresist mask
KR100295049B1 (ko) 위상반전마스크제조방법
JP4834235B2 (ja) グレートーン露光用フォトマスク
JPH05217834A (ja) マスク上のlsiチップレイアウト方法
JPS6159830A (ja) 半導体装置の製造方法
US5747196A (en) Method of fabricating a phase-shift photomask
KR940005608B1 (ko) 위상반전마스크 제조방법
JP3122498B2 (ja) カラーフィルタの製造方法
US20200401036A1 (en) Mask and Method for preparing a Mask
JPS6156349A (ja) フオト・マスクの製造方法
JPS62245251A (ja) レジストパタ−ン形成方法
KR0165465B1 (ko) 단차를 갖는 구조물상에 균일한 콘택형성방법
JPH04273243A (ja) 位相シフトマスクとその製造方法
JPH085815A (ja) カラーフィルターの製造方法
JPH05165223A (ja) 微細レジストパターンの形成方法
JP2018180082A (ja) カラーフィルタの製造方法およびカラーフィルタ
JP2717841B2 (ja) パターンの形成方法
JPS61215544A (ja) パタ−ン形成方法
JP3108986B2 (ja) 位相シフトマスクの製造方法
KR20230140975A (ko) 증착 마스크 및 그 제조 방법
JPH08264533A (ja) パターン形成方法
KR101087785B1 (ko) 노광마스크 및 이를 이용한 반도체 소자의 형성 방법