JPH04347540A - コンピュータの電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータの電源回
路に関し、特に、メインスイッチがオフになった後もデ
ータを保持するための電力をコンピュータに供給するも
のに利用して有効な技術に関する。

【０００２】

【従来の技術】自動車等の車両の中には、各種センサの
信号に基づいてエンジンの駆動を制御するシステム等を
搭載したものがある。このようなシステムでは、コント
ローラとしてマイクロコンピュータが用いられている。 このマイクロコンピュータはロジック、プロセッサ、メ
モリー等を備えて構成されており、これらが有機的に連
携して各種の演算動作を行うことによって、エンジンの
駆動を制御するように構築されている。

【０００３】このような車載用のマイクロコンピュータ
は通常、自動車に搭載されたバッテリーから電力の供給
を受けて、各種演算を実行するように構成されている。 そして、従来、車載用バッテリーは通常１２Ｖや２４Ｖ
あるいはそれ以上の電源電圧となっているため、バッテ
リーとマイクロコンピュータとを結ぶ回路中に電圧レギ
ュレータを配置して、マイクロコンピュータの作動電圧
を５Ｖに降圧しており、例えば、通常動作時には５０ｍ
Ａの電流がマイクロコンピュータに供給され、データ保
持動作時には５ｍＡの電流がマイクロコンピュータに供
給されるようになっている。

【０００４】すなわち、電圧レギュレータによって、マ
イクロコンピュータに印加される電圧が一定電圧に保持
され、通常動作時にはレギュレータからの大電流に基づ
いてコンピュータが各種演算を実行する。そして、メイ
ンスイッチがオフとなった時には、これをマイクロコン
ピュータが検出して各種演算の通常動作からデータ保持
用動作の待機状態へと移行する。これにより、マイクロ
コンピュータの消費電流は著しく低下することになり、
車載用バッテリーの浪費が抑制される。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
コンピュータの電源回路においては、通常動作時および
データ保持動作時のいずれにも同一のレギュレータから
の電流がコンピュータに供給されているため、データ保
持動作時にレギュレータによりコンピュータへの供給電
流を小さくしても、レギュレータに常時流れている制御
電流を小さくすることはできず、その結果、レギュレー
タの制御電流とデータ保持用の電流とによって車載バッ
テリーが浪費されてしまう。そこで、データ保持動作時
の消費電力を小さく抑えることができるコンピュータの
電源回路の開発が要望されている。また、マイクロコン
ピュータには暴走監視のためにウォッチドッグ回路が付
設されており、ウォッチドッグ回路がコンピュータから
のクロック信号を受けて、コンピュータプログラムの暴
走時にリセット信号をコンピュータに供給するように構
成されている。しかし、ウォッチドッグ回路はメインス
イッチのオフによる電圧低下に伴ってリセット信号を出
力し、電圧が略０Ｖになるまでリセット状態を保持して
しまうことから、マイクロコンピュータのデータ保持動
作への移行を行うため、電源回路が複雑になるという不
都合がある。

【０００６】本発明の目的は、データ保持動作時の消費
電流を少なくすることができ、しかも、速やかにデータ
保持動作に移行することができるコンピュータの電源回
路を提供することにある。

【０００７】

【課題を解決するための手段】本発明に係るコンピュー
タの電源回路は、メインスイッチがオンのとき各種演算
動作を実行し、メインスイッチがオフのときにはデータ
保持動作を実行し、ウオッチドッグ回路からのリセット
信号によってリセット動作を実行するコンピュータにバ
ッテリーからの電力を供給するコンピュータの電源回路
において、前記バッテリーからの電力を前記メインスイ
ッチを介して受けて各種演算動作に必要な電力をコンピ
ュータに供給するとともに、指定の電力をウオッチドッ
グ回路に供給する第１レギュレータと、前記バッテリー
から電力の供給を直接受けてデータ保持動作に必要な電
力のみを前記コンピュータに供給する第２レギュレータ
と、前記メインスイッチがオフのときに前記コンピュー
タと前記ウオッチドッグ回路とを結ぶリセット信号ライ
ンを遮断するリセット信号ライン遮断手段とを備えてい
ることを特徴とする。

【０００８】

【作用】前記した手段によれば、コンピュータの通常動
作時には第１レギュレータからの電流がコンピュータに
供給される。そして、メインスイッチがオフとなってコ
ンピュータがデータ保持動作に移行した時には、第１レ
ギュレータはオフとなり、第２レギュレータからデータ
保持動作に必要な小電流のみがコンピュータに供給され
る。データ保持動作に必要な電流は各種演算動作に必要
な電流よりも小さい電流であるため、第２レギュレータ
の制御電流は小さく設定することができる。その結果、
データ保持動作時におけるバッテリーの消費電流を全体
的に小さく抑制することができる。さらにメインスイッ
チがオフとなったときにはコンピュータとウオッチドッ
グ回路とを結ぶリセット信号ラインが遮断されるため、
メインスイッチがオフとなって第１レギュレータの出力
電圧が除々に低下してウオッチドッグ回路からリセット
信号が発生しても、このリセット信号の伝送が阻止され
、コンピュータが短時間でストップモードの動作に移行
することができる。

【０００９】

【実施例】図１は本発明の一実施例であるコンピュータ
の電源回路を示す回路構成図である。

【００１０】本実施例において、本発明に係るコンピュ
ータの電源回路は、自動車等の車両に搭載されるシステ
ムのコントローラ用のマイクロコンピュータに電力を供
給するものとして構成されている。このコントローラの
中枢となるマイクロコンピュータ（以下、ＣＰＵという
。）１０は回路基盤（図示せず）上に実装されている。 このＣＰＵ１０は電源端子１１、ゲート端子１２、リセ
ット端子１３等の各種端子（一部の端子のみが図示され
ている。）を備えており、電源端子１１には自動車等の
車両に搭載されたバッテリー（以下、単にバッテリーと
いう。）１４からの電力が供給され、ゲート端子１２に
はメインスイッチ１５のオンオフ状態に関する信号が入
力され、リセット端子１３にはリセット信号が入力され
るようになっている。そして、バッテリー１４と電源端
子１１とを結ぶ回路中には、第１の回路として、メイン
スイッチ１５、第１ダイオード１６、第１コンデンサ１
７、第１レギュレータ１８、第２ダイオード２０が、ま
た、第２の回路として第２レギュレータ１９、第３ダイ
オード２１がそれぞれ設けられおり、メインスイッチ１
５とゲート端子１２との間には第１抵抗２２、第２抵抗
２３が設けられている。さらに、リセット端子１３と第
１レギュレータ１８との間にはトランジスタ２４、ウオ
ッチドッグ回路２５、第４ダイオード２６が設けられて
いる。

【００１１】第１レギュレータ１８は入力側がバッテリ
ー１４にメインスイッチ１５を介して接続されており、
出力側が第２ダイオード２０を介して電源端子１１に接
続されている。この第１レギュレータ１８はメインスイ
ッチ１５を介してバッテリー１４からの電力を受け、出
力電圧を例えば（以下、電圧、電流について同じ。）５
Ｖに保持した状態で、５０ｍＡの電流をＣＰＵ１０へ供
給することができるように構成されている。このとき、
第１レギュレータ１８にはそれ自身の制御電流として５
ｍＡ程度の電流が流れるようになっている。

【００１２】一方、第２レギュレータ１９は入力側がバ
ッテリー１４に直接接続され、出力側が第３ダイオード
２１を介して電源端子１１に接続されている。この第２
レギュレータ１９はバッテリー１４からの電力を受けて
データ保持動作に必要な電流として１ｍＡの小電流をＣ
ＰＵ１０へ供給することができるように構成されている
。このとき、第２レギュレータ１９にはそれ自身の制御
電流として０．１ｍＡの微小電流が流れるようになって
いる。すなわち、ＣＰＵ１０が各種演算動作を実行する
時には、バッテリー１４から５５ｍＡ程度の大電流が供
給され、ＣＰＵ１０がデータ保持動作を実行する時には
、１．１ｍＡ程度の小電流が供給されることになる。

【００１３】また、ＣＰＵ１０のゲート端子１２には、
第１抵抗２２および第２抵抗２３によって分圧された電
圧が印加されるようになっており、メインスイッチ１５
がオンの時にはＣＰＵ１０が各種演算動作を実行し、メ
インスイッチ１５がオフとなった時には、ゲート端子１
２に印加されるオフ信号によってＣＰＵ１０が自己制御
機能によりストップモードに移行し、データ保持動作を
実行するようになっている。

【００１４】トランジスタ２４はコレクタがリセット端
子１３に、ベースが第１抵抗２２と第２抵抗２３との接
続点に、エミッタがウオッチドッグ回路２３のリセット
信号発生端子２７にそれぞれ接続されている。ウオッチ
ドッグ回路２３の電源端子２８には第１レギュレータ１
８からの電力が第３ダイオード２６を介して供給されて
いる。そして、トランジスタ２４はメインスイッチ１５
がオンになったときに動作状態となって、リセット端子
１３とリセット信号発生端子２７とを結ぶリセット信号
ラインを形成し、メインスイッチ１５がオフとなったと
きには非動作状態となって、リセット信号ラインを遮断
するリセット信号ライン遮断手段を構成するようになっ
ている。

【００１５】次に作用を説明する。メインスイッチ１５
がオンのときには、ゲート端子１２に印加される電圧に
よってＣＰＵ１０が各種演算動作を実行する。このとき
、ＣＰＵ１０には第１レギュレータ１８から各種演算動
作に必要な電流として５０ｍＡ程度の大電流が供給され
る。

【００１６】次に、メインスイッチ１５がオフになると
、ゲート端子１２にオフ信号が入力されるため、ＣＰＵ
１０は自己制御機能によりストップモードに移行し、デ
ータ保持動作を実行する。このとき、メインスイッチ１
５がオフになるが、第１レギュレータ１８内部のコンデ
ンサ１７が放電することで所定時間、マイクロコンピュ
ータに制御電流が供給されることになる。したがって、
この放電電流によってＣＰＵ１０は通常動作からデータ
保持動作に移行することができる。その後は、ＣＰＵ１
０には第２レギュレータ１９からの小電流のみが供給さ
れることになる。しかも、第２レギュレータ１９の制御
電流は第１レギュレータ１８の制御電流よりも遙かに小
さいため、ＣＰＵ１０がデータ保持動作を実行する間の
バッテリー１４の消費電流は全体的に大幅に小さく抑制
されることになる。つまり、バッテリー１４の浪費は充
分に効果的に抑制されることになる。

【００１７】一方、メインスイッチ１５がオフとなった
時には、第１レギュレータ１８の出力電圧はコンデンサ
１７の放電により除々に低下する。この出力電圧がウォ
ッチドッグ回路２５の電源端子２８に入力されると、電
圧が低下し始めてから低下し切るまで、リセット信号発
生端子２７からリセット信号が出力され続ける。このリ
セット信号がＣＰＵ１０のリセット端子に入力され続け
ると、ＣＰＵ１０がストップモードに移行することがで
きなくなる。

【００１８】しかし、本実施例においては、メインスイ
ッチ１５がオフになった時には、リセット信号ライン遮
断手段としてのトランジスタ２４が即座にオフになって
リセット信号ラインが遮断されるため、ＣＰＵ１０には
リセット信号が入力されることがない。したがって、Ｃ
ＰＵ１０はメインスイッチ１５のオフを検出した後に、
自己制御機能が中断されることなく、速やかにストップ
モードの動作に移行することができる。

【００１９】なお、第１レギュレータ１８の入力側に接
続されたコンデンサ１７として大容量の電解コンデンサ
を使用することにより、メインスイッチ１５がオフとな
った時に、ＣＰＵ１０を短時間でストップモードに移行
させることが可能であるが、第１レギュレータ１８の入
力側に大容量の電解コンデンサを接続する構成ではコス
トアップになってしまう。

【００２０】なお、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において、種々
変更可能であることはいうまでもない。例えば、前記実
施例においては、自動車等の車両に搭載されたコンピュ
ータに使用した場合につき説明したが、本発明はこれに
限らず、携帯用のパーソナルコンピュータや電話用のマ
イクロコンピュータ等に接続されるコンピュータの電源
回路全般に適用することができる。

【００２１】

【発明の効果】以上説明したように、本発明によれば、
大電流用の第１レギュレータと小電流用の第２レギュレ
ータとを設け、コンピュータが各種演算動作を実行する
時には第１レギュレータからの大電流をコンピュータに
供給し、コンピュータがデータ保持動作を実行する時に
は第２レギュレータからの小電流を供給するように構成
したため、データ保持動作に伴う消費電流をきわめて小
さく抑制することができ、バッテリーの浪費を抑制する
ことができる。さらに、メインスイッチがオフとなった
時にはリセット信号ラインを即座に遮断するように構成
したため、メインスイッチがオフとなった後、短時間で
コンピュータがストップモードに移行することができる
。

【図面の簡単な説明】

【図１】本発明の一実施例であるコンピュータの電源回
路を示す回路図である。

【符号の説明】

１０…ＣＰＵ（コンピュータ）、１１…電源端子、１２
…ゲート端子、１３…リセット端子、１４…車載バッテ
リー、１５…メインスイッチ、１６…ダイオード、１７
…コンデンサ、１８…第１レギュレータ、１９…第２レ
ギュレータ、２０、２１…ダイオード、２２、２３…抵
抗、２４…トランジスタ（リセット信号ライン遮断手段
）、２５…ウオッチドッグ回路、２６…ダイオード、２
７…リセット信号発生端子、２８…電源端子。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　メインスイッチがオンのとき各種演算
   動作を実行し、メインスイッチがオフのときにはデータ
   保持動作を実行し、ウオッチドッグ回路からのリセット
   信号によりリセット動作を実行するコンピュータにバッ
   テリーからの電力を供給するコンピュータの電源回路に
   おいて、前記バッテリーからの電力を前記メインスイッ
   チを介して受けて各種演算動作に必要な電力をコンピュ
   ータに供給するとともに、指定の電力をウオッチドッグ
   回路に供給する第１レギュレータと、前記バッテリーか
   ら電力の供給を直接受けてデータ保持動作に必要な電力
   のみを前記コンピュータに供給する第２レギュレータと
   、前記メインスイッチがオフのときに前記コンピュータ
   と前記ウオッチドッグ回路とを結ぶリセット信号ライン
   を遮断するリセット信号ライン遮断手段とを備えている
   ことを特徴とするコンピュータの電源回路。