JPH04347541A - コンピュータの電源回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータの電源回
路に関し、特に、メインスイッチがオフになった後もデ
ータを保持するための電力をコンピュータに供給するも
のに利用して有効な技術に関する。

【０００２】

【従来の技術】自動車等の車両の中には、各種センサの
信号に基づいてエンジンの駆動を制御するシステム等を
搭載したものがある。このようなシステムでは、コント
ローラとしてマイクロコンピュータが用いられている。 このマイクロコンピュータはロジック、プロセッサ、メ
モリー等を備えて構成されており、これらが有機的に連
携して各種の演算動作を行うことによって、エンジンの
駆動を制御するように構築されている。

【０００３】このような車載用のマイクロコンピュータ
は通常、自動車に搭載されたバッテリーから電力の供給
を受けて、各種演算を実行するように構成されている。 そして、従来、車載用バッテリーは通常１２Ｖや２４Ｖ
あるいはそれ以上の電源電圧となっているため、バッテ
リーとマイクロコンピュータとを結ぶ回路中に電圧レギ
ュレータを配置してマイクロコンピュータの作動電圧を
５Ｖに降圧しており、例えば、通常動作時には５０ｍＡ
の電流がマイクロコンピュータに供給され、データ保持
動作時には５ｍＡの電流がマイクロコンピュータに供給
されるようになっている。

【０００４】すなわち、電圧レギュレータによって、マ
イクロコンピュータに印加される電圧が一定電圧に保持
され、通常動作時にはレギュレータからの大電流に基づ
いてコンピュータが各種演算を実行する。そして、メイ
ンスイッチがオフとなった時には、これをマイクロコン
ピュータが検出して各種演算の通常動作からデータ保持
用動作の待機状態へと移行する。これにより、マイクロ
コンピュータの消費電流は著しく低下することになり、
車載バッテリーの浪費が抑制される。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
コンピュータの電源回路においては、通常動作時および
データ保持動作時のいずれにも同一のレギュレータから
の電流がコンピュータに供給されているため、データ保
持動作時にレギュレータによりコンピュータへの供給電
流を小さくしても、レギュレータに常時流れている制御
電流を小さくすることはできず、その結果、レギュレー
タの制御電流とデータ保持用の電流とによって車載バッ
テリーが浪費されてしまう。そこで、データ保持動作時
の消費電力を小さく抑えることができるコンピュータの
電源回路の開発が要望されている。また、マイクロコン
ピュータには暴走監視のためにウォッチドッグ回路が付
設されており、ウォッチドッグ回路がコンピュータから
のクロック信号を受けてコンピュータプログラムの暴走
時にリセット信号をコンピュータに供給するように構成
されている。しかしながら、ウォッチドッグ回路はメイ
ンスイッチのオフによる電圧低下に伴ってリセット信号
を出力し、電圧が略０Ｖになるまでリセット状態を保持
してしまうことから、マイクロコンピュータのデータ保
持動作への移行を行うため、電源回路が複雑になるとい
う不都合がある。

【０００６】本発明の目的は、データ保持動作時の消費
電流を少なくすることができ、しかも、速やかにデータ
保持動作に移行することができるコンピュータの電源回
路を提供することにある。

【０００７】

【課題を解決するための手段】本発明に係るコンピュー
タの電源回路は、メインスイッチがオンのときには各種
演算動作を実行し、メインスイッチがオフのときにはデ
ータ保持動作を実行し、ウオッチドッグ回路からのリセ
ット信号によりリセット動作を実行するコンピュータに
バッテリーからの電力を供給するコンピュータの電源回
路において、前記バッテリーからの電力を前記メインス
イッチを介して受けて各種演算動作に必要な電力をコン
ピュータに供給するとともに、指定の電力をウオッチド
ッグ回路に供給する第１レギュレータと、前記バッテリ
ーから電力の供給を直接受けてデータ保持動作に必要な
電力のみを前記コンピュータに供給する第２レギュレー
タと、メインスイッチがオフのときに第１レギュレータ
とウオッチドッグ回路とを結ぶ電源ラインを遮断する電
源ライン遮断手段とを備えていることを特徴とする。

【０００８】

【作用】前記した手段によれば、コンピュータの通常動
作時には第１レギュレータからの電流がコンピュータに
供給される。そして、メインスイッチがオフとなってコ
ンピュータがデータ保持動作に移行した時には、第１レ
ギュレータはオフとなり、第２レギュレータからデータ
保持動作に必要な小電流のみがコンピュータに供給され
る。データ保持動作に必要な電流は各種演算動作に必要
な電流よりも小さい電流であるため、第２レギュレータ
の制御電流は小さく設定することができる。その結果、
データ保持動作時におけるバッテリーの消費電流を全体
的に小さく抑制することができる。さらに、メインスイ
ッチがオフとなったときには、第１レギュレータとウオ
ッチドッグ回路とを結ぶ電源ラインが即座に遮断される
ため、メインスイッチのオフ動作に応答して第１レギュ
レータの出力電圧が低下してウオッチドッグ回路からリ
セット信号が発生しても、このリセット信号の発生が短
時間で停止され、コンピュータが短時間でストップモー
ドの動作に移行することができる。

【０００９】

【実施例】図１は本発明の一実施例であるコンピュータ
の電源回路を示す回路構成図、図２はその作用を説明す
るための波形図である。

【００１０】本実施例において、本発明に係るコンピュ
ータの電源回路は自動車等の車両に搭載されるシステム
のコントローラ用のマイクロコンピュータに電力を供給
するものとして構成されている。このコントローラの中
枢となるマイクロコンピュータ（以下、ＣＰＵという。 ）１０は回路基盤（図示せず）上に実装されている。こ
のＣＰＵ１０は電源端子１１、ゲート端子１２リセット
端子１３、クロック端子１４等の各種端子（一部の端子
のみが図示されている。）を備えており、電源端子１１
には自動車等の車両に搭載されたバッテリー（以下、単
にバッテリーという。）１５からの電力が供給され、ゲ
ート端子１２にはメインスイッチ１６のオンオフ状態に
関する信号が入力されるようになっている。リセット端
子１３にはリセット信号が入力され、また、クロック端
子１４からはクロック信号が発生するようになっている
。

【００１１】そして、バッテリー１５と電源端子１１と
を結ぶ回路中には、第１の回路として、メインスイッチ
１６、第１レギュレータ１７、第１ダイオード１９、が
また、第２の回路として、第２レギュレータ１８、第２
ダイオード２０がそれぞれ設けられおり、メインスイッ
チ１６とゲート端子１２との間には、第１抵抗２１、第
２抵抗２２、第１トランジスタ２３が設けられている。 さらに、リセット端子１３と第１レギュレータ１７との
間には、第３ダイオード２４、第２トランジスタ２５、
ウオッチドッグ回路２６が設けられている。第２トラン
ジスタ２５はそのベースが第３抵抗３０を介してゲート
端子１２に接続されている。

【００１２】第１レギュレータ１７は入力側がバッテリ
ー１５にメインスイッチ１６を介して接続されており、
出力側が第１ダイオード１９を介して電源端子１１に接
続されている。この第１レギュレータ１７はメインスイ
ッチ１６を介してバッテリー１５からの電力を受け、出
力電圧を例えば（以下、電圧、電流について同じ。）５
Ｖに保持した状態で、５０ｍＡの電流をＣＰＵ１０へ供
給することができるように構成されている。このとき、
第１レギュレータ１７にはそれ自身の制御電流として５
ｍＡ程度の電流が流れるようになっている。

【００１３】一方、第２レギュレータ１８は入力側がバ
ッテリー１５に直接接続され、出力側が第２ダイオード
２０を介して電源端子１１に接続されている。この第２
レギュレータ１８はバッテリー１５からの電力を受けて
データ保持動作に必要な電流として１ｍＡの小電流をＣ
ＰＵ１０へ供給することができるように構成されている
。このとき、第２レギュレータ１８にはそれ自身の制御
電流として０．１ｍＡの微小電流が流れるようになって
いる。すなわち、ＣＰＵ１０が各種演算動作を実行する
時にはバッテリー１５から５５ｍＡ程度の大電流が供給
され、ＣＰＵ１０がデータ保持動作を実行する時には１
．１ｍＡ程度の小電流が供給されることになる。

【００１４】また、ＣＰＵ１０のゲート端子１２には、
第１抵抗２１および第２抵抗２２によって分圧された電
圧が印加されるようになっており、メインスイッチ１６
がオンの時にはＣＰＵ１０が各種演算動作を実行し、メ
インスイッチ１６がオフとなった時には、ゲート端子１
２に印加されるオフ信号によってＣＰＵ１０が自己制御
機能によりストップモードに移行し、データ保持動作を
実行するようになっている。

【００１５】第１トランジスタ２３はコレクタがゲート
端子１２に、ベースが第１抵抗２１と第２抵抗２２との
接続点に、エミッタが接地されている。そして、メイン
スイッチ１６がオンになったときには、第１抵抗２１と
第２抵抗２２とで分圧された電圧によって動作状態とな
ってゲート端子１２を接地し、メインスイッチ１６がオ
フとなったときには非動作状態となってゲート端子１２
にメインスイッチオフ信号を出力するようになっている
。

【００１６】ウオッチドッグ回路２６は電源端子２７、
リセット信号発生端子２８、クロック信号入力端子２９
を備えており、電源端子２７が第２トランジスタ２５の
コレクタに接続され、リセット信号発生端子２８がリセ
ット端子１３に接続され、クロック信号入力端子２９が
クロック端子１４に接続されている。また、第１レギュ
レータ１７と電源端子２７とを結ぶ電源ライン中には第
３ダイオード２４と第２トランジスタ２５が挿入されて
いる。

【００１７】そして、メインスイッチ１６がオンになっ
たときに第１トランジスタ２３がオンになったことを条
件として、第２トランジスタ２５がオンとなり、第１レ
ギュレータ１７からの電力が第３ダイオード２４、第２
トランジスタ２５を介して電源端子２７に供給されるよ
うになっている。さらに、メインスイッチ１６がオフと
なったときには、第１トランジスタ２３がオフとなるた
め、第１トランジスタ２３のオフに応答して第２トラン
ジスタ２５もオフとなり、第１レギュレータ１７と電源
端子２７とを結ぶ電源ラインが遮断されるようになって
いる。すなわち、第２トランジスタ２５は第１抵抗２１
、第２抵抗２２、第１トランジスタ２３、第３抵抗３０
と共に、電源ライン遮断手段を構成するようになってい
る。

【００１８】次に作用を説明する。メインスイッチ１６
がオンのときには、ゲート端子１２に印加される電圧に
よってＣＰＵ１０が各種演算動作を実行する。このとき
、ＣＰＵ１０には第１レギュレータ１７から各種演算動
作に必要な電流として５０ｍＡ程度の大電流が供給され
る。

【００１９】次に、メインスイッチ１６がオフになると
、ゲート端子１２にオフ信号が入力されるため、ＣＰＵ
１０は自己制御機能によりストップモードに移行し、デ
ータ保持動作を実行する。このとき、メインスイッチ１
６がオフになるが、第１レギュレータ１７内部のコンデ
ンサが放電することで所定時間、マイクロコンピュータ
に制御電流が供給されることになる。したがって、この
放電電流によってＣＰＵ１０は通常動作からデータ保持
動作に移行することができる。その後は、ＣＰＵ１０に
は第２レギュレータ１８からの小電流のみが供給される
ことになる。しかも、第２レギュレータ１８の制御電流
は第１レギュレータ１７の制御電流よりも遙かに小さい
ため、ＣＰＵ１０がデータ保持動作を実行する間におけ
るバッテリー１５の消費電流は全体的に大幅に小さく抑
制されることになる。つまり、バッテリー１５の浪費は
充分に効果的に抑制されることになる。

【００２０】一方、メインスイッチ１６がオフとなった
ときには、第１レギュレータ１７の出力電圧はコンデン
サの放電により除々に低下する。この出力電圧がそのま
まウォッチドッグ回路２６の電源端子２７に入力される
と、出力電圧が低下しきるまで、リセット信号発生端子
２８からリセット信号がＣＰＵ１０に出力されてしまう
ことになり、ＣＰＵ１０が自己制御機能によりデータ保
持動作に移行できなくなる。

【００２１】しかし、本実施例においては、図２に示さ
れているように、メインスイッチ１６がオフとなったと
きには、第１トランジスタ２３がオフとなることに応答
して第２トランジスタ２５が即座にオフとなって、第１
レギュレータ１７とウォッチドッグ回路２６の電源端子
２７とを結ぶ電源ラインが瞬時に遮断されるため、ウォ
ッチドッグ回路２６から発生するリセット信号のパルス
幅は約１ｍｓ程度となり、リセット信号の解除後からリ
セットされたＣＰＵ１０がメインスイッチ１６のオフを
検出してストップモードの動作に移行することができる
。このため、ＣＰＵ１０はウォッチドッグ回路２６のリ
セット信号に影響されることなくコンデンサの放電電流
によってストップモードに移行することができる。

【００２２】なお、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲において、種々
変更可能であることはいうまでもない。例えば、前記実
施例においては、自動車等の車両に搭載されたコンピュ
ータに使用した場合につき説明したが、本発明はこれに
限らず、携帯用のパーソナルコンピュータや電話用のマ
イクロコンピュータ等に接続されるコンピュータの電源
回路全般に適用することができる。

【００２３】

【発明の効果】以上説明したように、本発明によれば、
大電流用の第１レギュレータと小電流用の第２レギュレ
ータとを設け、コンピュータが各種演算動作を実行する
時には第１レギュレータからの大電流をコンピュータに
供給し、コンピュータがデータ保持動作を実行する時に
は第２レギュレータからの小電流を供給するように構成
したため、データ保持動作に伴う消費電流をきわめて小
さく抑制することができる。さらに、メインスイッチが
オフとなったときには、第１レギュレータとウオッチド
ッグ回路とを結ぶ電源ラインを即座に遮断するように構
成したため、メインスイッチがオフとなった後短時間で
コンピュータがストップモードに移行することができる
。

【図面の簡単な説明】

【図１】本発明の一実施例であるコンピュータの電源回
路を示す回路図である。

【図２】その作用を説明するための波形図である。

【符号の説明】

１０…ＣＰＵ（コンピュータ）、１１…電源端子、１２
…ゲート端子、１３…リセット端子、１４…クロック端
子、１５…バッテリー、１６…メインスイッチ、１７…
第１レギュレータ、１８…第２レギュレータ、１９、２
０…ダイオード、２１、２２…抵抗、２３…第１トラン
ジスタ、２４…ダイオード、２５…第２トランジスタ（
電源ライン遮断手段）、２６…ウオッチドッグ回路、２
７…電源端子、２８…リセット信号発生端子、２９…ク
ロック信号入力端子、３０…抵抗。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　メインスイッチがオンのときには各種
   演算動作を実行し、メインスイッチがオフのときにはデ
   ータ保持動作を実行し、ウオッチドッグ回路からのリセ
   ット信号によりリセット動作を実行するコンピュータに
   バッテリーからの電力を供給するコンピュータの電源回
   路において、前記バッテリーからの電力を前記メインス
   イッチを介して受けて各種演算動作に必要な電力をコン
   ピュータに供給するとともに、指定の電力をウオッチド
   ッグ回路に供給する第１レギュレータと、前記バッテリ
   ーから電力の供給を直接受けてデータ保持動作に必要な
   電力のみを前記コンピュータに供給する第２レギュレー
   タと、メインスイッチがオフのときに第１レギュレータ
   とウオッチドッグ回路とを結ぶ電源ラインを遮断する電
   源ライン遮断手段とを備えていることを特徴とするコン
   ピュータの電源回路。