JPH04347788A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH04347788A JPH04347788A JP3120352A JP12035291A JPH04347788A JP H04347788 A JPH04347788 A JP H04347788A JP 3120352 A JP3120352 A JP 3120352A JP 12035291 A JP12035291 A JP 12035291A JP H04347788 A JPH04347788 A JP H04347788A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- password
- circuit
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ（集積回路）メモ
リを内蔵したＩＣメモリカードに関するものである。
リを内蔵したＩＣメモリカードに関するものである。
【０００２】更に詳述すれば、本発明はデータを記憶す
るＩＣメモリと、データを不正に読み出されることを防
止するため、および、本体から該ＩＣメモリカードが純
正品であるかコピー品であるかを識別するための専用の
制御回路とを内蔵したＩＣメモリカードに関する。
るＩＣメモリと、データを不正に読み出されることを防
止するため、および、本体から該ＩＣメモリカードが純
正品であるかコピー品であるかを識別するための専用の
制御回路とを内蔵したＩＣメモリカードに関する。
【０００３】ここで純正品とは、正当な手段で製造され
たものを示し、コピー品とは、正当に該ＩＣメモリカー
ドを製造する権利を有しない第三者によって製造された
ものをいう。
たものを示し、コピー品とは、正当に該ＩＣメモリカー
ドを製造する権利を有しない第三者によって製造された
ものをいう。
【０００４】
【従来の技術】従来から、ＩＣメモリを内蔵したＩＣメ
モリカードとして、例えばマスクＲＯＭ，ＥＰ（ＯＴＰ
）ＲＯＭ，ＥＥＰＲＯＭ，ＳＲＡＭを内蔵したものが知
られている。
モリカードとして、例えばマスクＲＯＭ，ＥＰ（ＯＴＰ
）ＲＯＭ，ＥＥＰＲＯＭ，ＳＲＡＭを内蔵したものが知
られている。
【０００５】図１３は、２５６キロビットのＯＴＰ
ＲＯＭを使用したＩＣメモリカードの従来例について示
す。このような従来例において、例えば、カードの端子
配列をＤＩＰ ＩＣの端子配列に変換するような端子
変換アダプタ等を製作することにより、ＰＲＯＭプログ
ラマなどで簡単にデータの読み書き動作を行なうことが
できてしまう。
ＲＯＭを使用したＩＣメモリカードの従来例について示
す。このような従来例において、例えば、カードの端子
配列をＤＩＰ ＩＣの端子配列に変換するような端子
変換アダプタ等を製作することにより、ＰＲＯＭプログ
ラマなどで簡単にデータの読み書き動作を行なうことが
できてしまう。
【０００６】そのため、正当に該ＩＣメモリカードを製
造する権利を有しない第三者によってカード内のデータ
を読み出されてしまい、簡単にコピー品を製造されてし
まうおそれがあった。
造する権利を有しない第三者によってカード内のデータ
を読み出されてしまい、簡単にコピー品を製造されてし
まうおそれがあった。
【０００７】
【発明が解決しようとする課題】よって本発明の目的は
、データを不正に読み出されることを防止するため、お
よび、本体から該ＩＣメモリカードが純正品であるかコ
ピー品であるかを識別するための専用の制御回路とを内
蔵したＩＣメモリカードを提供することにある。
、データを不正に読み出されることを防止するため、お
よび、本体から該ＩＣメモリカードが純正品であるかコ
ピー品であるかを識別するための専用の制御回路とを内
蔵したＩＣメモリカードを提供することにある。
【０００８】
【課題を解決するための手段】本発明に係るＩＣメモリ
カードは、チップイネーブル端子に特定レベルの制御信
号が印加されたとき動作状態となるＩＣメモリを備えた
ＩＣメモリカードにおいて、本体装置側から供給された
複数のコントロール信号がパスワードの入力判定を指示
しているときにのみ、所定レベルの判定信号を出力する
コントロール信号判定手段と、前記判定信号の出力に応
答して、本体装置側から供給されるアドレス信号および
データ信号をそれぞれ保持する保持手段と、前記保持手
段に保持された信号が所定のパスワードに一致している
とき、一致信号を出力するパスワード判定手段と、前記
一致信号が出力された後に、前記ＩＣメモリへのアクセ
スを指示する信号が本体装置側から与えられたとき、当
該ＩＣメモリのチップイネーブル端子を特定レベルに設
定して該ＩＣメモリを動作状態にするメモリ制御手段と
を具備したものである。
カードは、チップイネーブル端子に特定レベルの制御信
号が印加されたとき動作状態となるＩＣメモリを備えた
ＩＣメモリカードにおいて、本体装置側から供給された
複数のコントロール信号がパスワードの入力判定を指示
しているときにのみ、所定レベルの判定信号を出力する
コントロール信号判定手段と、前記判定信号の出力に応
答して、本体装置側から供給されるアドレス信号および
データ信号をそれぞれ保持する保持手段と、前記保持手
段に保持された信号が所定のパスワードに一致している
とき、一致信号を出力するパスワード判定手段と、前記
一致信号が出力された後に、前記ＩＣメモリへのアクセ
スを指示する信号が本体装置側から与えられたとき、当
該ＩＣメモリのチップイネーブル端子を特定レベルに設
定して該ＩＣメモリを動作状態にするメモリ制御手段と
を具備したものである。
【０００９】また、本発明に係る他のＩＣメモリカード
は、チップイネーブル端子に特定レベルの制御信号が印
加されたとき動作状態となるＩＣメモリを備えたＩＣメ
モリカードにおいて、本体装置側から供給された複数の
コントロール信号がパスワードの入力判定を指示してい
るときにのみ、所定レベルの判定信号を出力するコント
ロール信号判定手段と、前記判定信号の出力に応答して
、本体装置側から供給されるアドレス信号およびデータ
信号をそれぞれ保持する保持手段と、前記保持手段に保
持された信号が複数種あるパスワードのいずれかに一致
しているとき、当該パスワードを特定するための一致信
号を出力するパスワード判定手段と、特定のカードＩＤ
情報を記憶しておくＩＤレジスタと、前記一致信号の種
別に応じて、前記ＩＣメモリへのアクセスもしくは前記
ＩＤレジスタの読み出しを可能に制御手段とを具備した
ものである。
は、チップイネーブル端子に特定レベルの制御信号が印
加されたとき動作状態となるＩＣメモリを備えたＩＣメ
モリカードにおいて、本体装置側から供給された複数の
コントロール信号がパスワードの入力判定を指示してい
るときにのみ、所定レベルの判定信号を出力するコント
ロール信号判定手段と、前記判定信号の出力に応答して
、本体装置側から供給されるアドレス信号およびデータ
信号をそれぞれ保持する保持手段と、前記保持手段に保
持された信号が複数種あるパスワードのいずれかに一致
しているとき、当該パスワードを特定するための一致信
号を出力するパスワード判定手段と、特定のカードＩＤ
情報を記憶しておくＩＤレジスタと、前記一致信号の種
別に応じて、前記ＩＣメモリへのアクセスもしくは前記
ＩＤレジスタの読み出しを可能に制御手段とを具備した
ものである。
【００１０】
【作用】本発明によれば、専用の制御回路の働きにより
、本体からパスワードに相当する特定の信号を入力しな
い限り、ＩＣメモリが動作状態にならないようにしてあ
るので、不正に第三者にデータを読み出されてコピー品
を製造されてしまうことを防止することができる。
、本体からパスワードに相当する特定の信号を入力しな
い限り、ＩＣメモリが動作状態にならないようにしてあ
るので、不正に第三者にデータを読み出されてコピー品
を製造されてしまうことを防止することができる。
【００１１】また本発明では、特定のパスワードが入力
されたときにのみ、ＩＣメモリカード特有のカードＩＤ
を読み出すことができる。
されたときにのみ、ＩＣメモリカード特有のカードＩＤ
を読み出すことができる。
【００１２】すなわち本発明では、データを記憶するＩ
Ｃメモリのほかに、不正にコピー品を製造されることを
防止するための専用の制御回路を搭載し、本体からパス
ワード入力しない限り、この専用の制御回路により当該
ＩＣメモリカードに固有なカードＩＤを読み出したり、
またＩＣメモリが動作状態とはならないようにし、ＩＣ
メモリへの読み書き動作をできなくしたところに特徴が
ある。ここで、パスワードとは、カードＩＤを読み出し
たり、ＩＣメモリを動作状態にして読み書きを可能にす
るための、特定の信号のことを表す。
Ｃメモリのほかに、不正にコピー品を製造されることを
防止するための専用の制御回路を搭載し、本体からパス
ワード入力しない限り、この専用の制御回路により当該
ＩＣメモリカードに固有なカードＩＤを読み出したり、
またＩＣメモリが動作状態とはならないようにし、ＩＣ
メモリへの読み書き動作をできなくしたところに特徴が
ある。ここで、パスワードとは、カードＩＤを読み出し
たり、ＩＣメモリを動作状態にして読み書きを可能にす
るための、特定の信号のことを表す。
【００１３】
【実施例】実施例１
図１は、本発明の第１の実施例を示すブロック図である
。また、図２および図３は、図１をより詳細に示した回
路図である。
。また、図２および図３は、図１をより詳細に示した回
路図である。
【００１４】図１および図２，図３に示した第１の実施
例では、ＩＣメモリカード端子とＩＣメモリメ７の間に
、コントロール信号判定回路１，アドレス信号保持回路
２，データ信号保持回路３，アドレスＸ判定回路４，デ
ータＤＸ判定回路５，反転ＣＥ出力制御回路６の６種類
の回路から構成される専用の制御回路が接続されている
。
例では、ＩＣメモリカード端子とＩＣメモリメ７の間に
、コントロール信号判定回路１，アドレス信号保持回路
２，データ信号保持回路３，アドレスＸ判定回路４，デ
ータＤＸ判定回路５，反転ＣＥ出力制御回路６の６種類
の回路から構成される専用の制御回路が接続されている
。
【００１５】本実施例におけるＩＣメモリ７には、２５
６キロビットのＯＴＰ ＲＯＭを用いており、図４の
メモリマップに示すようなメモリ構成としてある。
６キロビットのＯＴＰ ＲＯＭを用いており、図４の
メモリマップに示すようなメモリ構成としてある。
【００１６】また、このＩＣメモリ７を用いた際の動作
モードは、図５に示すとおりである。但し、本実施例に
おいて、通常のアクセス手法により（すなわち、各種コ
ントロール信号のレベルのみを設定することにより）、
ＩＣメモリ７へのアクセスを行うことは不可能である。 その詳細な理由は、以下に述べるとおりである。
モードは、図５に示すとおりである。但し、本実施例に
おいて、通常のアクセス手法により（すなわち、各種コ
ントロール信号のレベルのみを設定することにより）、
ＩＣメモリ７へのアクセスを行うことは不可能である。 その詳細な理由は、以下に述べるとおりである。
【００１７】図１〜図３において、Ａ１５はＩＣメモリ
側と専用の制御回路側とを切り換えるためのアドレス信
号であり、ＩＣメモリの最上位アドレス信号を使用して
いる。このＡ１５が“Ｌ”のときにはＩＣメモリ７のア
クセスが可能になり（図５参照。但し、直接的にアクセ
スすることは不可能であり、予めパスワードの入力が必
要となる。）、“Ｈ”のときにはパスワードの入力が可
能になる。
側と専用の制御回路側とを切り換えるためのアドレス信
号であり、ＩＣメモリの最上位アドレス信号を使用して
いる。このＡ１５が“Ｌ”のときにはＩＣメモリ７のア
クセスが可能になり（図５参照。但し、直接的にアクセ
スすることは不可能であり、予めパスワードの入力が必
要となる。）、“Ｈ”のときにはパスワードの入力が可
能になる。
【００１８】また、１はコントロール信号判定回路であ
り、Ａ１５が“Ｈ”レベルの時に、本体から書き込み命
令を出した時に“Ｌ”レベルが出力される。２および３
はアドレスおよびデータ信号の保持回路であり、コント
ロール信号判定回路１からの信号が“Ｌ”レベルから“
Ｈ”レベルに立ち上がるときに、そのとき入力されてき
たアドレスおよびデータの信号を保持する回路である。
り、Ａ１５が“Ｈ”レベルの時に、本体から書き込み命
令を出した時に“Ｌ”レベルが出力される。２および３
はアドレスおよびデータ信号の保持回路であり、コント
ロール信号判定回路１からの信号が“Ｌ”レベルから“
Ｈ”レベルに立ち上がるときに、そのとき入力されてき
たアドレスおよびデータの信号を保持する回路である。
【００１９】４および５はアドレスおよびデータ信号の
判定回路であり、アドレス信号保持回路２およびデータ
信号保持回路３で保持された信号が、それぞれＸ，ＤＸ
すなわちパスワードと一致するときのみ、それぞれ“Ｈ
”レベルを出力する。
判定回路であり、アドレス信号保持回路２およびデータ
信号保持回路３で保持された信号が、それぞれＸ，ＤＸ
すなわちパスワードと一致するときのみ、それぞれ“Ｈ
”レベルを出力する。
【００２０】６は、反転ＣＥ（チップイネーブル）出力
回路であり、判定回路４，５からの出力が“Ｈ”レベル
の時に、本体からＡ１５に“Ｌ”レベル、反転ＣＥに“
Ｌ”レベルを入力すると、ＩＣメモリ７の反転ＣＥ端子
に“Ｌ”レベルが入力されて、ＩＣメモリ７が動作状態
になり、ＩＣメモリを読み書き可能な状態にすることが
できる。
回路であり、判定回路４，５からの出力が“Ｈ”レベル
の時に、本体からＡ１５に“Ｌ”レベル、反転ＣＥに“
Ｌ”レベルを入力すると、ＩＣメモリ７の反転ＣＥ端子
に“Ｌ”レベルが入力されて、ＩＣメモリ７が動作状態
になり、ＩＣメモリを読み書き可能な状態にすることが
できる。
【００２１】したがって、本体からアドレスバスおよび
データバスにパスワードとなる特定の信号を入力する、
すなわち、特定番地Ｘに特定データＤＸを書き込む命令
を入力することによりはじめて、ＩＣメモリ７を動作状
態にすることができるようになり、ＩＣメモリ７への読
み書きが可能になる。
データバスにパスワードとなる特定の信号を入力する、
すなわち、特定番地Ｘに特定データＤＸを書き込む命令
を入力することによりはじめて、ＩＣメモリ７を動作状
態にすることができるようになり、ＩＣメモリ７への読
み書きが可能になる。
【００２２】このようにすれば、汎用の読み出し装置で
はデータを読み出すことができなくなるので、不正にコ
ピー品を製造されてしまうことを防止できる。
はデータを読み出すことができなくなるので、不正にコ
ピー品を製造されてしまうことを防止できる。
【００２３】以上述べたとおり、本実施例はＩＣメモリ
と、コントロール信号が特定の場合のみ出力信号が“Ｌ
”となるコントロール信号判定回路と、該コントロール
信号判定回路からの出力信号が“Ｌ”から“Ｈ”に切り
換わるときに、本体からのアドレス信号およびデータ信
号をそのまま出力信号として保持するアドレス信号保持
回路およびデータ信号保持回路と、該アドレス信号保持
回路およびデータ信号保持回路からの出力信号が特定の
場合のみ“Ｈ”レベルを出力するアドレス信号判定回路
およびデータ信号判定回路とを有し、該アドレス信号判
定回路およびデータ信号判定回路からの出力がすべて“
Ｈ”でかつ本体からのコントロール信号（反転ＣＥ）お
よびアドレス制御信号Ａ１５が“Ｌ”の場合のみ、ＩＣ
メモリの反転ＣＥ入力端子へ“Ｌ”信号を出力する反転
ＣＥ出力制御回路によって、ＩＣメモリへの読み書き動
作等が可能となる。
と、コントロール信号が特定の場合のみ出力信号が“Ｌ
”となるコントロール信号判定回路と、該コントロール
信号判定回路からの出力信号が“Ｌ”から“Ｈ”に切り
換わるときに、本体からのアドレス信号およびデータ信
号をそのまま出力信号として保持するアドレス信号保持
回路およびデータ信号保持回路と、該アドレス信号保持
回路およびデータ信号保持回路からの出力信号が特定の
場合のみ“Ｈ”レベルを出力するアドレス信号判定回路
およびデータ信号判定回路とを有し、該アドレス信号判
定回路およびデータ信号判定回路からの出力がすべて“
Ｈ”でかつ本体からのコントロール信号（反転ＣＥ）お
よびアドレス制御信号Ａ１５が“Ｌ”の場合のみ、ＩＣ
メモリの反転ＣＥ入力端子へ“Ｌ”信号を出力する反転
ＣＥ出力制御回路によって、ＩＣメモリへの読み書き動
作等が可能となる。
【００２４】すなわち、本体からパスワードを入力した
後でなければ、本体からＩＣメモリを動作させるために
、本体からコントロール信号（反転ＣＥ）を“Ｌ”を入
力しても、この専用の制御回路により、ＩＣメモリの反
転ＣＥ端子には“Ｈ”が入力されてＩＣメモリは動作状
態にはならず、読み書きを行うことはできない。そのた
め、パスワードを入力する機能を持った読み出し装置で
なければ、データを読み出すことができないので、汎用
の読み出し装置等で不正にデータを読み出されてしまう
ことを防止できる。
後でなければ、本体からＩＣメモリを動作させるために
、本体からコントロール信号（反転ＣＥ）を“Ｌ”を入
力しても、この専用の制御回路により、ＩＣメモリの反
転ＣＥ端子には“Ｈ”が入力されてＩＣメモリは動作状
態にはならず、読み書きを行うことはできない。そのた
め、パスワードを入力する機能を持った読み出し装置で
なければ、データを読み出すことができないので、汎用
の読み出し装置等で不正にデータを読み出されてしまう
ことを防止できる。
【００２５】なお、上述した第１の実施例においては、
専用の制御回路で反転ＣＥ信号を制御しているが、反転
ＯＥ（アウトプット・イネーブル）信号を制御すること
により、パスワード入力前は書き込みのみ可能で、パス
ワード入力により読み出しもできるようになるＩＣメモ
リカードを実現することも可能である。これを、反転Ｐ
ＧＭ信号で実施すると、前述の動作と逆に、パスワード
入力前は読み出しのみ可能で、パスワード入力により書
き込みもできるようになるＩＣメモリカードを実現する
ことも可能である。
専用の制御回路で反転ＣＥ信号を制御しているが、反転
ＯＥ（アウトプット・イネーブル）信号を制御すること
により、パスワード入力前は書き込みのみ可能で、パス
ワード入力により読み出しもできるようになるＩＣメモ
リカードを実現することも可能である。これを、反転Ｐ
ＧＭ信号で実施すると、前述の動作と逆に、パスワード
入力前は読み出しのみ可能で、パスワード入力により書
き込みもできるようになるＩＣメモリカードを実現する
ことも可能である。
【００２６】実施例２
上述した第１の実施例では、ＩＣメモリをアクセスする
のに先立って、パスワードを入力しなければならない構
成とした。ここで述べる第２の実施例では、上記メモリ
アクセスの他に、ＩＣメモリカード固有のカードＩＤを
パスワード入力によって読み出すよう構成したものであ
る。
のに先立って、パスワードを入力しなければならない構
成とした。ここで述べる第２の実施例では、上記メモリ
アクセスの他に、ＩＣメモリカード固有のカードＩＤを
パスワード入力によって読み出すよう構成したものであ
る。
【００２７】この第２の実施例は、ＩＣメモリと、コン
トロール信号が特定の場合のみ出力信号“Ｌ”となるコ
ントロール信号判定回路と、該コントロール信号判定回
路からの出力信号が“Ｌ”から“Ｈ”に切り換わるとき
に、本体からのアドレス信号およびデータ信号をそのま
ま出力信号として保持するアドレス信号保持回路および
データ信号保持回路と、該アドレス信号保持回路および
データ信号保持回路からの出力信号が特定の場合のみ“
Ｈ”レベルを出力するアドレス信号判定回路およびデー
タ信号判定回路とを有し、該アドレス信号判定回路およ
びデータ信号判定回路によって、カードＩＤの読み出し
およびＩＣメモリデータの読み書きを制御できることを
特徴とするものである。
トロール信号が特定の場合のみ出力信号“Ｌ”となるコ
ントロール信号判定回路と、該コントロール信号判定回
路からの出力信号が“Ｌ”から“Ｈ”に切り換わるとき
に、本体からのアドレス信号およびデータ信号をそのま
ま出力信号として保持するアドレス信号保持回路および
データ信号保持回路と、該アドレス信号保持回路および
データ信号保持回路からの出力信号が特定の場合のみ“
Ｈ”レベルを出力するアドレス信号判定回路およびデー
タ信号判定回路とを有し、該アドレス信号判定回路およ
びデータ信号判定回路によって、カードＩＤの読み出し
およびＩＣメモリデータの読み書きを制御できることを
特徴とするものである。
【００２８】更に詳述すれば、第２の実施例では、デー
タを記憶するＩＣメモリのほかに、データを不正に読み
出されることを防止するため、および、本体から該ＩＣ
メモリカードが純正品であるかコピー品であるかを識別
するための専用の制御回路を搭載し、本体からパスワー
ドＸ・Ｙ・Ｚを入力することにより、それぞれ、ＮＯＲ
ＭＡＬモード（ＩＣメモリの読み書き可能なモード）へ
の切り換え、ＩＤモード（カードＩＤ読み出し可能なモ
ード）への切り換え、カードＩＤの読み出しを行うこと
ができ、Ｘ・Ｙ・Ｚのいずれとも一致しないパスワード
を入力することにより、ＲＥＳＥＴモード（前述の３種
のいずれとも不可能なモード）への切り換えを行うこと
ができるところに特徴がある。
タを記憶するＩＣメモリのほかに、データを不正に読み
出されることを防止するため、および、本体から該ＩＣ
メモリカードが純正品であるかコピー品であるかを識別
するための専用の制御回路を搭載し、本体からパスワー
ドＸ・Ｙ・Ｚを入力することにより、それぞれ、ＮＯＲ
ＭＡＬモード（ＩＣメモリの読み書き可能なモード）へ
の切り換え、ＩＤモード（カードＩＤ読み出し可能なモ
ード）への切り換え、カードＩＤの読み出しを行うこと
ができ、Ｘ・Ｙ・Ｚのいずれとも一致しないパスワード
を入力することにより、ＲＥＳＥＴモード（前述の３種
のいずれとも不可能なモード）への切り換えを行うこと
ができるところに特徴がある。
【００２９】すなわち、図１１に示すように、本体から
パスワードＹを入力し、ＩＤモードに切り換えることに
より、この専用の制御回路内のＩＤ出力制御回路により
カードＩＤが出力可能状態となる。この状態の下で、パ
スワードＺを入力することにより、専用の制御回路内の
ＩＤレジスタよりカードＩＤが出力される。このカード
ＩＤを本体で識別することにより、純正品であるかコピ
ー品であるかを知ることができる。
パスワードＹを入力し、ＩＤモードに切り換えることに
より、この専用の制御回路内のＩＤ出力制御回路により
カードＩＤが出力可能状態となる。この状態の下で、パ
スワードＺを入力することにより、専用の制御回路内の
ＩＤレジスタよりカードＩＤが出力される。このカード
ＩＤを本体で識別することにより、純正品であるかコピ
ー品であるかを知ることができる。
【００３０】また、図１１に示すように本体からパスワ
ードＸを入力し、ＮＯＲＭＡＬモードに切り換えること
により、この専用の制御回路内の反転ＣＥ出力制御回路
によりＩＣメモリが動作状態となり、ＩＣメモリへの読
み書きを行うことができるようになる。
ードＸを入力し、ＮＯＲＭＡＬモードに切り換えること
により、この専用の制御回路内の反転ＣＥ出力制御回路
によりＩＣメモリが動作状態となり、ＩＣメモリへの読
み書きを行うことができるようになる。
【００３１】ここで、入力したパスワードがＸ・Ｙ・Ｚ
のいずれとも一致しない場合は、ＲＥＳＥＴモードに切
り換わり、カードＩＤ読み出し、ＩＣメモリ読み書き、
のいずれも行うことはできないモードとなる。
のいずれとも一致しない場合は、ＲＥＳＥＴモードに切
り換わり、カードＩＤ読み出し、ＩＣメモリ読み書き、
のいずれも行うことはできないモードとなる。
【００３２】このように、パスワードＸを入力しない限
り、この専用の制御回路によりＩＣメモリが動作状態と
はならず、ＩＣメモリへの読み書きを行うことができな
いので、汎用の読み出し装置等で不正にデータを読み出
されてしまい、コピー品を製造されてしまうことを防止
できる。
り、この専用の制御回路によりＩＣメモリが動作状態と
はならず、ＩＣメモリへの読み書きを行うことができな
いので、汎用の読み出し装置等で不正にデータを読み出
されてしまい、コピー品を製造されてしまうことを防止
できる。
【００３３】さらに、仮に何らかの方法でＩＣメモリの
データを読み出されてしまったとしても、カードＩＤを
識別する機能を本体に持たせておけば、正しいＩＤが出
力されない限り、本体で動作しないようにすることがで
きるので、コピー品を製造されたとしても、本体で動作
してしまうことを防止できる。
データを読み出されてしまったとしても、カードＩＤを
識別する機能を本体に持たせておけば、正しいＩＤが出
力されない限り、本体で動作しないようにすることがで
きるので、コピー品を製造されたとしても、本体で動作
してしまうことを防止できる。
【００３４】次に、図６〜図９を参照して、この第２の
実施例を詳細に説明する。
実施例を詳細に説明する。
【００３５】図６は第２の実施例全体を示すブロック図
、図７〜図９は図６をより詳細に示した回路図である。 これら各図において、符号１〜７は第１の実施例で述べ
た各要素と同じであり、本実施例では符号８〜１２の各
要素が新たに加えられている。
、図７〜図９は図６をより詳細に示した回路図である。 これら各図において、符号１〜７は第１の実施例で述べ
た各要素と同じであり、本実施例では符号８〜１２の各
要素が新たに加えられている。
【００３６】すなわち、ＩＣメモリカード端子とＩＣメ
モリ７の間に、コントロール信号判定回路１、アドレス
信号保持回路２、データ信号保持回路３、データＤＸ・
ＤＹ判定回路５，８、アドレスＸ・Ｙ・Ｚ判定回路４，
９，１０、反転ＣＥ出力制御回路６、ＩＤ出力制御回路
１２、ＩＤレジスタ１１の１１種類の回路から構成され
る専用の制御回路を接続している。
モリ７の間に、コントロール信号判定回路１、アドレス
信号保持回路２、データ信号保持回路３、データＤＸ・
ＤＹ判定回路５，８、アドレスＸ・Ｙ・Ｚ判定回路４，
９，１０、反転ＣＥ出力制御回路６、ＩＤ出力制御回路
１２、ＩＤレジスタ１１の１１種類の回路から構成され
る専用の制御回路を接続している。
【００３７】なお、ＩＣメモリ７としては第１の実施例
と同じく２５６キロビットのＯＴＰＲＯＭを使用してい
るが、そのメモリマップは図１０に示したとおりとなっ
ている。
と同じく２５６キロビットのＯＴＰＲＯＭを使用してい
るが、そのメモリマップは図１０に示したとおりとなっ
ている。
【００３８】このＩＣメモリ７に関する動作モードは、
図１２に示すとおりである。図１２と図５（第１の実施
例）との相違は、「ＩＤ読出し」モードが新たに追加さ
れている点である。
図１２に示すとおりである。図１２と図５（第１の実施
例）との相違は、「ＩＤ読出し」モードが新たに追加さ
れている点である。
【００３９】図６〜図９において、Ａ１５はＩＣメモリ
側と専用の制御回路側とを切り換えるためのアドレス信
号であり、ＩＣメモリの最上位アドレス信号を使用して
いる。このＡ１５が“Ｌ”のときにはＩＣメモリ７のア
クセスが可能になり、“Ｈ”のときにはパスワードの入
力、すなわち動作モードの切り換えおよびカードＩＤの
読み出しが可能になる。
側と専用の制御回路側とを切り換えるためのアドレス信
号であり、ＩＣメモリの最上位アドレス信号を使用して
いる。このＡ１５が“Ｌ”のときにはＩＣメモリ７のア
クセスが可能になり、“Ｈ”のときにはパスワードの入
力、すなわち動作モードの切り換えおよびカードＩＤの
読み出しが可能になる。
【００４０】また、１はコントロール信号判定回路であ
り、Ａ１５が“Ｈ”レベルの時に、本体から書き込み命
令を入力した時に“Ｌ”レベルを出力する。２および３
はアドレスおよびデータ信号の保持回路であり、コント
ロール信号判定回路１からの信号が“Ｌ”レベルから“
Ｈ”レベルに立ち上がるときに、そのとき入力されてき
たアドレスおよびデータの信号を保持する回路である。
り、Ａ１５が“Ｈ”レベルの時に、本体から書き込み命
令を入力した時に“Ｌ”レベルを出力する。２および３
はアドレスおよびデータ信号の保持回路であり、コント
ロール信号判定回路１からの信号が“Ｌ”レベルから“
Ｈ”レベルに立ち上がるときに、そのとき入力されてき
たアドレスおよびデータの信号を保持する回路である。
【００４１】４，９および５，８はアドレスおよびデー
タ信号の判定回路であり、アドレスおよびデータ信号保
持回路２，３で保持された信号が、それぞれパスワード
Ｘ，パスワードＹと一致するときのみ、それぞれ“Ｈ”
レベルを出力する。
タ信号の判定回路であり、アドレスおよびデータ信号保
持回路２，３で保持された信号が、それぞれパスワード
Ｘ，パスワードＹと一致するときのみ、それぞれ“Ｈ”
レベルを出力する。
【００４２】１０はアドレス信号判定回路であり、本体
からのアドレス信号が、パスワードＺと一致するときの
み、“Ｈ”レベルを出力する。
からのアドレス信号が、パスワードＺと一致するときの
み、“Ｈ”レベルを出力する。
【００４３】６は反転ＣＥ出力制御回路であり、判定回
路４，５からの入力が“Ｈ”レベルの場合に、本体から
Ａ１５に“Ｌ”レベル、反転ＣＥに“Ｌ”レベルを入力
したときに、ＩＣメモリ７の反転ＣＥ入力端に“Ｌ”レ
ベルを供給して、ＩＣメモリ７を動作状態にし、ＩＣメ
モリ７を読み書き可能な状態にする。
路４，５からの入力が“Ｈ”レベルの場合に、本体から
Ａ１５に“Ｌ”レベル、反転ＣＥに“Ｌ”レベルを入力
したときに、ＩＣメモリ７の反転ＣＥ入力端に“Ｌ”レ
ベルを供給して、ＩＣメモリ７を動作状態にし、ＩＣメ
モリ７を読み書き可能な状態にする。
【００４４】１２はＩＤ出力制御回路であり、判定回路
８，９からの入力が“Ｈ”レベルの時に、本体からＡ１
５に“Ｈ”レベル、反転ＣＥに“Ｌ”レベルを入力した
ときに、ＩＤレジスタ１１の反転ＣＥ入力端に“Ｌ”レ
ベルを供給して、ＩＤレジスタ１１をＩＤ出力可能状態
にし、カードＩＤを読み出し可能な状態にする。このと
き、アドレス判定回路１０より“Ｈ”レベル、本体から
反転ＯＥに“Ｌ”レベルを入力することにより、ＩＤレ
ジスタ１１よりカードＩＤが出力される。
８，９からの入力が“Ｈ”レベルの時に、本体からＡ１
５に“Ｈ”レベル、反転ＣＥに“Ｌ”レベルを入力した
ときに、ＩＤレジスタ１１の反転ＣＥ入力端に“Ｌ”レ
ベルを供給して、ＩＤレジスタ１１をＩＤ出力可能状態
にし、カードＩＤを読み出し可能な状態にする。このと
き、アドレス判定回路１０より“Ｈ”レベル、本体から
反転ＯＥに“Ｌ”レベルを入力することにより、ＩＤレ
ジスタ１１よりカードＩＤが出力される。
【００４５】したがって、本体からアドレスバスおよび
データバスにパスワードとなる特定の信号を入力するこ
とにより、動作モードの切り換えおよびカードＩＤの読
み出しをすることができる。
データバスにパスワードとなる特定の信号を入力するこ
とにより、動作モードの切り換えおよびカードＩＤの読
み出しをすることができる。
【００４６】ここで、パスワードとは、ＸおよびＹにつ
いては特定番地Ｘ（またはＹ）にデータＤＸ（またはＤ
Ｙ）を書き込む命令を本体から入力することを示し、Ｚ
については特定番地Ｚよりデータを読み出す命令を本体
から入力することをいう（図１１参照）。
いては特定番地Ｘ（またはＹ）にデータＤＸ（またはＤ
Ｙ）を書き込む命令を本体から入力することを示し、Ｚ
については特定番地Ｚよりデータを読み出す命令を本体
から入力することをいう（図１１参照）。
【００４７】すなわち、特定番地Ｘに特定データＤＸを
書き込む命令を入力することによりはじめて、ＩＣメモ
リ７を動作状態にすることができるようになり、ＩＣメ
モリ７の読み書きが可能になる。このようにすれば、汎
用の読み出し装置ではデータを読み出すことができなく
なるので、不正にコピー品を製造されてしまうことを防
止できる。
書き込む命令を入力することによりはじめて、ＩＣメモ
リ７を動作状態にすることができるようになり、ＩＣメ
モリ７の読み書きが可能になる。このようにすれば、汎
用の読み出し装置ではデータを読み出すことができなく
なるので、不正にコピー品を製造されてしまうことを防
止できる。
【００４８】また、特定番地Ｙに特定データＤＹを書き
込む命令を入力することによりはじめて、カードＩＤを
出力可能状態にすることができるようになり、カードＩ
Ｄの読み出しが可能になる。この状態の下で、特定番地
Ｚよりデータを読み出す命令を入力することにより、カ
ードＩＤを読み出すことができる。
込む命令を入力することによりはじめて、カードＩＤを
出力可能状態にすることができるようになり、カードＩ
Ｄの読み出しが可能になる。この状態の下で、特定番地
Ｚよりデータを読み出す命令を入力することにより、カ
ードＩＤを読み出すことができる。
【００４９】なお、上述した第２の実施例では専用の制
御回路で反転ＣＥ信号を制御しているが、反転ＯＥ信号
を制御することにより、パスワードＸ入力前は書き込み
のみ可能で、パスワードＸ入力により読み出しもできる
ようになるＩＣメモリカードを実現することも可能であ
る。これを、反転ＰＧＭ信号で実施すると、前述の動作
と逆に、パスワードＸ入力前は読み出しのみ可能で、パ
スワードＸ入力により書き込みもできるようになるＩＣ
メモリカードを実現することも可能である。
御回路で反転ＣＥ信号を制御しているが、反転ＯＥ信号
を制御することにより、パスワードＸ入力前は書き込み
のみ可能で、パスワードＸ入力により読み出しもできる
ようになるＩＣメモリカードを実現することも可能であ
る。これを、反転ＰＧＭ信号で実施すると、前述の動作
と逆に、パスワードＸ入力前は読み出しのみ可能で、パ
スワードＸ入力により書き込みもできるようになるＩＣ
メモリカードを実現することも可能である。
【００５０】
【発明の効果】以上説明したとおり本発明によれば、専
用の制御回路の働きにより、本体から所定のパスワード
を入力しない限り、ＩＣメモリが動作状態にならないよ
うにしてあるので、不正に第三者にデータを読み出され
てコピー品を製造されてしまうことを防止することがで
きる。
用の制御回路の働きにより、本体から所定のパスワード
を入力しない限り、ＩＣメモリが動作状態にならないよ
うにしてあるので、不正に第三者にデータを読み出され
てコピー品を製造されてしまうことを防止することがで
きる。
【００５１】また、本体側から特定のパスワードを入力
しない限り、カードＩＤを読み出せないようにしてある
ので、不正に第三者にデータを読み出されてコピー品を
製造されてしまったとしても、正しいカードＩＤが出力
されているかどうかを識別する機能を本体に付加するこ
とにより、コピー品が本体で動作してしまうことを防止
でき、コピー品としての意味をなくすことができる。
しない限り、カードＩＤを読み出せないようにしてある
ので、不正に第三者にデータを読み出されてコピー品を
製造されてしまったとしても、正しいカードＩＤが出力
されているかどうかを識別する機能を本体に付加するこ
とにより、コピー品が本体で動作してしまうことを防止
でき、コピー品としての意味をなくすことができる。
【図１】本発明の第１の実施例を示すブロック図である
。
。
【図２】第１の実施例の詳細な回路図である。
【図３】第１の実施例の詳細な回路図である。
【図４】第１の実施例におけるメモリマップ（ＩＣメモ
リが２５６キロビットのＯＴＰＲＯＭの場合）を示す図
である。
リが２５６キロビットのＯＴＰＲＯＭの場合）を示す図
である。
【図５】第１の実施例におけるＩＣメモリの動作モード
を示す図である。
を示す図である。
【図６】本発明の第２の実施例を示すブロック図である
。
。
【図７】第２の実施例の詳細な回路図である。
【図８】第２の実施例の詳細な回路図である。
【図９】第２の実施例の詳細な回路図である。
【図１０】第２の実施例におけるメモリマップ（ＩＣメ
モリが２５６キロビットのＯＴＰＲＯＭの場合）を示す
図である。
モリが２５６キロビットのＯＴＰＲＯＭの場合）を示す
図である。
【図１１】第２の実施例における動作モードを示す図で
ある。
ある。
【図１２】第２の実施例における動作モードを示す図で
ある。
ある。
【図１３】従来技術の説明図である。
１ コントロール信号判定回路
２ アドレス信号保持回路
３ データ信号保持回路
４ アドレスＸ判定回路
５ データＤＸ判定回路
６ 反転ＣＥ出力制御回路
７ ＩＣメモリ
８ データＤＹ判定回路
９ アドレスＹ判定回路
１０ アドレスＺ判定回路
１１ ＩＤレジスタ
１２ ＩＤ出力制御回路
Claims (2)
- 【請求項１】 チップイネーブル端子に特定レベルの
制御信号が印加されたとき動作状態となるＩＣメモリを
備えたＩＣメモリカードにおいて、本体装置側から供給
された複数のコントロール信号がパスワードの入力判定
を指示しているときにのみ、所定レベルの判定信号を出
力するコントロール信号判定手段と、前記判定信号の出
力に応答して、本体装置側から供給されるアドレス信号
およびデータ信号をそれぞれ保持する保持手段と、前記
保持手段に保持された信号が所定のパスワードに一致し
ているとき、一致信号を出力するパスワード判定手段と
、前記一致信号が出力された後に、前記ＩＣメモリへの
アクセスを指示する信号が本体装置側から与えられたと
き、当該ＩＣメモリのチップイネーブル端子を特定レベ
ルに設定して該ＩＣメモリを動作状態にするメモリ制御
手段とを具備したことを特徴とするＩＣメモリカード。 - 【請求項２】 チップイネーブル端子に特定レベルの
制御信号が印加されたとき動作状態となるＩＣメモリを
備えたＩＣメモリカードにおいて、本体装置側から供給
された複数のコントロール信号がパスワードの入力判定
を指示しているときにのみ、所定レベルの判定信号を出
力するコントロール信号判定手段と、前記判定信号の出
力に応答して、本体装置側から供給されるアドレス信号
およびデータ信号をそれぞれ保持する保持手段と、前記
保持手段に保持された信号が複数種あるパスワードのい
ずれかに一致しているとき、当該パスワードを特定する
ための一致信号を出力するパスワード判定手段と、特定
のカードＩＤ情報を記憶しておくＩＤレジスタと、前記
一致信号の種別に応じて、前記ＩＣメモリへのアクセス
もしくは前記ＩＤレジスタの読み出しを可能にする制御
手段とを具備したことを特徴とするＩＣメモリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120352A JPH04347788A (ja) | 1991-05-24 | 1991-05-24 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3120352A JPH04347788A (ja) | 1991-05-24 | 1991-05-24 | Ｉｃメモリカード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04347788A true JPH04347788A (ja) | 1992-12-02 |
Family
ID=14784099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3120352A Pending JPH04347788A (ja) | 1991-05-24 | 1991-05-24 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04347788A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07205528A (ja) * | 1993-12-31 | 1995-08-08 | Samsung Electronics Co Ltd | 印刷装置のロックアウトシステム |
-
1991
- 1991-05-24 JP JP3120352A patent/JPH04347788A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07205528A (ja) * | 1993-12-31 | 1995-08-08 | Samsung Electronics Co Ltd | 印刷装置のロックアウトシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5056009A (en) | IC memory card incorporating software copy protection | |
| US5206938A (en) | Ic card with memory area protection based on address line restriction | |
| CA1208803A (en) | Method for checking storage protection and a circuit for carrying out the same | |
| US5089951A (en) | Microcomputer incorporating memory | |
| US20020166034A1 (en) | Protection circuit for preventing unauthorized access to the memory device of a processor | |
| JP3025842B2 (ja) | マイクロプロセッサを備える電子システムのメモリ領域を保護するための装置 | |
| JPH04347788A (ja) | Ｉｃメモリカード | |
| JP2929696B2 (ja) | シングルチップマイクロコンピュータ | |
| JPH0697442B2 (ja) | マイクロコンピユ−タ | |
| JP2001043140A (ja) | メモリアクセス制御回路 | |
| JPS6126700B2 (ja) | ||
| JPS62251857A (ja) | メモリ制御方式 | |
| JP2619671B2 (ja) | メモリ制御回路 | |
| JPS58208999A (ja) | メモリ装置 | |
| JPH0378196A (ja) | 半導体集積回路 | |
| JPH04304540A (ja) | 半導体記憶回路 | |
| JPS60140449A (ja) | メモリ保護方式 | |
| JPS6393059A (ja) | メモリカ−ド | |
| JPS63301390A (ja) | Ｉｃカ−ド | |
| JPH02301846A (ja) | 半導体記憶素子 | |
| JPS6052462B2 (ja) | メモリ制御方式 | |
| JPH1185620A (ja) | 不揮発性メモリ内蔵マイクロコンピュータ | |
| JPH0528050A (ja) | メモリ−ｉｃカードのコピープロテクト方法及び回路 | |
| JPS62126455A (ja) | 入出力ポ−ト | |
| JPS6285357A (ja) | メモリ保護装置 |