JPH04347913A - 直流帰還増幅器 - Google Patents
直流帰還増幅器Info
- Publication number
- JPH04347913A JPH04347913A JP133291A JP133291A JPH04347913A JP H04347913 A JPH04347913 A JP H04347913A JP 133291 A JP133291 A JP 133291A JP 133291 A JP133291 A JP 133291A JP H04347913 A JPH04347913 A JP H04347913A
- Authority
- JP
- Japan
- Prior art keywords
- comparator
- transistor
- amplifier
- emitter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、直流帰還増幅器に関し
、特に、周波数特性およびＳ／Ｎ比を改善した直流帰還
増幅器に関する。
、特に、周波数特性およびＳ／Ｎ比を改善した直流帰還
増幅器に関する。
【０００２】
【従来の技術】従来の直流帰還増幅器の一例の回路図を
図２に示す。この直流帰還増幅器は、図２に示すように
、出力端子１を出力とするバイポーラトランジスタ（以
後単にトランジスタと記す）Ｑ１ および抵抗１ から
なるエミッタ接地増幅器２、負荷抵抗Ｒ２ 、出力端子
１および基準電圧端子３を入力とするコンパレータ４、
充電用のコンデンサＣ、並びにトランジスタＱ２ およ
びＱ３ とからなる。
図２に示す。この直流帰還増幅器は、図２に示すように
、出力端子１を出力とするバイポーラトランジスタ（以
後単にトランジスタと記す）Ｑ１ および抵抗１ から
なるエミッタ接地増幅器２、負荷抵抗Ｒ２ 、出力端子
１および基準電圧端子３を入力とするコンパレータ４、
充電用のコンデンサＣ、並びにトランジスタＱ２ およ
びＱ３ とからなる。
【０００３】以下にこの直流帰還増幅器の動作の説明を
行なう。
行なう。
【０００４】この従来の直流帰還増幅器では、基準電圧
端子３の電位と出力端子１の電位との差電圧がコンパレ
ータ４の入力に印加される。このコンパレータ４は制御
端子５から入力される制御信号によってオン・オフされ
、出力は電流出力形式で出力される。
端子３の電位と出力端子１の電位との差電圧がコンパレ
ータ４の入力に印加される。このコンパレータ４は制御
端子５から入力される制御信号によってオン・オフされ
、出力は電流出力形式で出力される。
【０００５】コンデンサＣは、コンパレータ４がオン状
態の時、コンパレータ４への差電圧入力に応じて充電ま
たは放電される。ここで、制御端子５には所定のパルス
が入力され、このパルスがハイレベルであるかロウレベ
ルであるかに応じてコンパレータ４がオン状態またはオ
フ状態となる。
態の時、コンパレータ４への差電圧入力に応じて充電ま
たは放電される。ここで、制御端子５には所定のパルス
が入力され、このパルスがハイレベルであるかロウレベ
ルであるかに応じてコンパレータ４がオン状態またはオ
フ状態となる。
【０００６】コンパレータ４がオフ状態の時には、コン
デンサＣの電荷はトランジスタＱ２ のベース電流で放
電されることになるが、トランジスタＱ２ およびＱ３
がダーリントン構成となっているので、トランジスタ
Ｑ２ のベース電流が非常に小さく、コンデンサＣの電
位はホールドされる。
デンサＣの電荷はトランジスタＱ２ のベース電流で放
電されることになるが、トランジスタＱ２ およびＱ３
がダーリントン構成となっているので、トランジスタ
Ｑ２ のベース電流が非常に小さく、コンデンサＣの電
位はホールドされる。
【０００７】また、制御端子５への制御パルスによって
コンパレータ４がオン状態にある時は、コンデンサＣに
は、出力端子１と基準電圧端子３との間の電位差に応じ
てコンパレータ４の出力からの充電電流または放電電流
が流れ、トランジスタＱ２ のベース電位が変化する。
コンパレータ４がオン状態にある時は、コンデンサＣに
は、出力端子１と基準電圧端子３との間の電位差に応じ
てコンパレータ４の出力からの充電電流または放電電流
が流れ、トランジスタＱ２ のベース電位が変化する。
【０００８】ここで、コンパレータ４並びにトランジス
タＱ２ およびＱ３ は直流的に負帰還回路を形成して
いるため、制御端子５への入力パルスの数の増加に伴っ
て出力端子１の電位は限りなく基準電圧端子３の電位に
近ずくことになる。
タＱ２ およびＱ３ は直流的に負帰還回路を形成して
いるため、制御端子５への入力パルスの数の増加に伴っ
て出力端子１の電位は限りなく基準電圧端子３の電位に
近ずくことになる。
【０００９】
【発明が解決しようとする課題】従来の直流帰還増幅器
では、上述のように直流帰還が形成されるが大きく２つ
の欠点があった。以下にその説明を行なう。
では、上述のように直流帰還が形成されるが大きく２つ
の欠点があった。以下にその説明を行なう。
【００１０】第１の欠点は、出力端子１にトランジスタ
Ｑ３ のコレクタ・接地間の寄生容量が付くことによっ
てエミッタ接地増幅器２の周波数特性が劣化してしまう
ことである。
Ｑ３ のコレクタ・接地間の寄生容量が付くことによっ
てエミッタ接地増幅器２の周波数特性が劣化してしまう
ことである。
【００１１】この寄生容量は、場合によっては３〜４ｐ
Ｆの値となり、負荷抵抗Ｒ２ と相まって、エミッタ接
地増幅器２の電圧利得の−３ｄＢ遮断周波数が３〜５Ｍ
Ｈｚ程度となってしまうことがある。
Ｆの値となり、負荷抵抗Ｒ２ と相まって、エミッタ接
地増幅器２の電圧利得の−３ｄＢ遮断周波数が３〜５Ｍ
Ｈｚ程度となってしまうことがある。
【００１２】第２の欠点は、トランジスタＱ２ および
Ｑ３ が等価的に高利得のエミッタ接地増幅器を構成し
ているため、コンパレータ４並びにトランジスタＱ２
およびＱ３ で発生するノイズ成分が増幅されて出力端
子１に表れ、結果としてエミッタ接地増幅器２のＳ／Ｎ
比を劣化させてしまうことである。
Ｑ３ が等価的に高利得のエミッタ接地増幅器を構成し
ているため、コンパレータ４並びにトランジスタＱ２
およびＱ３ で発生するノイズ成分が増幅されて出力端
子１に表れ、結果としてエミッタ接地増幅器２のＳ／Ｎ
比を劣化させてしまうことである。
【００１３】以上の周波数特性およびＳ／Ｎ比の劣化は
、この直流帰還増幅器を、例えば画像信号処理部に用い
た場合、画質の劣化を招くこととなり、大きな問題であ
る。
、この直流帰還増幅器を、例えば画像信号処理部に用い
た場合、画質の劣化を招くこととなり、大きな問題であ
る。
【００１４】本発明は、従来の直流帰還増幅器が持つ上
記の２つの欠点を大幅に改善することを目的とする。
記の２つの欠点を大幅に改善することを目的とする。
【００１５】
【課題を解決するための手段】本発明の直流帰還増幅器
は、ベース・エミッタ間に入力信号が入力され、コレク
タを出力端とする第１のバイポーラトランジスタからな
る増幅器と、動作状態が外部からの制御信号によって制
御され、非反転入力端には外部からの基準電位が入力さ
れ反転入力端には前記増幅器の出力が入力されて前記増
幅器の出力と前記基準電位とを比較するコンパレータと
、一端が接地に接続された容量と、コレクタが電源端子
に接続された第２のバイポーラトランジスタとを含み、
前記コンパレータの出力が、前記容量の他端と前記第２
のバイポーラトランジスタのベースとに接続され、前記
第２のバイポーラトランジスタのエミッタが、抵抗を介
して前記第１のバイパーラトランジスタのコレクタに接
続されていることを特徴とする。
は、ベース・エミッタ間に入力信号が入力され、コレク
タを出力端とする第１のバイポーラトランジスタからな
る増幅器と、動作状態が外部からの制御信号によって制
御され、非反転入力端には外部からの基準電位が入力さ
れ反転入力端には前記増幅器の出力が入力されて前記増
幅器の出力と前記基準電位とを比較するコンパレータと
、一端が接地に接続された容量と、コレクタが電源端子
に接続された第２のバイポーラトランジスタとを含み、
前記コンパレータの出力が、前記容量の他端と前記第２
のバイポーラトランジスタのベースとに接続され、前記
第２のバイポーラトランジスタのエミッタが、抵抗を介
して前記第１のバイパーラトランジスタのコレクタに接
続されていることを特徴とする。
【００１６】
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１は、本発明の一実施例の回路
図である。
を参照して説明する。図１は、本発明の一実施例の回路
図である。
【００１７】本実施例が、図２に示す従来の直流帰還増
幅器と異なるのは、コンパレータ４出力端に接続される
ダーリントントランジスタの部分である。本実施例では
、ダーリントントランジスタは、ベースにコンパレータ
４の出力が入力され、コレクタが電源端子６に接続され
、エミッタが抵抗Ｒ２ を介してエミッタ接地増幅器２
を構成するバイポーラトランジスタＱ１ のコレクタに
接続されている。
幅器と異なるのは、コンパレータ４出力端に接続される
ダーリントントランジスタの部分である。本実施例では
、ダーリントントランジスタは、ベースにコンパレータ
４の出力が入力され、コレクタが電源端子６に接続され
、エミッタが抵抗Ｒ２ を介してエミッタ接地増幅器２
を構成するバイポーラトランジスタＱ１ のコレクタに
接続されている。
【００１８】又、上述のダーリントントランジスタには
、並列にトランジスタＱ４ が接続されており、このト
ランジスタのベースに外部から基準電圧が与えられてい
る。
、並列にトランジスタＱ４ が接続されており、このト
ランジスタのベースに外部から基準電圧が与えられてい
る。
【００１９】そして、コンパレータ４とコンデンサＣと
トランジスタＱ２ ，Ｑ３ は、本実施例における直流
帰還部を構成している。
トランジスタＱ２ ，Ｑ３ は、本実施例における直流
帰還部を構成している。
【００２０】本実施例では、基準電圧端子３に印加され
る基準電位と、出力端子１の電位との差がコンパレータ
４の入力端に入力される。
る基準電位と、出力端子１の電位との差がコンパレータ
４の入力端に入力される。
【００２１】このコンパーレータ４の出力は、従来の直
流帰還増幅器におけると同様に、電流出力形式で構成さ
れており、且つ、このコンパレータ４は、制御端子５に
印加される制御信号によってオン・オフされる。
流帰還増幅器におけると同様に、電流出力形式で構成さ
れており、且つ、このコンパレータ４は、制御端子５に
印加される制御信号によってオン・オフされる。
【００２２】今、例えば、制御端子５の制御信号に応じ
て、コンパレータ４がオフ状態にある時、コンデンサＣ
の電荷はトランジスタＱ２ のベース電流で放電される
ことになる。
て、コンパレータ４がオフ状態にある時、コンデンサＣ
の電荷はトランジスタＱ２ のベース電流で放電される
ことになる。
【００２３】しかし、本実施例では、トランジスタＱ２
およびＱ３ がダーリントントランジスタ構成になっ
ているため、トランジスタＱ２ のベース電流は極めて
小さく、コンデンサＣの電位（節点７の電位）はホール
ドされる。
およびＱ３ がダーリントントランジスタ構成になっ
ているため、トランジスタＱ２ のベース電流は極めて
小さく、コンデンサＣの電位（節点７の電位）はホール
ドされる。
【００２４】次に、制御端子５への制御入力によりコン
パレータ４がオン状態になっている時は、コンデンサＣ
には、コンパレータ４の入力電圧、すなわち基準電圧端
子３と出力端子１の電位との電位差に応じて、コンパレ
ータ４から充電電流または放電電流が流れ、トランジス
タＱ２ のベース電位が変化する。
パレータ４がオン状態になっている時は、コンデンサＣ
には、コンパレータ４の入力電圧、すなわち基準電圧端
子３と出力端子１の電位との電位差に応じて、コンパレ
ータ４から充電電流または放電電流が流れ、トランジス
タＱ２ のベース電位が変化する。
【００２５】このトランジスタＱ２ のベース電位は、
ダーリントントランジスタＱ２ およびＱ３ 並びに抵
抗Ｒ２ を介して、出力端子１に伝達され、直流の負帰
還回路が形成される。
ダーリントントランジスタＱ２ およびＱ３ 並びに抵
抗Ｒ２ を介して、出力端子１に伝達され、直流の負帰
還回路が形成される。
【００２６】ここで、制御端子５の制御信号として、パ
ルス波形の入力電圧を印加すると、コンデンサＣが充放
電を繰り返しながら、出力端子１の電位が限りなく基準
電圧端子３の基準電位に近ずいて行き、本実施例での直
流帰還が実現される。
ルス波形の入力電圧を印加すると、コンデンサＣが充放
電を繰り返しながら、出力端子１の電位が限りなく基準
電圧端子３の基準電位に近ずいて行き、本実施例での直
流帰還が実現される。
【００２７】以上説明したように、図２に示す従来の直
流帰還増幅器と本実施例とが大きく異なる点は、従来の
直流帰還増幅器では、トランジスタＱ３ が高利得のエ
ミッタ接地型増幅器として働き、コレクタが出力端子１
に接続されていたのに対して、本実施例では、トランジ
スタＱ３ はエミッタが負荷抵抗Ｒ２ を介して出力端
子１に接続されており、単にエミッタホロワとして動作
するという点である。
流帰還増幅器と本実施例とが大きく異なる点は、従来の
直流帰還増幅器では、トランジスタＱ３ が高利得のエ
ミッタ接地型増幅器として働き、コレクタが出力端子１
に接続されていたのに対して、本実施例では、トランジ
スタＱ３ はエミッタが負荷抵抗Ｒ２ を介して出力端
子１に接続されており、単にエミッタホロワとして動作
するという点である。
【００２８】従って、本実施例では、出力端子１に、従
来問題となっていた寄生容量が付くことがないので、増
幅器の−３ｄＢ遮断周波数の低下を防ぐことができる。
来問題となっていた寄生容量が付くことがないので、増
幅器の−３ｄＢ遮断周波数の低下を防ぐことができる。
【００２９】又、トランジスタＱ２ およびＱ３ がエ
ミッタホロワを構成し、節点７（コンパレータ４の出力
端）から出力端子１までの電圧利得も１以下になるので
、たとえコンパレータ４並びにトランジスタＱ２ およ
びＱ３ で発生するノイズ成分があったとしても、その
ノイズ成分が増幅されて出力端子１に伝送されることが
なく、エミッタ接地増幅器２のＳ／Ｎ比が大幅に改善さ
れる。
ミッタホロワを構成し、節点７（コンパレータ４の出力
端）から出力端子１までの電圧利得も１以下になるので
、たとえコンパレータ４並びにトランジスタＱ２ およ
びＱ３ で発生するノイズ成分があったとしても、その
ノイズ成分が増幅されて出力端子１に伝送されることが
なく、エミッタ接地増幅器２のＳ／Ｎ比が大幅に改善さ
れる。
【００３０】ところで、本実施例においては、ダーリン
トントランジスタＱ２ ，Ｑ３ に対して、トランジス
タＱ４ を接続している。このトランジスタＱ４ は、
コレクタが電源端子６に接続され、エミッタがトランジ
スタＱ３ のエミッタに接続され、ベースには基準電位
が与えられている。
トントランジスタＱ２ ，Ｑ３ に対して、トランジス
タＱ４ を接続している。このトランジスタＱ４ は、
コレクタが電源端子６に接続され、エミッタがトランジ
スタＱ３ のエミッタに接続され、ベースには基準電位
が与えられている。
【００３１】このトランジスタＱ４ は、例えば電源投
入時などに、節点７（コンデンサＣの一端）の電位が負
帰還ループによって徐々に増加して行く段階で、トラン
ジスタＱ１ がある期間飽和状態になって、場合によっ
ては定常バイアス電位に達するまでの時間が非常に長く
なってしまうという現象が起るのを防止するために付加
されたものである。
入時などに、節点７（コンデンサＣの一端）の電位が負
帰還ループによって徐々に増加して行く段階で、トラン
ジスタＱ１ がある期間飽和状態になって、場合によっ
ては定常バイアス電位に達するまでの時間が非常に長く
なってしまうという現象が起るのを防止するために付加
されたものである。
【００３２】従って、このトランジスタＱ４ のベース
電位は、トランジスタＱ３ のベース電位の定常バイア
ス電位に比べて若干低いレベルに設定される。このよう
にベース電位を設定すると、このトランジスタＱ４は、
節点７の電位が定常状態に達した際にはカットオフ状態
になるので、本実施例の効果を減ずることはない。
電位は、トランジスタＱ３ のベース電位の定常バイア
ス電位に比べて若干低いレベルに設定される。このよう
にベース電位を設定すると、このトランジスタＱ４は、
節点７の電位が定常状態に達した際にはカットオフ状態
になるので、本実施例の効果を減ずることはない。
【００３３】尚、本実施例では、トランジスタＱ２ お
よびＱ３ はダーリントントランジスタを構成している
が、トランジスタＱ２ のベース電流を小さくすること
を前提として、トランジスタＱ３ を省略してもよい。
よびＱ３ はダーリントントランジスタを構成している
が、トランジスタＱ２ のベース電流を小さくすること
を前提として、トランジスタＱ３ を省略してもよい。
【００３４】更に、本実施例における増幅器２としては
、エミッタ接地形式のものを用いているが、ベース接地
形式の増幅器を用いても本実施例と同様の効果を得るこ
とができる。
、エミッタ接地形式のものを用いているが、ベース接地
形式の増幅器を用いても本実施例と同様の効果を得るこ
とができる。
【００３５】
【発明の効果】以上説明したように、本発明の直流帰還
増幅器は、増幅器の出力と基準電圧とを入力とするコン
パレータと、このコンパレータの出力に接続されたコン
デンサＣおよびベースを接続されたトランジスタとから
なる直流帰還部を持っている。そして、このトランジス
タは、エミッタホロワとして動作する。
増幅器は、増幅器の出力と基準電圧とを入力とするコン
パレータと、このコンパレータの出力に接続されたコン
デンサＣおよびベースを接続されたトランジスタとから
なる直流帰還部を持っている。そして、このトランジス
タは、エミッタホロワとして動作する。
【００３６】従って、本発明によれば、出力端子に、従
来問題となっていた寄生容量が付くことがないので、増
幅器の−３ｄＢ遮断周波数の低下を防ぐことができる。
来問題となっていた寄生容量が付くことがないので、増
幅器の−３ｄＢ遮断周波数の低下を防ぐことができる。
【００３７】また、コンパレータ４の出力端から出力端
子までの電圧利得が１以下になるので、たとえコンパレ
ータ４並びにダーリントントランジスタで発生するノイ
ズ成分があったとしても、そのノイズ成分が増幅されて
出力端子に伝送されることがなく、Ｓ／Ｎ比を大幅に改
善することができる。
子までの電圧利得が１以下になるので、たとえコンパレ
ータ４並びにダーリントントランジスタで発生するノイ
ズ成分があったとしても、そのノイズ成分が増幅されて
出力端子に伝送されることがなく、Ｓ／Ｎ比を大幅に改
善することができる。
【図１】本発明の一実施例の回路図である。
【図２】従来の直流帰還増幅器の回路図である。
１ 出力端子
２ エミッタ接地増幅器
３ 基準電圧端子
４ コンパレータ
５ 制御端子
６ 電源端子器
７ 節点
Claims (2)
- 【請求項１】 ベース・エミッタ間に入力信号が入力
され、コレクタを出力端とする第１のバイポーラトラン
ジスタからなる増幅器と、動作状態が外部からの制御信
号によって制御され、非反転入力端には外部からの基準
電位が入力され反転入力端には前記増幅器の出力が入力
されて前記増幅器の出力と前記基準電位とを比較するコ
ンパレータと、一端が接地に接続された容量と、コレク
タが電源端子に接続された第２のバイポーラトランジス
タとを含み、前記コンパレータの出力が、前記容量の他
端と前記第２のバイポーラトランジスタのベースとに接
続され、前記第２のバイポーラトランジスタのエミッタ
が、抵抗を介して前記第１のバイパーラトランジスタの
コレクタに接続されていることを特徴とする直流帰還増
幅器。 - 【請求項２】 請求項１記載の直流帰還増幅器であっ
て、コレクタが前記電源端子に接続されベースには第２
の基準電位が与えられる第３のバイポーラトランジスタ
を有し、このバイポーラトランジスタのエミッタと前記
第２のバイポーラトランジスタのエミッタとが共通に接
続されていることを特徴とする直流帰還増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP133291A JP2652991B2 (ja) | 1991-01-10 | 1991-01-10 | 直流帰還増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP133291A JP2652991B2 (ja) | 1991-01-10 | 1991-01-10 | 直流帰還増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04347913A true JPH04347913A (ja) | 1992-12-03 |
| JP2652991B2 JP2652991B2 (ja) | 1997-09-10 |
Family
ID=11498544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP133291A Expired - Lifetime JP2652991B2 (ja) | 1991-01-10 | 1991-01-10 | 直流帰還増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2652991B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717361A (en) * | 1995-04-27 | 1998-02-10 | Nec Corporation | DC feedback common emitter type amplifier circuit having stable gain irrespective of power supply voltage |
-
1991
- 1991-01-10 JP JP133291A patent/JP2652991B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5717361A (en) * | 1995-04-27 | 1998-02-10 | Nec Corporation | DC feedback common emitter type amplifier circuit having stable gain irrespective of power supply voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2652991B2 (ja) | 1997-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856744B2 (ja) | ピーク検出回路 | |
| JPH03259611A (ja) | アクティブ・フィルタ | |
| US5880639A (en) | Amplification circuit | |
| US4255716A (en) | Automatic gain control circuit | |
| JPH04347913A (ja) | 直流帰還増幅器 | |
| US6218906B1 (en) | Amplifier circuit | |
| JP2982326B2 (ja) | 直流帰還増幅器 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH05152871A (ja) | 直流帰還増幅器 | |
| JPH1093389A (ja) | フィルタ回路 | |
| JP2523713B2 (ja) | 自動利得制御増幅器 | |
| JPH0417562B2 (ja) | ||
| JPH0326565B2 (ja) | ||
| JPH0413848Y2 (ja) | ||
| JPH01183908A (ja) | フィルタ回路 | |
| JP3025718B2 (ja) | ラグリードフィルタ | |
| JP3127572B2 (ja) | ドライブ回路 | |
| JPH0419881Y2 (ja) | ||
| KR940003349B1 (ko) | 과도상태시 팦콘노이즈가 없는 증폭기 | |
| JP4736237B2 (ja) | 増幅回路 | |
| JP2915620B2 (ja) | ガンマ補正回路 | |
| JPH0440109A (ja) | 利得可変増幅器 | |
| JPH05327380A (ja) | 増幅器 | |
| KR960011406B1 (ko) | 연산트랜스콘덕턴스증폭기(ota) | |
| JPH05243856A (ja) | ショック音防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970415 |