JPH04348324A - 液晶表示素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画素が複数の副画素に
分割され、多階調表示が可能な液晶表示素子の画素の構
成に関する。

【０００２】

【従来の技術】この種の従来技術として、米国特許第４
，８４０４６０号（特開平２−１２「液晶表示装置の画
素および液晶表示装置における画素のグレースケールを
実現する方法」）が公知である。即ち、図１に液晶表示
パネルの１つの画素領域をパネルと垂直に切出して示す
ように、ガラスのような透明基板１の内面に制御コンデ
ンサ電極２が形成され、その制御コンデンサ電極２の上
から透明基板１の全面に渡って絶縁膜３が形成される。 その絶縁膜３上に４等分割された方形状の副画素電極４
１　乃至４４　が形成される。これらの副画素電極と間
隔をおいて対向して設けられたガラスなどの透明基板５
の内面に共通電極６が形成され、共通電極６と副画素電
極４ｉ　（ｉ＝１〜４）との間に液晶７が封入されてい
る。制御コンデンサ電極２、副画素電極４ｉ　及び共通
電極６はＩＴＯなどで作られた透明な電極である。この
ようにして１画素は副画素電極４１　〜４４　と対応し
て、副画素Ｆ１　〜Ｆ４　に４分割される。図２に示す
ように各副画素電極４ｉ　と制御コンデンサ電極２との
間に絶縁膜３を誘電体とする制御コンデンサＣｃｉが形
成され、また副画素電極４ｉ　と共通電極６との間に液
晶７を誘電体とする液晶コンデンサＣＬＣｉ　が形成さ
れている。図１の画素の電気的等価回路を図３に示す。 符号Ｃｃｉ及びＣＬＣｉ　を静電容量を表わすのに流用
すると、 ＣＣ１＞ＣＣ２＞ＣＣ３＞ＣＣ４　　　　　　　　　　
（１）となるように、制御コンデンサ電極２の各副画素
電極４ｉ　と重なる面積が調整されている。

【０００３】制御コンデンサ電極２は図１の画素と隣接
して透明基板１上に形成されている薄膜トランジスタ（
ＴＦＴ）８のドレイン電極Ｄに接続されている（図２）
。制御コンデンサ電極２と共通電極６との間には所定の
電圧Ｖａ　がＴＦＴ８を介して供給される。ＴＦＴ８が
オンに制御されたとき、各副画素Ｆｉ　において供給電
圧Ｖａ　は制御コンデンサＣＣｉの両端電圧ＶＣｉと液
晶コンデンサＣＬＣｉ　の両端電圧ＶＬＣｉ　とに分圧
される。ＶＬＣｉ　は

【０００４】

【数１】 と表わされる。各制御コンデンサＣＣｉの容量を（１）
　式のように設定することによって、各液晶コンデンサ
ＣＬＣｉ　の両端電圧ＶＬＣｉ　は ＶＬＣ１　＞ＶＬＣ２　＞ＶＬＣ３　＞ＶＬＣ４　　　
　　　　　　　　　　　　　（３）に設定される。

【０００５】液晶の光透過が飽和状態となる電圧をＶＵ
　、閾電圧をＶＬ　とすると、図４に示すように画素に
供給する電圧Ｖａ　の大きさによって、液晶コンデンサ
ＣＬＣｉ　の両端電圧ＶＬＣｉ　は以下のような場合が
存在する。 （ａ）　全てのｉ＝１〜４に対しＶＬＣｉ　＝０の場合
。このときＶａ　＝０である。 （ｂ）　ＶＬＣ１　＝ＶＵ　，ＶＬＣ２　＝ＶＬ　の場
合。ＶＬＣ３　，ＶＬＣ４　はＶＬ　以下である。この
時の供給電圧Ｖａ　をＶａ１で表わす。 （ｃ）　ＶＬＣ２　＝ＶＵ　，ＶＬＣ３　＝ＶＬ　の場
合。この時の供給電圧Ｖａ　をＶａ２で表わす。 （ｄ）　ＶＬＣ３　＝ＶＵ　，ＶＬＣ４　＝ＶＬ　の場
合。この時のＶａ　をＶａ３で表わす。 （ｅ）　ＶＬＣ４　＝ＶＵ　の場合。この時のＶａ　を
Ｖａ４で表わす。

【０００６】供給電圧Ｖａｉは、 Ｖａ１＞Ｖａ２＞Ｖａ３＞Ｖａ４＞０　　　　　　　　
（４）である。供給電圧Ｖａ　の大きさを変化させて多
階調表示が行われる。

【０００７】

【発明が解決しようとする課題】従来の技術では、副画
素Ｆｉ　において、画素に供給する電圧Ｖａ　がＶａｉ
のとき、液晶コンデンサＣＬＣｉ　の両端電圧ＶＬＣｉ
　は液晶の光透過が飽和する電圧ＶＵ　に等しくなるよ
うに設定される。即ち、

【０００８】

【数２】 各制御コンデンサＣＣｉはその容量が（５）　式を満足
するように、副画素電極４ｉ　と重なる面積が設定され
る。（５）　式からわかるようにある副画素４ｉ　の液
晶コンデンサＶＬＣｉ　に印加される電圧を非常に小さ
くするには対応するその制御コンデンサＣＣｉの容量を
小さくしなければならない。即ち副画素電極４ｉ　と重
なる制御コンデンサ電極２の面積を小さくする必要があ
る。しかしながら、この重なる面積が小さくなればなる
ほど（上述の例ではＣＣ４の重なる面積が最も小さい）
、パターンずれなどによる副画素電極４１　〜４４　と
制御コンデンサ電極２の重なる面積のばらつきによって
容量値ＣＣｉの誤差が大きくなる。液晶コンデンサ電圧
ＶＬＣｉ　は光透過の飽和電圧ＶＵ　に対する偏差が大
きくなり、このため多階調表示の誤差が大きくなり、表
示品位が著しく低下する問題があった。

【０００９】また、副画素電極４ｉ　は画素電極を単に
行方向及び列方向に分割して形成しているので、副画素
が１つのみオンとなっている状態と複数の副画素がオン
となっている状態ではオン領域の中心が異なり、表示画
像の品質が良くなかった。この発明の第１の目的は制御
コンデンサ容量の製造ばらつきの影響による多階調表示
品位の低下が少ない液晶表示素子を提供することである
。

【００１０】この発明の第２の目的は画素のオン領域が
増減してもその中心が移動せず、画像表示品位の優れた
液晶表示素子を提供することである。

【００１１】

【課題を解決するための手段】この発明の第１の観点に
よれば、各画素を構成する複数の互いに分離された副画
素電極が液晶を挟んで第２基板上の共通電極と対向して
第１基板上に配され、それら間に液晶コンデンサを形成
し、副画素電極の少くとも１つと第１絶縁膜を介して対
向する制御コンデンサ電極が第１基板と副画素電極の間
に設けられており、それによって上記少くとも１つの副
画素電極が上記共通電極との間に形成する液晶コンデン
サに直列に接続された制御コンデンサを形成し、上記制
御コンデンサ電極と共通電極との間に駆動電圧が供給さ
れるように構成された画素を有する液晶表示素子におい
て、この発明では、上記少くとも１つの副画素電極と第
２絶縁膜を介して対向するように付加コンデンサ電極が
形成され、それによって上記液晶コンデンサに等価的に
並列な付加コンデンサを形成している。

【００１２】この発明の第２の観点によれば、各画素を
構成する複数の互いに分離された副画素電極が液晶を挟
んで第２基板上の共通電極と対向して第１基板上に配さ
れ、それら間に液晶コンデンサを形成し、副画素電極の
少くとも１つと第１絶縁膜を介して対向する制御コンデ
ンサ電極が第１基板と副画素電極の間に設けられており
、それによって上記少くとも１つの副画素電極が上記共
通電極との間に形成する液晶コンデンサに直列に接続さ
れた制御コンデンサを形成し、上記制御コンデンサ電極
と共通電極との間に駆動電圧が供給されるように構成さ
れた画素を有する液晶表示素子において、この発明では
、上記複数の副画素電極は、中央副画素領域と、その周
囲をほぼ同心状に囲む少なくとも１つのループ状副画素
領域を規定するように形成されている。

【００１３】

【作用】この発明の第１の観点によれば、制御コンデン
サと直列に接続された液晶コンデンサに対して等価的に
並列に付加コンデンサが接続されるので、制御コンデン
サ電極及び付加コンデンサ電極のいずれの面積を変化さ
せてもその液晶コンデンサを構成する液晶に印加される
容量分割電圧を制御することができ、それだけ画素の設
計の自由度が大となる。

【００１４】この発明の第２の観点によれば、各画素を
構成する副画素が互いに同心状に配置されるので、副画
素の表示状態を変化させてもオン領域の中心は画素のほ
ぼ中心に固定されており、表示画像の品質を改善できる
。

【００１５】

【実施例】この発明の実施例をその１画素領域を切出し
て図５に示し、図１と対応する部分に同じ符号を付し、
重複説明を省略する。この実施例においては、制御コン
デンサ電極２は副画素電極相互間の十字ギャップＧａと
全長に渡って重なると共に、この例ではほぼ長方形の画
素領域の四隅をそれぞれ所定の大きさ除去した太十字状
にＩＴＯで形成される。従って副画素電極間のギャップ
においては制御コンデンサ電極２に与えられる電圧によ
り液晶が駆動される。この発明の第１の観点によれば、
付加コンデンサ電極１２と副画素電極４ｉ　（ｉ＝１〜
４）との間に絶縁膜１１を誘電体とする付加コンデンサ
ＣＳｉが図６に示すように形成される。即ち、十字のギ
ャップＧａで互いに分離された副画素電極４１　〜４４
　上に窒化シリコン（ＳｉＮｘ　）などの絶縁膜１１を
介して付加コンデンサ電極１２が、この例ではアルミニ
ウムでＵ字状に形成される。Ｕ字状の付加コンデンサ電
極１２はこれら副画素電極４１　〜４４　上を順次通過
していくよう形成されている。更に各行のそれぞれの画
素の付加コンデンサ電極１２は図示しない配線により順
次接続され、液晶表示素子の動作時に一定の電位が与え
られる。

【００１６】図５の画素の電気的等価回路は図７に示す
ように表わされる。即ち、付加コンデンサＣＳｉは図示
してない配線により一定電位に保持されるため、等価的
には液晶コンデンサＣＬＣｉ　と並列に接続されている
。制御コンデンサ電極２と共通電極６との間に印加され
る駆動電圧Ｖａ　は制御コンデンサ容量ＣＣｉと、液晶
コンデンサ容量ＣＬＣｉ　及び付加コンデンサ容量ＣＳ
ｉの合成容量ＣＬＣｉ　＋ＣＳｉとにより分圧され、液
晶コンデンサＣＬＣｉ　に印加される電圧ＶＬＣｉ　は

【００１７】

【数３】 で表わされる。従来例では液晶コンデンサ電圧ＶＬＣｉ
　を設定するのを、制御コンデンサ容量ＣＣｉの調整の
みで行っていたが、この発明では付加容量ＣＳｉの調整
が併用される。例えばコンデンサＣＬＣ４　の両端電圧
ＶＬＣ４　がＶＬＣ１　〜ＶＬＣ４　の中で最も小さく
設定される場合、ＣＣ４が小さくされると共にＣＳ４は
大きく設定され、これにより（６）　式のＣＣ４／（Ｃ
ＬＣ４　＋ＣＳ４＋ＣＣ４）の値がｉ＝１〜３の場合よ
り最も小さく設定される。このように付加コンデンサＣ
Ｓｉを併用すると、制御コンデンサ容量ＣＣｉは従来の
ようにあまり小さくせず、製造ばらつきの影響が問題に
ならない程度にとどめられる。付加コンデンサ電極１２
は製造ばらつきによりその位置がずれても、各副画素電
極４ｉ　と重なる面積があまり変らないようにして容量
値の製造ばらつきを小さく抑えるのが望ましい。

【００１８】太十字状制御コンデンサ電極２は副画素電
極相互間のギャップと重なっているので、これらのギャ
ップ上の液晶には、制御コンデンサ電極２と共通電極６
との間に印加される電圧Ｖａ　が絶縁膜３，１１と液晶
７とで分圧され、電圧Ｖａ　の大きさによって、この液
晶部分を光透過或いは光遮断の状態に制御し、副画素電
極と同様に多階調表示に寄与するようにする。これによ
り画素の開口率が向上される。

【００１９】なお、制御コンデンサＣＣ１〜ＣＣ４のう
ち、最大容量を形成する副画素電極４１　の領域の液晶
には最大の電圧が印加されることになる。画素に供給さ
れる電圧Ｖａ　を一定とした時に、この最大電圧をでき
るだけ大とするには制御コンデンサ電極２は副画素電極
４１　の全面と対向して重なる形状にすればよいが、副
画素電極４１　と制御コンデンサ電極２とを電気的に接
続することもできる。後述の実施例はこの場合に当り、
制御コンデンサＣＣ１の容量を無限大にしたのと等価で
ある。その場合は制御コンデンサ電極２と副画素電極４
１　との重なりは任意でよく、重なりが無くてもよい。 電圧対透過率特性の設計 副画素Ｆ１　〜Ｆ４　の電圧対透過率特性を上述のよう
に付加コンデンサ容量ＣＳｉと制御コンデンサ容量ＣＣ
ｉとにより制御することによって、画素全体の透過率特
性を設計する自由度が増え、種々の好ましい特性を得る
ことができる。 （イ）副画素Ｆ１　〜Ｆ４　の特性を図８のＡのように
電圧軸の方向に間隔をあけて設定することにより、画素
の総合特性を図８のＢのように階段状にすることができ
る。 （ロ）副画素Ｆ１　〜Ｆ４　の特性を図９のＡのように
、副画素Ｆｉ　の光透過率が９０％となるときの印加電
圧Ｖａ　と副画素Ｆｉ＋１　の光透過率が１０％となる
ときの印加電圧Ｖａ　とが等しくなるように副画素Ｆ１
　〜Ｆ４　の特性を設定すれば、画素の総合特性は図９
のＢに示すように直線状となり、その傾斜を副画素に分
割しない場合より緩やかにすることができる。このよう
にすると、各副画素Ｆｉ　の図９のＡにおける直線から
の透過率の偏差は、図９のＢの総合特性においては結果
としてより小さく圧縮された特性となり直線性が改善さ
れる。また画素の総合特性の直線領域も、図９のＡにお
ける個々の特性より広くなる。このため通常液晶表示素
子をビテオ信号の表示器として用いるとき、印加電圧値
を調整して直線性を補正する所謂γ（ガンマ）補正が不
要となる。また電圧対透過率特性が緩やかであるため、
ビデオ表示等を行なうとき、ソースバスに信号を供給す
る駆動ＩＣの出力偏差に対するマージンを大きくできる
。図９のＡに示すようにそれぞれの副画素の電圧対透過
率特性を設定すると、図９のＢに示すように画素の透過
率が飽和する電圧を図８のＢの場合より低く抑えられ、
より低電圧駆動が可能となる。 （ハ）カラー表示用のＴＮ形液晶表示素子の本質的な特
性として旋光分散に基づいてＲ，Ｇ，Ｂの各色毎に画素
の電圧対透過率特性が図１０のＡに示すように異なるこ
とが知られているが、この発明によれば、画素の電圧対
透過率特性の設計の自由度が増えたため所望の特性に設
計するのが容易となり、図１０のＢのように各色ともほ
ぼ同じ特性に補正できる。なおこの補正は画素が副画素
に分割されない場合でも、制御コンデンサ容量ＣＣ　と
付加容量ＣＳ　とにより液晶コンデンサ電圧　　ＶＬＣ
＝Ｖａ　ＣＣ　／（ＣＬＣ＋ＣＳ　＋ＣＣ　）を各色毎
に調整できるので、上記と同様の補正が可能である。

【００２０】これ迄の説明では画素を４個の副画素に分
割する場合を示したが、一般にはｎ（２以上の整数）個
に分割できることは明らかである。この発明の第２の観
点によれば、各画素を分割した複数の副画素の領域を互
いに同心状に配置する。例えば、図５と対応するものに
同じ符号を付けて図１１に示すように、ＩＴＯの画素電
極は方形ループ状のギャプＧａにより２つの方形ループ
状副画素電極４１，４２　に同心状に分割されている。 副画素電極４１　の中央は方形窓Ｗが形成されている。 制御コンデンサ電極２は図１２に示すように、副画素電
極４１　のほぼ半分の領域とは重ならないように穴２ａ
が形成され、その穴２ａ以外で副画素電極４１，４２　
及び方形窓Ｗと絶縁膜３を介して対抗するよう画素のほ
ぼ全領域に渡ってＩＴＯにより形成されている。この例
では中央窓Ｗにおいて絶縁膜３を介して電気的に露出さ
れる制御コンデンサ電極２の領域は副画素領域Ｆ１　を
規定する。従って、制御コンデンサ電極２と共通電極６
との間に印加する駆動電圧Ｖａを増加していくと、最初
に中央窓Ｗの副画素領域Ｆ１　がオンとなり、次に副画
素電極４１　が規定する副画素領域Ｆ２　が追加的にオ
ンとなり、最後に副画素電極４２　が規定する副画素領
域Ｆ３　が追加的にオンとなる。このようにオン領域が
増減してもそのオン領域の中心位置は画素のほぼ中央に
固定しているため、各画素がこのように構成された液晶
表示素子によれば人間の視覚にとって見易い画像を表示
でき、また図１のように画素電極を行方向及び列方向に
分割した場合に比べて画像の表示品質が良いことが実験
で確かめられた。 他の実施例 各画素を２つの副画素で構成し、第１の副画素電極を制
御コンデンサ電極に接続した場合のこの発明の第１と第
２の観点の組み合わせによる実施例の平面図、そのＡ−
Ａ断面図及びＢ−Ｂ断面図を図１３，図１４及び図１５
に、図５，図６と対応する部分に同じ符号を付して示す
。透明基板１上に島状に遮光層１３が形成される。遮光
層１３はＴＦＴに光が入射しないようにするものである
。透明基板１及び遮光層１３上に酸化シリコン（ＳｉＯ
２　）のような絶縁膜１４が形成され、その上にループ
状の制御コンデンサ電極２がＩＴＯなどにより形成され
る。制御コンデンサ電極２及び絶縁膜１４上に酸化シリ
コンのような絶縁膜１５が形成され、その上にＩＴＯな
どによりソースバス２１、ソース電極２１ａ、ドレイン
電極２２、副画素電極４１　，４２　が形成される。副
画素電極４１　は制御コンデンサ電極２上の絶縁膜１５
に形成されたコンタクトホール１５Ｈにおいて、制御コ
ンデンサ電極２に接触して形成され、互いに導通状態と
される。また副画素電極４１　はＴＦＴ８のドレイン電
極２２迄延長され、互いに連結される。ソース電極２１
ａ及びドレイン電極２２にまたがってアモルファスシリ
コンなどの半導体層２３が形成される。半導体層２３及
び副画素電極４１　，４２　上にまたがって窒化シリコ
ン（ＳｉＮｘ　）などのゲート絶縁膜２４が形成され、
その上に例えばアルミニウムによりゲートバス２５、ゲ
ート電極２５ａ、付加コンデンサ電極１２が同時に形成
される。

【００２１】上述のようにＴＦＴ８、副画素電極４１　
，４２　等が形成された透明基板１は共通電極６が内面
に形成されている透明基板５と対向して配され、それら
の基板間に液晶７が封入される。ソースバス２１とゲー
トバス２５の交叉部、及びソースバス２１と付加コンデ
ンサ電極１２の交叉部には島状半導体層２３ａ及び２３
ｂがゲート絶縁膜２４の下に積層して形成され、絶縁性
を高めている。ゲートバス２５とソースバス２１の交叉
点の近傍にＴＦＴ８が形成される。左右のソースバス２
１及び上下のゲートバス２５で囲まれた領域内に小面積
の副画素電極４１　と大面積の副画素電極４２が形成さ
れる。制御コンデンサ電極２は副画素電極４２　の周縁
部を囲むと共にその周縁部と重なってループ状に形成さ
れる。副画素電極４１　と制御コンデンサ電極２とは既
に述べたようにコンタクトホール１５Ｈで互いに電気的
に接続される。

【００２２】副画素電極４１　に接続された制御コンデ
ンサ電極２は副画素電極４２　を囲んで同心状に配置さ
れているので、液晶表示素子の駆動時にＴＦＴ８を通し
てある電圧Ｖａ　が与えられた時にまず副画素４２　を
囲む制御コンデンサ電極２の領域（副画素４１　領域も
含む）がオン（光透過）となり、電圧Ｖａ　をそれより
所定値だけ高くすると更に副画素４２　の領域もオンと
なる。前述のように画素の表示領域を同心的に制御する
と図５のように副画素を縦、横に配置した場合より表示
品位がよい。

【００２３】付加コンデンサ電極１２はゲート絶縁膜２
４を介して副画素電極４２　上に形成されている。付加
コンデンサ電極１２はこの実施例ではＨ字状をしており
、その水平部１２Ｃが制御コンデンサ電極２のほぼ中央
を水平に横切って延び、その両端部にそれぞれ垂直部１
２Ａ，１２Ｂが設けられている。垂直部１２Ａ，１２Ｂ
は制御コンデンサ電極２の側縁と重なって延びている。 水平部１２Ｃは両端が延長されてゲートバス２５の延長
方向に隣接する画素の付加コンデンサ電極１２と接続さ
れている。液晶表示素子の動作時には全ての画素のこれ
ら付加コンデンサ電極１２は水平部１２Ｃの延長端に一
定の直流電圧を与えることによりあらかじめ決めた一定
電位に保持される。制御コンデンサ電極２は、副画素電
極４１　，４２　間のギャップＧａと重なるように配さ
れる。

【００２４】制御コンデンサ電極２と副画素電極４２　
との間に制御コンデンサＣＣ２が形成されるが、制御コ
ンデンサ電極２と副画素電極４１　とは電気的に短絡さ
れているので、制御コンデンサＣＣ１は形成されない（
或いはＣＣ１は形成されているが両端が短絡されている
と見ることもできる）。付加コンデンサ電極１２と副画
素電極４２　との間に付加容量ＣＳ２が形成される。こ
の例では、副画素電極４１　と付加コンデンサ電極１２
との間に直接付加容量ＣＳ１を形成せず、代りに制御コ
ンデンサ電極２（副画素電極４１　と接続されている）
と付加コンデンサ電極１２との間に形成される。副画素
電極４１　と共通電極６との間に液晶コンデンサＣＬＣ
１ａが、副画素電極間のギャップＧａと対向する制御コ
ンデンサ電極２と共通電極６との間に液晶コンデンサＣ
ＬＣ１ｂが、また副画素電極４２　と共通電極６との間
に液晶コンデンサＣＬＣ２　がそれぞれ形成される。従
って図１３，図１４及び図１５の実施例における画素の
電気的等価回路は図１６に示すものとなる。

【００２５】図１３の例では、制御コンデンサ電極２が
副画素電極４２　の周縁部と重ねられる寸法は１２μｍ
　程度であるが、もし従来例のように付加容量を併用し
ない構成にすると、この重ねられる寸法は例えば　１．
５μｍ　程度と極めて小さくする必要があり、パターン
ずれなどに対する製造マージンが取れなくなる。図１３
から分るように、付加コンデンサ電極１２の垂直部１２
Ａ，１２Ｂはその幅方向の中間において制御コンデンサ
２の両側縁と重なっているので、付加コンデンサ電極１
２の上下及び左右方向の製造上の位置ずれに対しては、
副画素電極４２　と重なる面積及び制御コンデンサ電極
２（副画素電極４１　と接続されている）と重なる面積
は共にほとんど変化しない。従ってパターンずれなどに
よる製造ばらつきに対し付加コンデンサ容量ＣＳ１，Ｃ
Ｓ２はほぼ一定に保たれる。なおこの付加コンデンサＣ
Ｓ１，ＣＳ２は信号電荷保持のための蓄積容量として作
用するものであり、リーク電流が増大する高温動作での
表示の安定性向上などに寄与する。

【００２６】図１３，図１４及び図１５においては副画
素電極４２　を囲むように制御コンデンサ電極２が形成
されているが、図１３に対応するものを図１７に簡略化
して示すように、制御コンデンサ電極２を島状に中央に
配置し、その周縁と重なりかつ囲むように副画素電極４
２　を形成してもよい。その場合は印加電圧Ｖａを増加
していくと中央の副画素領域がオンとなり、次にその外
周の副画素領域もオンとなる。

【００２７】更に、図１８に断面でのみ示すように、図
１３，図１４及び図１５の実施例におけるＴＦＴ８のソ
ース電極２１ａ及びドレイン電極２２を制御コンデンサ
電極２と同じ層に形成し、副画素電極４１　と制御コン
デンサ電極２を連続した一体構造に形成することもでき
る。図１３，図１４及び図１５の実施例では副画素電極
４２　の上に付加コンデンサ電極１２を設けたが、図１
９及び図２０に示すように副画素電極４１　，４２　の
下の制御コンデンサ電極２と同じ面に設けてもよい。即
ち、図１９及び図２０に示す実施例においては図１３に
おける方形ループ状の制御コンデンサ電極２の一部を除
去して通路２Ａを形成し、その通路２Ａを変形Ｈ形付加
コンデンサ電極１２の水平部１２Ｃが通され、Ｈ形電極
１２の垂直部１２Ａと１２Ｂはそれぞれ方形ループ状電
極２の外側と内側に配置されている。またこの実施例に
おいては副画素電極４１　はその両側縁が制御コンデン
サ電極２の側縁及び付加コンデンサ電極１２と重なるよ
うに形成され、かつほぼ長方形の副画素電極４２　の長
側辺と間隔Ｇａをおいて平行にほぼ全長に沿って延びて
いる。Ｈ状付加コンデンサ電極１２の垂直部１２Ａはそ
の両端が延長されそれぞれ上下に隣接する画素の付加コ
ンデンサ電極の垂直部１２Ａに接続され、液晶表示素子
の動作時には付加コンデンサ電極１２は一定の電位に保
持される。 この実施例におけるそれぞれの容量の接続等価回路も図
１６に示すものと全く同じになる。

【００２８】上述した各実施例においてはすべての副画
素電極４１　，４２　，…に対しそれぞれ付加コンデン
サＣＳ１，ＣＳ２，…を設けた場合を示したが、場合に
よっては少くとも１つの副画素電極には付加コンデンサ
を接続しなくてもよい。例えば図１３，図１４及び図１
５に示す実施例において付加コンデンサＣＳ１を省略し
た実施例を簡略化して図２１，図２２及び図２３に示す
。この実施例においては付加コンデンサ電極１２はほぼ
長方形の副画素電極４２　の一側縁部とゲート絶縁膜２
４を介して重なるようにゲートバス２５と平行に同じ材
料（例えばアルミニウム）で同時に形成されている。副
画素電極４１　は図１３，図１４及び図１５の実施例と
同様に絶縁膜１５に形成されたコンタクトホール１５Ｈ
を通して制御コンデンサ電極２に接続されている。制御
コンデンサ電極２は付加コンデンサ電極１２と互いに重
なっておらず、従ってこの実施例においては副画素電極
４１には付加コンデンサが接続されていない。この実施
例の画素の電気的等価回路は図１６において付加コンデ
ンサＣＳ１を除去したものと同一である。

【００２９】同様に図１９，図２０に示す実施例におい
て付加コンデンサＣＳ１を除去した実施例を簡略化して
図２４，図２５及び図２６に示す。この実施例では付加
コンデンサ電極１２はＩＴＯにより制御コンデンサ電極
２と同じ面に同時に形成され、副画素電極４２　と重な
るようにソースバス２１と同じ方向に延長されている。 副画素電極４１　は絶縁膜１５に形成されたコンタクト
ホール１５Ｈを通して制御コンデンサ電極２に接続され
ているが付加コンデンサ電極１２とは互いに重ならない
。従って副画素電極４１　には付加コンデンサが接続さ
れておらず、画素の電気的等価回路は図１６において付
加コンデンサＣＳ１を除去したものと同一である。

【００３０】前述のようにこの発明の第１の観点の原理
による付加コンデンサの効果はその付加コンデンサが接
続される副画素電極に対する制御コンデンサの設計自由
度を高める点にある。従って図２１，図２２及び図２３
の実施例及び図２４，図２５及び図２６の実施例から明
らかなように制御コンデンサが直列に接続されない副画
素電極に対してはこの発明の原理を適用できないので、
付加コンデンサを設けなくてもよい。しかしながら付加
コンデンサを接続することにより液晶コンデンサの容量
が増加し、それだけ電荷を多く蓄積できるので周知のよ
うに高温におけるリーク電流の増大に対し電圧低下を遅
くする効果が得られる。

【００３１】

【発明の効果】以上説明したように、この発明の第１の
観点によれば複数の副画素のうち少くとも１つの副画素
Ｆｉ　においては従来の制御コンデンサＣＣｉと共に付
加コンデンサＣＳｉが液晶コンデンサＣＬＣｉ　の両端
電圧ＶＬＣｉ　を決定するのに用いられ、その副画素の
電圧対透過率特性の設計自由度がそれだけ増加する。こ
のため制御コンデンサ電極２はパターンずれなどによる
容量誤差の影響が問題になるほど、副画素電極４ｉ　と
重なる面積を小さくする必要がなくなり、各液晶コンデ
ンサ電圧ＶＬＣｉ　を従来より精度よく設定することが
できる。このため画素の多階調表示を従来より正確に行
うことができ、表示品位を向上できる。この付加コンデ
ンサの併用によって各副画素の電圧対透過率特性を精度
よく設定することができるので、画素の総合的な電圧対
透過率特性の直線性を向上することが容易となり、直線
性補正のため従来行っていた所謂γ補正が不要となる。 また同じ理由からカラーＴＮ形液晶表示素子における旋
光分散に起因する、色の異なる画素間の電圧対透過率特
性のずれを容易に補正できる。

【００３２】この発明の第２の観点によれば、各画素は
複数の副画素が同心状に配置されるように構成されるの
で画像の表示品質を高めることができる。

【図面の簡単な説明】

【図１】従来の液晶表示素子における画素構成を示す斜
視図である。

【図２】図１の各電極間に形成される静電容量を示す図
である。

【図３】図１の画素の電気的等価回路を示す図である。

【図４】図１の副画素Ｆｉ　（ｉ＝１〜４）における印
加電圧Ｖａ対液晶コンデンサ電圧ＶＬＣｉ　特性を示す
図である。

【図５】この発明の第１の観点にもとずく実施例におけ
る画素構成を示す斜視図である。

【図６】図５における各電極間に形成される静電容量を
示す図である。

【図７】図５の画素の電気的等価回路を示す図である。

【図８】Ａは図５の各副画素の電圧対透過率特性の一例
を示す図であり、ＢはＡの総合電圧対透過率特性を示す
図である。

【図９】Ａは図５の各副画素の電圧対透過率特性の他の
例を示す図であり、ＢはＡの総合電圧対透過率特性を示
す図である。

【図１０】ＡはＴＮ形カラー液晶表示素子におけるＲ，
Ｇ，Ｂの各画素の一般的な電圧対透過率特性を示す図で
あり、Ｂはこの発明の液晶表示素子におけるＲ，Ｇ，Ｂ
の各画素の電圧対透過率特性の一例を示す図である。

【図１１】この発明の第２の観点にもとずく画素構成の
実施例を示す斜視図である。

【図１２】図１１における制御コンデサ電極の平面図で
ある。

【図１３】この発明の他の実施例の要部を示す平面図で
ある。

【図１４】図１３のＡ−Ａ断面図である。

【図１５】図１３のＢ−Ｂ断面図である。

【図１６】図１３，図１４及び図１５の画素の電気的等
価回路を示す図である。

【図１７】図１３に対応する変形実施例を簡略化して示
す平面図である。

【図１８】図１３，図１４及び図１５の実施例の変形例
を示す断面図である。

【図１９】この発明の更に他の実施例を示す平面図であ
る。

【図２０】図１９のＡ−Ａ断面図である。

【図２１】更に他の実施例の平面図である。

【図２２】図２１におけるＡ−Ａ断面図である。

【図２３】図２１におけるＢ−Ｂ断面図である。

【図２４】更に他の実施例の平面図である。

【図２５】図２４におけるＡ−Ａ断面図である。

【図２６】図２４におけるＢ−Ｂ断面図である。

Claims (14)

【特許請求の範囲】
1. 【請求項１】　　各画素の領域の一部を占める少なくと
   も１つの副画素電極が第２基板上の共通電極と液晶を挟
   んで対向して第１基板上に形成された第１絶縁膜上に配
   され、上記少くとも１つの副画素電極と上記第１絶縁膜
   を介して少くとも一部が対向する制御コンデンサ電極が
   設けられており、それによって上記少くとも１つの副画
   素電極が上記共通電極との間に形成する液晶コンデンサ
   に直列に接続された制御コンデンサを形成し、上記制御
   コンデンサ電極と上記共通電極との間に駆動電圧が供給
   されるように構成された上記画素を有する液晶表示素子
   において、上記少くとも１つの副画素電極と第２絶縁膜
   を介して対向するように付加コンデンサ電極が形成され
   、それによって上記液晶コンデンサに等価的に並列な付
   加コンデンサを形成していることを特徴とする液晶表示
   素子。
2. 【請求項２】　　各画素の領域の一部を占める少なくと
   も１つの副画素電極が第２基板上の共通電極と液晶を挟
   んで対向して第１基板上に形成された絶縁膜上に配され
   、上記少なくとも１つの副画素電極と上記絶縁膜を介し
   て少くとも一部が対向する制御コンデンサ電極が設けら
   れておりそれによって上記少くとも１つの副画素電極が
   上記共通電極との間に形成する液晶コンデンサに直列に
   接続された制御コンデンサを形成し、上記制御コンデン
   サ電極と上記共通電極との間に駆動電圧が供給されるよ
   うに構成された上記画素を有する液晶表示素子において
   、上記少くとも１つの副画素電極と上記制御コンデンサ
   電極は一方が他方をほぼ囲むと共に少なくとも周縁で上
   記絶縁膜を介して互いに重なるように同心状に配され、
   それによって島状の第１副画素領域とそれをほぼ囲むル
   ープ状の第２副画素領域とを規定していることを特徴と
   する液晶表示素子。
3. 【請求項３】　　上記第１副画素領域は上記第２副画素
   領域の内側に規定された上記制御コンデンサ電極の領域
   の一部であり、上記副画素電極は上記第１副画素領域を
   ほぼ囲むループ状に形成されている請求項２記載の液晶
   表示素子。
4. 【請求項４】　　上記第１副画素領域は上記第２副画素
   領域の内側に配置された上記少なくとも１つの副画素電
   極であり、上記制御コンデンサ電極は上記少なくとも１
   つの副画素電極をほぼ囲む領域を有し、上記第２副画素
   領域を規定している請求項２記載の液晶表示素子。
5. 【請求項５】　　上記少なくとも１つの副画素電極とギ
   ャップで隔てられたもう１つの副画素電極が設けられ、
   上記もう１つの副画素電極と上記制御コンデンサ電極と
   は電気的に接続されている請求項１記載の液晶表示素子
   。
6. 【請求項６】　　上記制御コンデンサ電極は、上記少な
   くとも１つの副画素電極の周縁部をほぼ囲むと共にその
   周縁部と重なって形成されている請求項５記載の液晶表
   示素子。
7. 【請求項７】　　上記少なくとも１つの副画素電極は上
   記制御コンデンサ電極の周縁部をほぼ囲むと共にその周
   縁部と重なるように形成されている請求項５記載の液晶
   表示素子。
8. 【請求項８】　　上記第２絶縁膜は上記少なくとも１つ
   の副画素電極の上から上記第１基板のほぼ全面に渡って
   形成されており、その上に上記付加コンデンサ電極が形
   成されている請求項１記載の液晶表示素子。
9. 【請求項９】　　上記もう１つの副画素電極は上記制御
   コンデンサ電極と一体に同一面上に形成されている請求
   項５記載の液晶表示素子。
10. 【請求項１０】　　上記第２絶縁膜は上記第１絶縁膜に
    より兼用されており、上記制御コンデンサ電極と上記付
    加コンデンサ電極は同一面上に形成されている請求項１
    記載の液晶表示素子。
11. 【請求項１１】　　上記もう１つの副画素電極と上記制
    御コンデンサ電極とは上記第１絶縁膜に形成したコンタ
    クトホールを通して互いに接続されている請求項５記載
    の液晶表示素子。
12. 【請求項１２】　　上記もう１つの副画素電極は上記少
    なくとも１つの副画素電極と同一面に互いにギャップに
    より分離されて形成され、上記制御コンデンサ電極は上
    記ギャップとそのほぼ全長に渡って重なる領域を有する
    請求項５記載の液晶表示素子。
13. 【請求項１３】　　上記付加コンデンサ電極は上記行配
    列及び列配列のいずれか一方の方向に隣接する上記画素
    の上記付加コンデンサ電極に接続される延長部を有して
    いる請求項１記載の液晶表示素子。
14. 【請求項１４】　　各画素の領域の一部をそれぞれ占め
    る複数の副画素電極が第２基板上の共通電極と液晶を挟
    んで対向して第１基板上に形成された絶縁膜上に配され
    、上記複数の副画素電極と上記絶縁膜を介してそれぞれ
    少くとも一部が対向する制御コンデンサ電極が設けられ
    ておりそれによって上記複数の副画素電極が上記共通電
    極との間にそれぞれ形成する液晶コンデンサにそれぞれ
    直列に接続された制御コンデンサを形成し、上記制御コ
    ンデンサ電極と上記共通電極との間に駆動電圧が供給さ
    れるように構成された上記画素を有する液晶表示素子に
    おいて、上記複数の副画素電極は中央の島状の１つを他
    の少なくとも１つがほぼ囲むと共に少なくとも周縁で上
    記絶縁膜を介して互いに重なるように同心状に配され、
    それによって中央の島状の第１副画素領域とそれをほぼ
    囲むループ状の第２副画素領域とを規定していることを
    特徴とする液晶表示素子。