JPH08328036A

JPH08328036A - 液晶表示装置

Info

Publication number: JPH08328036A
Application number: JP13665595A
Authority: JP
Inventors: Yoshiaki Aoki; 良朗青木; Hajime Sato; 肇佐藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-06-02
Filing date: 1995-06-02
Publication date: 1996-12-13
Anticipated expiration: 2021-07-05
Also published as: JP3792749B2; US6268894B1; KR100235475B1; TW351776B; KR970002412A

Abstract

(57)【要約】【目的】画素部開口率の向上と表示品質の向上とを両
立させて、高輝度でコントラスト比が高く、かつ高品質
な画像表示を実現できる液晶表示装置を提供する。【構成】本発明の液晶表示装置においては、補助容量
線１０３を画素電極１０５の両端部でそれぞれ重複する
ように配設してあり、各画素どうしの間のスペース、い
わゆる非画素部に補助容量（Ｃｓ）１０６を配置してい
る

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置に係り、特
に画素部開口率の高いアクティブマトリックス型の液晶
表示装置に関する。

【０００２】

【従来の技術】液晶表示装置は、薄型、低消費電力等の
特徴を生かして、テレビあるいはグラフィックディスプ
レイなどの表示素子として盛んに利用されている。

【０００３】中でも、薄膜トランジスタ（Thin Film Tr
ansistor；以下、ＴＦＴと略称）をスイッチング素子と
して用いたアクティブマトリックス型液晶表示装置は、
高速応答性に優れ、高精細化に適しており、ディスプレ
イ画面の高画質化、大型化、カラー画像化を実現するも
のとして注目されている。

【０００４】このアクティブマトリックス型液晶表示装
置の表示素子部分は、一般的にＴＦＴのようなスイッチ
ング用アクティブ素子とこれに接続された画素電極が配
設されたアクティブ素子アレイ基板と、これに対向して
配置される対向電極が形成された対向基板と、これら基
板間に挟持される液晶組成物と、さらに各基板の外表面
側に貼設される偏光板とからその主要部分が構成されて
いる。

【０００５】

【発明が解決しようとする課題】このようなアクティブ
マトリックス型液晶表示装置は、画素電極と対向電極
と、これら両電極の間に挟持された液晶層とで各画素ご
とに液晶画素セルが形成される。

【０００６】画素電極に印加する電圧を変化させること
によってその液晶画素セルの液晶分子の光学的状態を変
化させて、画面に画像を表示する。その画素電極の外側
の領域のいわゆる非画素部に存在している液晶層につい
ては、映像信号電圧に対応した電界は印加されない。こ
のため、これら非画素領域は光学的に遮蔽される。

【０００７】このように、画素電極が形成された画素部
の電界を変化させることで、その画素部の液晶層の光学
的状態を変化させて表示を行なう。

【０００８】液晶層のうち、画素電極と対向電極との間
に挟持されて表示に関与する部分の液晶分子は、理論上
では上記のように画素電極から印加される電界のみを正
確に受けて光学的状態が変化するはずである。

【０００９】しかしながら、そのような各画素ごとの液
晶画素セルは実際上、画素電極とその周囲に配設された
信号線や走査線との間に発生する電界の影響を受けて、
特に画素電極の周縁部付近の液晶分子が反転した状態と
なる、いわゆるエッジリバース現象を発生するという問
題がある。

【００１０】即ち、このような画素電極の周縁部付近
（つまり各画素部の周縁部）に存在する液晶分子は、映
像信号に対応して画素電極から印加される映像信号電圧
に正確に対応した電界の他に、信号線や走査線との間に
発生する電界の影響を受けるため、画像を表示した際に
映像信号に正確に対応した光学的状態とはならない。こ
のため、画素部の周縁部で光が漏れるなどしてコントラ
ストが低下し、画面の表示品質を著しく低下させるとい
う問題がある。

【００１１】このような画素部の周縁部での光の漏れ等
の現象に起因したコントラスト低下を防ぐことを企図し
て、図１０に示すように、画素電極１の周縁部の配線、
特に信号線２および走査線３と画素電極１との間に、数
μｍ程度の隙間を設け、さらに画素電極１の外側つまり
非画素領域およびエッジリバースを発生する領域には、
重複するようにブラックマトリックス４を形成する、と
いう方策が提案されている。このブラックマトリックス
４によって、光シャッタとして正確には機能しない領域
が光学的に遮蔽されて、画面の表示品質を向上すること
ができる。

【００１２】しかしながら、表示品質の向上を目的とし
て形成するブラックマトリックス４も、遮光領域が増加
することで表示装置の光利用効率の低下を招くという別
の側面を持つ。それ故、ブラックマトリックス４の面積
を増加させることは、液晶表示装置の全体の消費電力増
加に結びつく傾向にある。従って、表示品質と光利用効
率とを同時に向上するには、各液晶画素セルを駆動（制
御）するための画素電極１の有効面積を拡大する一方
で、十分な遮光効果を確保しつつ遮光領域の面積は小さ
くすることが必要である。このようにして画素部開口率
をできるだけ大きくすることが必要である。

【００１３】そのような画素部開口率を向上する方策の
一つとして、隣り合った 2行の補助容量線を 1本の補助
容量線５で兼用する方法が提案されている。図１１は、
このような従来の液晶表示装置の概要を示す図、図１２
はその等価回路図である。

【００１４】これにより、表示領域内の走査線３と平行
な方向の配線つまり走査線３と補助容量線５との総本数
は図１０に示した液晶表示装置と比較して 3／ 4となる
ため、画素部開口率を向上することが出来る。

【００１５】しかしながら、上記の構成においても、画
素電極１とその周辺の走査線３や信号線２などとの間に
発生する電界の影響を避けるために、特に画素電極１と
走査線３との間などに一定の間隔を設ける必要がある。
また、走査線３が 2行ずつ隣り合うように配列されるた
め、短絡不良等を回避する必要上、それら隣り合う 2本
の走査線３どうしの間をある程度以上には近接して配置
することが困難であり、場合によってはそれら走査線３
どうしの間の距離の分、むしろ画素部開口率を低下させ
てしまうという問題がある。

【００１６】画素部開口率の向上を企図したもう一つの
方策として、図１３、図１４に示すように、補助容量線
５と走査線３とを 1本の配線６で兼用する方法が提案さ
れている。

【００１７】これにより、表示領域内の走査線方向（つ
まり図１３中の横方向）の配線の総本数が従来方式の 1
／ 2となるため、上記の液晶表示装置と比較してさらに
画素部開口率を向上することが可能と考えられる。

【００１８】しかしながら、上記の液晶表示装置の場
合、配線６に付随する一行分の補助容量Ｃｓは、走査パ
ルス印加時には全て寄生容量として働くことになるた
め、走査線３として機能する際の配線６の電気的な時定
数が大きくなって、水平ブランキング期間内で画素スイ
ッチング素子である画素部ＴＦＴ素子７の駆動を行ごと
に切り換える実用的なスイッチングスピードが得られな
いという問題がある。

【００１９】さらには、画素電極１の図１３中左右端部
には画素部ＴＦＴ素子７のＯＮ・ＯＦＦ動作を繰り返す
ための急峻な走査パルスが印加される走査線３が配置さ
れており、この走査線３と画素電極１との間の電界の相
互作用によって液晶分子（図示省略）がエッジリバース
を発生しやすい状態となる。従って、これら走査線３
（前記したように補助容量線５と兼用）と画素電極１と
の間には一定の間隔を設ける必要があり、それ以上に近
接させることはできない。従って、このような走査線３
と補助容量線５とを兼用する配線６を採用した場合で
も、開口率の向上はすでに限界にきており、それ以上の
向上は困難であるという問題がある。

【００２０】また、走査線３と補助容量線５とが兼用さ
れているため、この兼用の配線６が補助容量Ｃｓとして
機能するためには画素部ＴＦＴ素子７のＯＦＦ信号が配
線６に印加された状態でなくてはならない。

【００２１】例えば、上記の補助容量Ｃｓとして画素部
ＴＦＴ素子７と同極性の半導体層で形成されたＭＯＳ型
の容量を用いた場合、画素ＴＦＴ素子７のＯＦＦ信号で
は十分なゲート電圧が確保できないため、絶縁膜と半導
体層との界面に反転層を形成することが困難であり、こ
のＭＯＳ型の容量を効果的に機能させることが不可能と
なる。そのため、図１１に示したような構造の従来の液
晶表示装置では、駆動用の電圧を印加することが必要な
ＭＯＳ型の容量は用いることができない。従ってこれと
は別の材料および構造の容量を採用せざるを得ず、その
構造および製造プロセスが大幅に煩雑化するという問題
がある。

【００２２】さらには、上記の 3つの従来の構造の液晶
表示装置に共通の問題として、ブラックマトリクスを設
計する際に各工程での種々の精度を考慮して設計しなく
てはならないという問題がある。

【００２３】特に、対向基板上にブラックマトリックス
が形成された液晶表示装置の場合、ブラックマトリック
スの加工精度以外にもセル製造工程におけるアクティブ
素子アレイ基板と対向基板との合わせ精度をも考慮する
必要があり、その誤差を見込んだマージンを考慮に入れ
てあらかじめ面積を最低必要面積よりも拡大してブラッ
クマトリックスの設計を行なわねばならない。その結
果、液晶表示装置の開口率が必要以上に低下するという
問題があった。

【００２４】本発明はこのような問題を解決するために
成されたもので、その目的は、画素部開口率の向上と表
示品質の向上とを両立させて、高輝度でコントラスト比
が高く、かつ高品質な画像表示を実現できる液晶表示装
置を提供することにある。

【００２５】

【課題を解決するための手段】本発明の液晶表示装置
は、基板上に互いに交差するように配列された複数行の
走査配線と複数列の信号配線と前記走査配線および前記
信号配線に接続されたスイッチング素子と該スイッチン
グ素子ごとに接続された画素電極とが形成されたスイッ
チング素子アレイ基板と、前記スイッチング素子アレイ
基板に間隙を有して対向配置される対向電極が形成され
た対向基板と、前記スイッチング素子アレイ基板と前記
対向基板との間に封入された液晶組成物と、を有する液
晶表示装置において、平面的な外形が前記走査配線と平
行な方向の辺と前記信号配線と平行な方向の辺とを持っ
た形状の画素電極と、前記画素電極を横切る位置に形成
された走査配線と、前記走査配線に対して平行な細帯状
の補助容量電極であって、前記画素電極の前記走査配線
と平行な方向の辺を含む端部に対して絶縁層を介して対
向し、該対向した部分で補助容量を形成する補助容量電
極と、を具備することを特徴としている。

【００２６】また、上記の液晶表示装置において、前記
スイッチング素子が、絶縁層を介して前記信号配線と重
複する平面的位置に形成されたことを特徴としている。

【００２７】また、上記の液晶表示装置において、前記
スイッチング素子に接続された走査配線の行と、該スイ
ッチング素子に接続された画素電極の行とが、異なる行
であることを特徴としている。

【００２８】また、上記いずれかに記載の液晶表示装置
において、前記信号配線が、前記画素電極の前記信号配
線と平行な方向の辺を含む端部に対して絶縁層を介して
対向するように形成されたことを特徴としている。

【００２９】また、上記いずれかに記載の液晶表示装置
において、前記走査配線および前記信号配線に接続され
て各行ごとの画素電極又は各画素電極ごとに映像信号電
圧の極性を切り換えて書き込む液晶駆動回路とを具備す
ることを特徴としている。

【００３０】

【作用】本発明によれば、補助容量線を画素電極の端部
と一部重複するように形成することにより、これをブラ
ックマトリックスの一部として併用することができ、ア
レイ工程、セル工程での位置合わせズレによる画素部開
口率の低下を解消することができる。

【００３１】また、一般にほぼ矩形状である画素電極
の、周縁部（周囲のエッジ部）における液晶分子の姿勢
を、補助容量線によって定電位で安定な状態に維持する
ことができ、エッジリバースの発生に起因した表示品質
の低下を防ぐことができる。

【００３２】また、画素部スイッチング素子である例え
ばｐ−ＳｉＴＦＴやａ−ＳｉＴＦＴを信号配線で遮光す
るように配置することによって、そのスイッチング素子
への光入射に起因した光リークの発生などの悪影響を解
消することができる。また、画素開口部へのスイッチン
グ素子の張り出しを防ぐことができ、画素部開口率をさ
らに向上させることができる。

【００３３】また、スイッチング素子に接続された走査
線の行と、そのスイッチング素子に接続された画素電極
の行とを、異なる行とすることにより、書き込み中の画
素電極と、動作中の走査線とが重複した一本の配線であ
るという状態を避けることができ、走査線の駆動に伴な
った突き抜け電圧の発生を防いで、表示品質の向上と信
頼性の向上とを実現できる。

【００３４】また、信号配線をブラックマトリックスの
一部として併用することによって、アレイ工程、セル工
程での合わせズレに起因した画素部開口率の低下を防
ぎ、さらに信号配線と補助容量線でブラックマトリック
スとしての機能を全て果たすことが可能となり、新たに
遮光層を形成する必要がなくなる。よって液晶表示装置
の製造工程を大幅に簡略化することができる。

【００３５】また、表示領域内の画素への映像信号の供
給に際し、各行もしくは各ドット単位で極性を切り替え
て信号を供給することによって、表示領域内の信号配線
の電位を、 1フィールド期間の平均で、補助容量線の電
位もしくは対向基板の電位と同電位に保つことが可能と
なる。従って、表示領域内の各配線群の電位が 1フィー
ルド期間において平均的に一定電位となり、エッジリバ
ースやクロストークの発生を防いで、液晶表示装置の表
示品質を大幅に向上することができる。

【００３６】

【実施例】以下、本発明の液晶表示装置の実施例を、図
面に基づいて詳細に説明する。

【００３７】（実施例１）図１は、本発明に係る第１の
実施例の液晶表示装置の画素部を中心として示す図であ
る。なお、以降の各図において、図示の理解の簡潔化を
企図して、画素開口部を太線で示している。また、走査
線１０２が画素電極１０５と重複している部分、および
補助容量線１０３には、斜線を付して示している。

【００３８】信号配線１０１、走査配線１０２、および
補助容量線１０３がマトリックス状に配線され、信号配
線１０１と走査配線１０２との各交差部には、スイッチ
ング素子としてＴＦＴ１０４、このＴＦＴ１０４に接続
した画素電極１０５および補助容量（Ｃｓ）１０６が形
成されている。走査配線１０２と補助容量線１０３と
は、図１中で上から下に順次交互に配列されている。画
素電極１０５の上下両端部分は、補助容量線１０３と重
複し、またその中央部は走査配線１０２と重複するよう
に、それらの各部位が配設されている。これが本実施例
の液晶表示装置の構造の特徴的な点である。

【００３９】図１のＡ−Ａ´における断面を、図２に示
す。透明絶縁膜によるマトリックス基板２０１と、カラ
ーフィルタ２０２が形成された対向基板２０３との間
に、液晶２０４が封入されて、液晶セルが形成されてい
る。

【００４０】マトリックス基板２０１上には、低温ポリ
シリコンプロセスを用いて画素部スイッチング素子とし
てＴＦＴ１０４、補助容量１０６等が形成されている。

【００４１】次に、簡単にマトリックスアレイ基板２０
１の製造方法について説明する。

【００４２】透明絶縁基板２０５上に、プラズマＣＶＤ
法でアモルファスシリコン薄膜を形成し、これをパター
ニングした後、エキシマレーザ照射を行なって再結晶化
し、多結晶シリコン膜２０６を得る。

【００４３】次に常圧ＣＶＤ法を用いて、ゲート絶縁膜
および補助容量の絶縁膜を形成するためのシリコン酸化
膜２０７を成膜する。

【００４４】次にスパッタ法によってＭｏ（モリブデ
ン）−Ｗ（タングステン）薄膜を形成し、これをパター
ニングして、ＴＦＴ１０４のゲート電極２０８および補
助容量（Ｃｓ）１０６の上部電極２０９を得る。この上
部電極２０９は、補助容量線１０３のうちの特に補助容
量（Ｃｓ）１０６を形成する部分として、図２の断面図
に上部電極２０９として示した。

【００４５】その後、上記のゲート電極２０８および上
部電極２０９をマスクとして用いて、イオンドーピング
法により不純物添加を行ない、ＴＦＴ１０４のソース領
域２１０ａ、ドレイン領域２１０ｂを形成する。

【００４６】そして常圧ＣＶＤ法により、層間絶縁膜２
１１を形成し、コンタクトホールを開口した後、アルミ
膜をスパッタ法にて成膜する。そしてこのアルミ膜をパ
ターニングすることで、ソース電極２１２ａ、ドレイン
電極２１２ｂを形成する。

【００４７】さらに第２層間絶縁膜２１３を形成し、コ
ンタクトホールを開口した後、透明導電膜としてＩＴＯ
膜を成膜し、これをパターニングして、画素電極１０５
を形成する。

【００４８】なお、画素部スイッチング素子であるＴＦ
Ｔ１０４の製造方法は、ｐ−ＳｉＴＦＴとして形成する
上記のような製造方法のみには限定されないことは言う
までもない。

【００４９】一方、対向基板２０３上には、カラーフィ
ルタ２０２、ブラックマトリックス２１４および透明導
電膜からなる対向電極２１５が形成されている。

【００５０】そしてさらに、両基板の最上層には、液晶
の配向方向を制御するために、ポリイミド膜を成膜しそ
の表面に配向処理を行なって、配向膜２１６ａ、ｂを形
成、両基板間に液晶２１７を注入することで、液晶セル
を構成する。

【００５１】上記の実施例において、補助容量１０６は
ＭＯＳ型としているが、補助容量線１０３の電位を任意
の電位とするためには、補助容量１０６の下部電極２１
８に不純物注入を行なって、ＭＩＭ型の電気容量として
形成することが望ましい。

【００５２】また、スイッチング素子としては、ドレイ
ン近傍の電界を緩和するための構造、例えばＬＤＤ構造
を取ることで、ドレイン近傍でのトンネル電流を抑える
ことができ、リーク電流を減らすこともできる。

【００５３】また、上記のソース領域２１０ａ／ドレイ
ン領域２１０ｂを形成するための不純物としては、Ｐ
（燐）のようなｎ型の不純物を用いても良く、あるいは
Ｂ（ホウ素）のようなｐ型の不純物を用いても、上記実
施例と同様の効果を得ることができる。

【００５４】また、マトリックスアレイ基板２０１上に
液晶ドライバ回路（図示省略）を一体に形成する場合に
は、その液晶ドライバ回路についてはＣＭＯＳ構造とし
て構成することによって、低い消費電力での高速な駆動
を実現することができる。

【００５５】上記のような構造を採ることにより、ブラ
ックマトリックス２１４の他にも補助容量線１０３が、
非画素部やＴＦＴ１０４を覆うための遮光部材として機
能するため、ブラックマトリックス２１４としては、従
来の走査配線１０２と同方向の部分は不要となる。その
結果、走査配線１０２に平行な方向に関しては、対向基
板上にブラックマトリックス２１４を形成した際に問題
となるセル組み工程での合わせ精度や、マトリックスア
レイ基板２０１上にブラックマトリックス２１４を形成
する場合に問題となる、ブラックマトリックス２１４と
各配線との合わせ精度や、ブラックマトリックス２１４
自体の加工精度等を考慮する必要がなくなるため、画素
部開口率を飛躍的に向上させることができる。

【００５６】また本実施例においては、補助容量線１０
３を画素電極１０５の両端部でそれぞれ重複するように
配設してあり、各画素どうしの間のスペース、いわゆる
非画素部に補助容量（Ｃｓ）１０６を配置しているた
め、ＴＦＴ１０４の形状変更等により補助容量１０６の
容量値を増加せざるを得ないような場合であっても、容
量値の増加に伴なう画素部開口率への影響を小さく抑え
ることが可能となる。

【００５７】また、本実施例においては、画素電極１０
５の両端部にそれぞれ重なるように補助容量線１０３を
配置することにより、その画素電極１０５の両端部の領
域に存在している液晶分子の状態を、補助容量線１０３
の電位によって、常に安定的な状態に維持することが可
能となる。これにより、ＴＦＴ１０４のＯＮ／ＯＦＦ動
作を繰り返す走査配線１０２が同位置に配線された場合
と比較して、液晶層における画素周辺部でのエッジリバ
ースの発生を解消することができ、エッジリバースの遮
蔽を目的とした部分のブラックマトリックス２１４の面
積は省略することができる。その結果、画素部開口率や
表示品質を大幅に向上させることができる。これは、補
助容量線１０３の電位を正負の映像信号振幅の中央の値
と同電位にした場合に最も効果が表れる。

【００５８】また、本実施例においては、走査配線１０
２は画素電極１０５によって液晶分子から電気的にシー
ルドされた構造となっている。これにより、液晶分子の
誘電率の影響に起因した走査配線１０２の時定数の変化
を防ぐことが可能となり、液晶材料の設計や選定の自由
度が高くなり、より最適な設定を採用することができる
という利点もある。

【００５９】さらには、本実施例においては、補助容量
線１０３と走査配線１０２とが独立して形成されてお
り、走査配線１０２と補助容量線１０３とを兼用した場
合に不可能だったＭＯＳ型の容量素子の適用が可能とな
るため、従来の構成の液晶表示装置と比較して、素子構
造の設計の自由度がさらに大きくなる。

【００６０】また、本実施例においては、下部電極２１
８と補助容量線１０３の特に上部電極２０９の部分とが
シリコン酸化膜２０７を誘電体層として介して対向し
て、補助容量１０６が形成されている。そしてまた、画
素電極１０５の図１中上下端部と補助容量線１０３の上
部電極２０９の部分とが層間絶縁膜２１１を介して対向
することで電気容量が形成されるが、これは補助容量１
０６を助ける電気容量の一部となっている。ここで、補
助容量１０６は、本実施例のような場合以外にも、例え
ば下部電極２１８は省略し、画素電極１０５と補助容量
線１０３の上部電極２０９の部分とが層間絶縁膜２１１
を介して対向することで形成される電気容量のみを補助
容量１０６としてもよく、あるいは逆に、画素電極１０
５と補助容量線１０３の上部電極２０９の部分とが重な
らないようにする一方、補助容量線１０３の上部電極２
０９の部分と下部電極２１８とが重なるように形成し
て、これで形成される電気容量のみを補助容量１０６と
してもよい。

【００６１】以上の実施例に示したように、補助容量線
１０３を画素電極１０５の信号配線に沿った方向の両端
に配置して、その部分をブラックマトリックス２１４に
代る遮光膜の一部として機能させ、走査配線１０２を画
素電極１０５に重複して形成することによって、設計、
プロセス、及び液晶材料の設計、選択等に対して自由度
が高く、高い表示品質でかつ開口率が大きく、光利用効
率の高い、消費電力の小さい液晶表示装置を得ることが
できる。

【００６２】なお、本発明は上記の実施例のみには限定
されない。この他にも、画素電極１０５の上下両端部に
補助容量線１０３が重なるように配設し、その部分で補
助容量線１０３をブラックマトリックス２１４に代る遮
光膜として機能させ、さらに各走査配線１０２を、画素
電極１０５を横切るように配置しているものであれば、
ＴＦＴの構造や形成方法はどのような方式のものでもよ
く、また各配線材料にはどのような材料が使用されてい
ても良い。またＴＦＴ１０４のチャネル部分が非晶質Ｓ
ｉであってもよく、あるいはＳｉ以外の素材で形成され
ていても良い。また画素スイッチング素子としてはＴＦ
Ｔ以外の素子を用いてもよい。

【００６３】（実施例２）図３は、本発明に係る第２の
実施例の液晶表示装置の画素部を中心として示す図であ
る。

【００６４】図３に示すように、ＴＦＴ１０４を信号配
線１０１と重なる位置に配設したことで、信号配線１０
１をＴＦＴ１０４の遮光膜として用いることが可能とな
る。特にバックライトもしくは投射光源から入射する光
に起因したＴＦＴ１０４の光リーク電流の発生を解消す
ることができる。

【００６５】そのため、画素電極１０５の映像信号保持
を目的として補助容量１０６を増加する必要がなくな
る。その結果、画素部開口率および画面の表示品質の向
上を実現することができる。

【００６６】（実施例３）図４は、前記の図３に示した
第２の実施例の液晶表示装置における、補助容量線１０
３を信号配線１０１よりも下層の、画素電極１０５の上
下端部のさらに周縁部にも重複する形状に配設して、開
口率をさらに向上した、第３の実施例の液晶表示装置を
示す図である。

【００６７】図４に示すように、補助容量線１０３を信
号配線１０１の下層に形成することにより、補助容量線
１０３がブラックマトリクス２１４と同様に遮光膜とし
て機能する領域が広がる。しかも、それに伴なって補助
容量１０６を信号配線１０１の下層にも形成できるよう
になるため、第２の実施例と比較して、さらに画素部開
口率を向上することができる。

【００６８】（実施例４）図５は、第４の実施例の液晶
表示装置の画素部を中心として示す図である。

【００６９】ＴＦＴ１０４のソース／ドレインのうちの
一方の端子は信号配線１０１に接続されており、他方の
端子は補助容量１０６を形成しつつ補助容量線１０３の
下層を経由して、前段もしくは次段の行の、走査配線１
０２と重複する形状に形成された画素電極１０５に接続
されている。

【００７０】図５に示すように、ＴＦＴ１０４を制御す
る走査パルスを供給するための走査配線１０２と、書き
込みが行なわれる画素電極１０５との、重複を避けるこ
とによって、従来は走査配線１０２と画素電極１０５と
の間に形成されていた寄生容量に起因した突き抜け電圧
の発生を抑制することができる。その結果、映像信号の
書き込み誤差を解消することができ、表示品質の向上が
実現できる。

【００７１】（実施例５）図６は、第５の実施例の液晶
表示装置の画素部を中心として示す図である。

【００７２】画素電極１０５の図中で左右の両端部が、
絶縁膜（図示省略）を介して信号配線１０１と重複して
形成されており、この信号配線１０１をブラックマトリ
ックスの代りに遮光膜として機能させることができる。

【００７３】そして画素電極１０５の図中で上下の両端
部は、上記実施例５等と同様の構造に形成されて、遮光
されている。従って、上記の各実施例で述べたブラック
マトリックス２１４は全く不要となる。

【００７４】このような構造を採ることにより、従来の
液晶表示装置においては必須であったブラックマトリッ
クスの形成が不要となり、また、セル工程での合わせ精
度やブラックマトリックスの形成工程での加工精度等を
考慮する必要がなくなるため、．従来の液晶表示装置と
比較して、さらに画素部開口率を向上させることがで
き、表示品質の向上を実現することができる。

【００７５】（実施例６）図７は、図６に示した第５の
実施例の液晶表示装置における画素電極１０５を、信号
配線１０１にさらに近い位置に配置して形成した、第６
の実施例の液晶表示装置を示す図である。ブラックマト
リクスとして機能する信号配線１０１の面積をさらに減
少させて、第５の実施例の液晶表示装置と比較してさら
に画素部開口率を向上することができる。

【００７６】（実施例７）図８は、図７に示した第６の
実施例の液晶表示装置において、補助容量線１０３のコ
ーナー部分を45°の角度に形成した、第７の実施例の液
晶表示装置を示す図である。

【００７７】これにより、補助容量１０６の電気容量値
は減らすことなく、補助容量線１０３による開口部の損
失面積は減少させることができる。つまり、開口部の面
積をさらに増大することができ、画素部開口率をさらに
向上することができる。

【００７８】（実施例８）図９は、本発明に係る液晶表
示装置の駆動方法の一例を示す図である。

【００７９】同図に示すように、画素電極１０５への映
像信号の書き込みに際して、 1行もしくは 1ドットごと
に映像信号の極性を反転して供給することにより、信号
配線１０１の電位が 1フレーム期間の平均で常に映像信
号の駆動振幅の中央に位置することになる。よって、信
号配線１０１と画素電極１０５との間の寄生容量に起因
した縦方向のクロストークを抑制することができ、液晶
表示装置の表示品質を大幅に向上することができる。

【００８０】なお、本発明は上記の実施例のみに限定さ
れるものではなく、画素電極の信号配線に平行な方向の
両端部が絶縁膜を介して補助容量線に重複して形成さ
れ、走査配線が画素電極に重複して形成された構造を持
つものであれば、画素の縦横比が 3： 1である必要はな
く、各配線の形状、間隔がそれぞれ異なっていても同様
の効果をもたらす。

【００８１】また、特に上記の液晶表示装置が直視型の
ディスプレイとして用いられる場合に、表示領域内の配
線を酸化クロム、光吸収生黒色樹脂材料等に代表される
仮反射材料で遮蔽することにより、さらに表示品質を向
上させることが可能である。また、上記の低反射材料
は、対向基板上に形成される場合でもアレイ基板上に形
成される場合であっても、外光の映り込み防止の効果は
同様に発揮され、またマトリックスアレイ基板上に形成
する場合は表示領域内の各配線をマスクとした裏面露光
工程を経て形成することなどによって、低反射材料の付
加に伴なう工程の繁雑化を防ぐことができる。

【００８２】

【発明の効果】以上、詳細な説明で明示したように、本
発明によれば、画素部開口率の向上と表示品質の向上と
を両立させて、高輝度でコントラスト比が高く、かつ高
品質な画像表示を実現できる液晶表示装置を提供するこ
とができる。

【図面の簡単な説明】

【図１】第１の実施例の液晶表示装置の画素部を中心と
して示す図である。

【図２】図１のＡ−Ａ´における断面を示す図である。

【図３】第２の実施例の液晶表示装置の画素部を中心と
して示す図である。

【図４】第３の実施例の液晶表示装置を示す図である。

【図５】第４の実施例の液晶表示装置の画素部を中心と
して示す図である。

【図６】第５の実施例の液晶表示装置の画素部を中心と
して示す図である。

【図７】第６の実施例の液晶表示装置を示す図である。

【図８】第７の実施例の液晶表示装置を示す図である。

【図９】本発明に係る液晶表示装置の駆動方法の一例を
示す図である。

【図１０】従来の液晶表示装置を示す図である。

【図１１】従来の液晶表示装置を示す図である。

【図１２】従来の液晶表示装置の等価回路図である。

【図１３】従来の液晶表示装置を示す図である。

【図１４】従来の液晶表示装置の等価回路図である。

【符号の説明】

１０１………信号配線１０２………走査配線１０３………補助容量線１０４………ＴＦＴ１０５………画素電極１０６………補助容量（Ｃｓ）２１４………ブラックマトリックス

Claims

【特許請求の範囲】

【請求項１】基板上に互いに交差するように配列され
た複数行の走査配線と複数列の信号配線と前記走査配線
および前記信号配線に接続されたスイッチング素子と該
スイッチング素子ごとに接続された画素電極とが形成さ
れたスイッチング素子アレイ基板と、前記スイッチング
素子アレイ基板に間隙を有して対向配置される対向電極
が形成された対向基板と、前記スイッチング素子アレイ
基板と前記対向基板との間に封入された液晶組成物と、
を有する液晶表示装置において、平面的な外形が前記
走査配線に沿った方向の辺と前記信号配線に沿った方向
の辺とを持った形状の画素電極と、前記画素電極を横切る位置に形成された走査配線と、前記走査配線に沿った方向に伸びた細帯状の補助容量電
極であって、前記画素電極の前記走査配線に沿った方向
の辺を含む端部、または該端部に対応する位置に配設さ
れた電極層であって前記スイッチング素子の出力端に接
続された電極層に対して、絶縁層を介して対向し該対向
した部分で補助容量を形成する補助容量電極と、を具備
することを特徴とする液晶表示装置。
【請求項２】請求項１記載の液晶表示装置において、前記スイッチング素子が、絶縁層を介して前記信号線と
重複する平面的位置に形成されたことを特徴とする液晶
表示装置。
【請求項３】請求項１又は２記載の液晶表示装置にお
いて、前記スイッチング素子に接続された走査配線の行と、該
スイッチング素子に接続された画素電極の行とが、異な
る行であることを特徴とする液晶表示装置。
【請求項４】請求項１乃至３いずれかに記載の液晶表
示装置において、前記信号配線が、前記画素電極の前記信号配線と平行な
方向の辺を含む端部に対して絶縁層を介して対向するよ
うに形成されたことを特徴する液晶表示装置。
【請求項５】請求項１乃至４いずれかに記載の液晶表
示装置において、前記走査配線および前記信号配線に接続されて、各行ご
との画素電極又は各画素電極ごとに映像信号電圧の極性
を切り換えて書き込む液晶駆動回路とを具備することを
特徴する液晶表示装置。