JPH04349559A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04349559A JPH04349559A JP3123385A JP12338591A JPH04349559A JP H04349559 A JPH04349559 A JP H04349559A JP 3123385 A JP3123385 A JP 3123385A JP 12338591 A JP12338591 A JP 12338591A JP H04349559 A JPH04349559 A JP H04349559A
- Authority
- JP
- Japan
- Prior art keywords
- status
- input
- output control
- control device
- bus connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置、特にバス
接続装置を介して演算処理装置及び主記憶装置と入出力
制御装置とが接続している際のステータスの転送に関す
るものである。
接続装置を介して演算処理装置及び主記憶装置と入出力
制御装置とが接続している際のステータスの転送に関す
るものである。
【０００２】
【従来の技術】システムバスに、演算処理装置，主記憶
装置，バス接続装置を接続し、バス接続装置に接続され
た入出力バスに、入出力制御装置が接続された情報処理
装置において、入出力制御装置が、自装置内の状態（ス
テータス）を演算処理装置に通知する場合に、入出力制
御装置は、ステータスを主記憶装置に格納し、演算処理
装置に割込みを発生してステータスが主記憶装置に格納
されていることを通知する。
装置，バス接続装置を接続し、バス接続装置に接続され
た入出力バスに、入出力制御装置が接続された情報処理
装置において、入出力制御装置が、自装置内の状態（ス
テータス）を演算処理装置に通知する場合に、入出力制
御装置は、ステータスを主記憶装置に格納し、演算処理
装置に割込みを発生してステータスが主記憶装置に格納
されていることを通知する。
【０００３】演算処理装置は、主記憶装置内のステータ
スを読み込むことによって入出力制御装置内の状態を認
識している。
スを読み込むことによって入出力制御装置内の状態を認
識している。
【０００４】よって、入出力制御装置が、バス接続装置
を介して主記憶装置にステータスを格納する際に、まず
入出力制御装置は、ステータスをバス接続装置に転送す
る。バス接続装置は正常にステータスが転送されると主
記憶装置にステータスを転送するが、その転送が終了す
るのを待って、入出力制御装置にステータスの格納状態
を通知し、そこでステータス転送のバスサイクルを終了
しているとステータス転送のバスサイクルに時間がかか
りシステム全体の性能の低下につながる。
を介して主記憶装置にステータスを格納する際に、まず
入出力制御装置は、ステータスをバス接続装置に転送す
る。バス接続装置は正常にステータスが転送されると主
記憶装置にステータスを転送するが、その転送が終了す
るのを待って、入出力制御装置にステータスの格納状態
を通知し、そこでステータス転送のバスサイクルを終了
しているとステータス転送のバスサイクルに時間がかか
りシステム全体の性能の低下につながる。
【０００５】そこで、バス接続装置は、入出力制御装置
から正常にステータスが転送されると入出力制御装置に
、正常にステータスが転送されたことを通知する。ここ
で、入出力制御装置は転送サイクルを正常終了する。
から正常にステータスが転送されると入出力制御装置に
、正常にステータスが転送されたことを通知する。ここ
で、入出力制御装置は転送サイクルを正常終了する。
【０００６】次に、バス接続装置が主記憶装置にステー
タスを転送するが、このバスサイクルでエラーが発生す
るとステータスは主記憶装置に格納されない。
タスを転送するが、このバスサイクルでエラーが発生す
るとステータスは主記憶装置に格納されない。
【０００７】
【発明が解決しようとする課題】この場合、入出力制御
装置では、ステータスの転送サイクルが正常終了してい
るので、ステータスが主記憶装置に正常に格納されたも
のと判断し、演算処理装置にステータスが主記憶装置に
格納されていることを通知する。
装置では、ステータスの転送サイクルが正常終了してい
るので、ステータスが主記憶装置に正常に格納されたも
のと判断し、演算処理装置にステータスが主記憶装置に
格納されていることを通知する。
【０００８】しかし、実際には主記憶装置にステータス
を格納する際に、エラーが発生していて、主記憶装置に
は、ステータスは格納されていないのでシステム内に矛
盾が生じる。
を格納する際に、エラーが発生していて、主記憶装置に
は、ステータスは格納されていないのでシステム内に矛
盾が生じる。
【０００９】従来技術では、このような場合、バス接続
装置がダウンし、その配下の入出力制御装置も動作でき
なくなるという問題が発生していた。
装置がダウンし、その配下の入出力制御装置も動作でき
なくなるという問題が発生していた。
【００１０】本発明の目的は、このような問題を解決し
た情報処理装置を提供することにある。
た情報処理装置を提供することにある。
【００１１】
【課題を解決するための手段】本発明は、システムバス
に、演算処理装置，主記憶装置，及びバス接続装置を接
続し、前記バス接続装置に接続された入出力バスに、入
出力制御装置が接続された情報処理装置において、バス
接続装置は、入出力制御装置が、バス接続装置を介して
主記憶装置にステータスを格納する際に、ステータスを
転送した入出力制御装置を識別し記憶する手段と、バス
接続装置から主記憶装置へのステータス転送が終了する
と、そのステータス格納状態の情報を入出力制御装置を
識別する情報と共に、記憶する手段とを有し、入出力制
御装置は、主記憶装置にステータスが格納されたことを
演算処理装置に通知する際に、バス接続装置に格納され
ている前記ステータス格納状態の情報を読み込む手段を
有することを特徴とする。
に、演算処理装置，主記憶装置，及びバス接続装置を接
続し、前記バス接続装置に接続された入出力バスに、入
出力制御装置が接続された情報処理装置において、バス
接続装置は、入出力制御装置が、バス接続装置を介して
主記憶装置にステータスを格納する際に、ステータスを
転送した入出力制御装置を識別し記憶する手段と、バス
接続装置から主記憶装置へのステータス転送が終了する
と、そのステータス格納状態の情報を入出力制御装置を
識別する情報と共に、記憶する手段とを有し、入出力制
御装置は、主記憶装置にステータスが格納されたことを
演算処理装置に通知する際に、バス接続装置に格納され
ている前記ステータス格納状態の情報を読み込む手段を
有することを特徴とする。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１３】図１及び図２は、本発明の一実施例である
。
。
【００１４】本実施例の情報処理装置は、システムバス
１０に接続された演算処理装置２０，主記憶装置３０，
バス接続装置４０，及びバス接続装置４０を介してシス
テムバス１０と接続された入出力バス５０，その入出力
バス５０に接続された入出力制御装置６０，７０を有し
ている。
１０に接続された演算処理装置２０，主記憶装置３０，
バス接続装置４０，及びバス接続装置４０を介してシス
テムバス１０と接続された入出力バス５０，その入出力
バス５０に接続された入出力制御装置６０，７０を有し
ている。
【００１５】また、バス接続装置４０は、入出力制御装
置６０，７０から主記憶装置３０にステータスを転送す
る際に、図２に示すように、ステータスを転送した入出
力制御装置を識別するためのＩＤ番号を表わす１２ビッ
トデータ（本実施例では、入出力制御装置を識別するた
めのＩＤ番号を１２ビットデータで表現するものとする
。）と、主記憶装置４０へのステータスの格納状態を表
す４ビットデータ（正常終了の時は００００Ｈを、転送
中の時は１１１１Ｈを格納し、異常終了の時は００００
Ｈ及び１１１１Ｈ以外のデータを格納する、また発生し
たエラーの種類を４ビットのデータで表現することも可
能であるが本実施例では特に表現はしない。）を合わせ
て１６ビットのデータとして、入出力制御装置毎に保持
する入出力制御装置情報保持部４１を有している。
置６０，７０から主記憶装置３０にステータスを転送す
る際に、図２に示すように、ステータスを転送した入出
力制御装置を識別するためのＩＤ番号を表わす１２ビッ
トデータ（本実施例では、入出力制御装置を識別するた
めのＩＤ番号を１２ビットデータで表現するものとする
。）と、主記憶装置４０へのステータスの格納状態を表
す４ビットデータ（正常終了の時は００００Ｈを、転送
中の時は１１１１Ｈを格納し、異常終了の時は００００
Ｈ及び１１１１Ｈ以外のデータを格納する、また発生し
たエラーの種類を４ビットのデータで表現することも可
能であるが本実施例では特に表現はしない。）を合わせ
て１６ビットのデータとして、入出力制御装置毎に保持
する入出力制御装置情報保持部４１を有している。
【００１６】入出力制御装置６０が、自装置内の状態（
ステータス）を演算処理装置２０に通知する場合に、入
出力制御装置６０は、ステータスを主記憶装置３０に格
納し、演算処理装置２０に割込みを発生して、ステータ
スが主記憶装置３０に格納されていることを通知して入
出力制御装置６０は、自装置内の状態を演算処理装置２
０に通知する。
ステータス）を演算処理装置２０に通知する場合に、入
出力制御装置６０は、ステータスを主記憶装置３０に格
納し、演算処理装置２０に割込みを発生して、ステータ
スが主記憶装置３０に格納されていることを通知して入
出力制御装置６０は、自装置内の状態を演算処理装置２
０に通知する。
【００１７】しかし、入出力制御装置６０は、ステータ
スを主記憶装置３０に転送する際に、まず、入出力バス
５０を介して、バス接続装置４０にステータスを転送す
る。
スを主記憶装置３０に転送する際に、まず、入出力バス
５０を介して、バス接続装置４０にステータスを転送す
る。
【００１８】バス接続装置４０は正常にステータスを受
け取ると、入出力制御装置６０にステータスを正常に受
け取ったことを通知すると共に、自装置内の入出力制御
装置情報保持部４１にステータスを転送してきた入出力
制御装置６０のＩＤ番号を１２ビットのデータとして保
持し、ステータス格納状態を示す４ビットデータに１１
１１Ｈを格納する。
け取ると、入出力制御装置６０にステータスを正常に受
け取ったことを通知すると共に、自装置内の入出力制御
装置情報保持部４１にステータスを転送してきた入出力
制御装置６０のＩＤ番号を１２ビットのデータとして保
持し、ステータス格納状態を示す４ビットデータに１１
１１Ｈを格納する。
【００１９】ここで、入出力制御装置６０としては、バ
ス接続装置４０からのステータスを正常に受け取ったと
いう通知によって、ステータス転送のためのバスサイク
ルは正常終了したものと判断する。
ス接続装置４０からのステータスを正常に受け取ったと
いう通知によって、ステータス転送のためのバスサイク
ルは正常終了したものと判断する。
【００２０】次に、バス接続装置４０は、入出力制御装
置６０から転送されたステータスをシステムバス１０を
介して主記憶装置３０に転送する。
置６０から転送されたステータスをシステムバス１０を
介して主記憶装置３０に転送する。
【００２１】そこで、転送エラーが発生すると、バス接
続装置４０は自装置内の入出力制御装置情報保持部４１
にステータスを転送してきた入出力制御装置のＩＤ番号
と共に転送エラーが発生したことを表す４ビットデータ
（００００Ｈ及び１１１１Ｈ以外のデータ）をセットし
保持する。
続装置４０は自装置内の入出力制御装置情報保持部４１
にステータスを転送してきた入出力制御装置のＩＤ番号
と共に転送エラーが発生したことを表す４ビットデータ
（００００Ｈ及び１１１１Ｈ以外のデータ）をセットし
保持する。
【００２２】入出力制御装置６０は、ステータスが主記
憶装置３０に書き込まれたことを演算処理装置２０に通
知する際に、バス接続装置４０内の入出力制御装置情報
保持部４１に保持されているステータスの格納状態を確
認する。
憶装置３０に書き込まれたことを演算処理装置２０に通
知する際に、バス接続装置４０内の入出力制御装置情報
保持部４１に保持されているステータスの格納状態を確
認する。
【００２３】ここで、まずバス接続装置４０内の入出力
制御装置情報保持部４１に保持されているステータス格
納状態を示す４ビットデータが、ステータス転送中（４
ビットデータが、１１１１Ｈ）でないことを確認し、正
常終了（４ビットデータが、００００Ｈ）であれば、入
出力制御装置６０は、演算処理装置２０にステータスの
格納終了の通知を行う。
制御装置情報保持部４１に保持されているステータス格
納状態を示す４ビットデータが、ステータス転送中（４
ビットデータが、１１１１Ｈ）でないことを確認し、正
常終了（４ビットデータが、００００Ｈ）であれば、入
出力制御装置６０は、演算処理装置２０にステータスの
格納終了の通知を行う。
【００２４】しかし、この場合ステータス格納状態を示
す４ビットデータが、異常終了（４ビットデータが、０
０００Ｈ及び１１１１Ｈ以外）であるので、入出力制御
装置６０は、ステータスが主記憶装置３０に、正常に格
納されていないものと判断し、主記憶装置３０にステー
タスが書き込まれたことを演算処理装置２０に通知する
のを中止し、ステータスの転送エラーに対するリカバリ
を行う。
す４ビットデータが、異常終了（４ビットデータが、０
０００Ｈ及び１１１１Ｈ以外）であるので、入出力制御
装置６０は、ステータスが主記憶装置３０に、正常に格
納されていないものと判断し、主記憶装置３０にステー
タスが書き込まれたことを演算処理装置２０に通知する
のを中止し、ステータスの転送エラーに対するリカバリ
を行う。
【００２５】
【発明の効果】以上説明したように本発明は、入出力制
御装置がバス接続装置を介してステータスの転送を行っ
た場合に、ステータスの転送エラーを的確に判断可能と
することによってシステム全体の信頼性を向上させるこ
とができる。
御装置がバス接続装置を介してステータスの転送を行っ
た場合に、ステータスの転送エラーを的確に判断可能と
することによってシステム全体の信頼性を向上させるこ
とができる。
【図１】本発明の一実施例を示す図である。
【図２】本発明のバス接続装置内の入出力制御装置情報
保持部に保持されるデータのデータ形式の一例を示す図
である。
保持部に保持されるデータのデータ形式の一例を示す図
である。
１０ システムバス
２０ 演算処理装置
３０ 主記憶装置
４０ バス接続装置
４１ 入出力制御装置情報保持部
５０ 入出力バス
６０ 入出力制御装置
７０ 入出力制御装置
Claims (3)
- 【請求項１】システムバスに、演算処理装置，主記憶装
置，及びバス接続装置を接続し、前記バス接続装置に接
続された入出力バスに、入出力制御装置が接続された情
報処理装置において、バス接続装置は、入出力制御装置
が、バス接続装置を介して主記憶装置にステータスを格
納する際に、ステータスを転送した入出力制御装置を識
別し記憶する手段と、バス接続装置から主記憶装置への
ステータス転送が終了すると、そのステータス格納状態
の情報を入出力制御装置を識別する情報と共に、記憶す
る手段とを有し、入出力制御装置は、主記憶装置にステ
ータスが格納されたことを演算処理装置に通知する際に
、バス接続装置に格納されている前記ステータス格納状
態の情報を読み込む手段を有することを特徴とする情報
処理装置。 - 【請求項２】入出力制御装置が主記憶装置にステータス
を格納する際にまず、バス接続装置にステータスを転送
し、バス接続装置は入出力制御装置にステータスが正常
に転送されたことを通知すると共にステータスを転送し
た入出力制御装置を識別するための情報を自装置内に保
持し、バス接続装置は、転送されたステータスを主記憶
装置に転送するためのバスサイクルを起動し、このバス
サイクルが正常終了したかまたは異常終了したかを前記
の入出力制御装置を識別するための情報に付け加えて保
持することを特徴とする請求項１記載の情報処理装置。 - 【請求項３】入出力制御装置は、主記憶装置へのステー
タスの転送が行われたことを演算処理装置に通知するが
、この時に入出力制御装置はバス接続装置に格納されて
いるステータス格納状態の情報を読み込み、正常に主記
憶装置へステータスの転送が終了していれば演算処理装
置にステータス転送終了の通知を行い、主記憶装置への
ステータスの転送が異常終了していれば、入出力制御装
置は、主記憶装置へのステータス転送正常終了の通知を
行わないで、リカバリ処理を行うことを特徴とする請求
項２記載の情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123385A JPH04349559A (ja) | 1991-05-28 | 1991-05-28 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123385A JPH04349559A (ja) | 1991-05-28 | 1991-05-28 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04349559A true JPH04349559A (ja) | 1992-12-04 |
Family
ID=14859272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123385A Pending JPH04349559A (ja) | 1991-05-28 | 1991-05-28 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04349559A (ja) |
-
1991
- 1991-05-28 JP JP3123385A patent/JPH04349559A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5115499A (en) | Shared computer resource allocation system having apparatus for informing a requesting computer of the identity and busy/idle status of shared resources by command code | |
| EP0115454B1 (en) | Bus for data processing system with fault cycle operation | |
| US6182182B1 (en) | Intelligent input/output target device communication and exception handling | |
| US6728791B1 (en) | RAID 1 read mirroring method for host adapters | |
| WO2019136595A1 (zh) | 处理i2c总线死锁的方法、电子设备和通信系统 | |
| US7143206B2 (en) | Method for controlling data transfer unit having channel control unit, storage device control unit, and DMA processor | |
| US4858234A (en) | Method and apparatus for error recovery in a multibus computer system | |
| CN106484549A (zh) | 一种交互方法、NVMe设备、HOST及物理机系统 | |
| WO2008020389A2 (en) | Flash memory access circuit | |
| US4837767A (en) | Bus adapter module with improved error recovery in a multibus computer system | |
| JP4451837B2 (ja) | データ転送装置およびデータ転送方法 | |
| US6934771B1 (en) | Hardware I/O control block structure for mirrored and non-mirrored data transfers | |
| JP5907099B2 (ja) | 入出力処理装置、アドレス正当性検証方法およびアドレス正当性検証用プログラム | |
| JP3262130B2 (ja) | 情報処理装置 | |
| JP4439295B2 (ja) | データ転送制御装置 | |
| JPH05250300A (ja) | 情報処理装置 | |
| JP3141948B2 (ja) | 計算機システム | |
| JPS6312303B2 (ja) | ||
| JPH0553935A (ja) | 情報処理装置 | |
| JP2533886B2 (ja) | デ―タ転送方式 | |
| JP2735246B2 (ja) | テストアンドセット方式 | |
| JPS63278162A (ja) | 情報処理装置におけるエラ−訂正装置 | |
| JPH0414378B2 (ja) | ||
| JPS5834858B2 (ja) | デ−タ交換制御方式 | |
| JPH0962642A (ja) | 並列計算機のプログラムロード方式 |