JPH04351476A - 電力変換器の制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電力変換器の制御装置に
係り、特に、各アームに自己消弧可能な半導体スイッチ
ング素子が複数個直列接続されている電力変換器を制御
するに好適な電力変換器の制御装置及びスイッチング素
子制御装置に関する。

【０００２】

【従来の技術】電力用、車両用など大容量半導体電力変
換器においては、自己消弧可能な半導体スイッチング素
子、例えばＧＴＯを複数個直列接続して各アームを構成
して高電圧化に対処する構成が採用されている。この様
な電力変換器において、各アームのＧＴＯが同時にター
ンオフしないと先にターンオフしたＧＴＯに高電圧が印
加されＧＴＯが破壊する恐れがある。例えば、耐電圧４
．５ｋＶ、可制御電流３ｋＡのＧＴＯサイリスタでは、
素子保護上ターンオフ時のアノード電圧の上昇率は５０
０Ｖ／μｓ程度に抑制する必要があるが、ターンオフ時
間に２μｓの差があると、分担電圧の差としては１００
０Ｖに達する。この場合先にターンオフしたＧＴＯのス
ナバコンデンサは１０００Ｖ余分に充電され、この電圧
が先にオフしたＧＴＯのアノードとカソード間に印加さ
れる。更にスナバコンデンサの容量を低減してスナバ損
失を減らすために、ターンオフ時のアノード電圧上昇率
を大きくする構成を採用した場合、同じターンオフ時間
差でも電圧差は更に拡大される。そこで、各ＧＴＯのタ
ーンオフ、ターンオン特性のバラツキによる分担電圧の
アンバランスを低減する方法として、特性が同一なＧＴ
Ｏを選別し、素子特性のバラツキ、特にターンオフ時間
、ターンオン時間を全べて許容値以下に押える方法が提
案されている。しかし、この方法を採用しても、大容量
高電圧化を図るために各アームのＧＴＯの個数を増加さ
せると、直列数が増えるに従って特性の揃った素子を組
み合せることが困難となる。

【０００３】これらの解決策として、特開平１−１５２
９７１号公報に記載されているように、ターンオフ時間
の短い素子ほど正極側あるいは負極側に近く位置する順
序で素子を直列接続すると共に、電源電圧を各アームの
素子直列数で分割する分圧手段を備えたものが提案され
ている。また電気学会技術報告（ＩＩ部）第３４５号第
３０から３１頁に記載されているように、各素子のゲー
トドライブ回路にターンオフ時間補正要素を設けて分担
電圧のバラッキを調整するようにしたものも提案されて
いる。

【０００４】

【発明が解決しようとする課題】しかしながら、従来技
術のうち前者の方法では、直列数をｎとすると、分圧手
段として主回路半導体スイッチング素子と同じ耐電圧の
ダイオードが（２ｎ−２）個必要となる。しかも直列数
ｎが大きくなるに従ってダイオード数も増加し、装置が
大型化すると共に特性の揃った素子を組み合わせること
が困難となる。更に半導体スイッチング素子が故障して
素子を交換する場合、交換用素子のターンオフ特性に応
じて素子の並べ換えが必要となる。しかも素子のターン
オフ特性は温度、遮断電流値などによって変化するため
、あらゆる運転条件において必ずしもターンオフ時間の
短かい素子ほど正極側あるいは負極側の近くに配置され
るとは限らない。

【０００５】また後者のものは、ターンオフ時間補正要
素によってゲート信号遅延量を調整する場合、素子の直
列数ｎが大きくなるに従って調整に多くの時間を要する
ことになる。しかもゲート信号遅延量を調整しても、素
子のターンオフ特性の温度、遮断電流依存性などによる
バラッキ量が変化するため、ある１つの動作点で分担電
圧を均等に設定しても他の動作点では違いが生じること
がある。また従来技術ではターンオン時間のバラッキに
よって発生する分担電圧の差についても考慮されておら
ず、直列接続されたスイッチング素子群のうち１個だけ
ターンオンが遅くれると、ターンオンの遅れた素子に全
電圧が印加されることになる。従って各従来技術の方法
では、運転条件によってはスイッチング素子の分担電圧
を許容値以下に抑制できず、過電圧から素子を保護でき
ない恐れがある。

【０００６】本発明の目的は、互いに直列接続された複
数個の半導体スイッチング素子が個々に分担すべき分担
電圧の差を零に抑制することができる電力変換器の制御
装置とスイッチング素子制御装置を提供することにある
。

【０００７】

【課題を解決するための手段】前記目的を達成するため
に、本発明は、第１の装置として、自己消弧可能な半導
体スイッチング素子を１アームにつき複数個直列接続し
てなる電力変換器を制御するものにおいて、半導体スイ
ッチング素子群をアーム毎に制御するための基準オンオ
フ信号を発生する基準信号発生手段と、基準オンオフ信
号をアーム指定の時間だけ遅延する複数の遅延手段と、
各半導体スイッチング素子のオンオフ状態を検出する複
数の状態検出手段と、各状態検出手段の検出信号と遅延
手段の出力信号のオンオフ状態を比較して半導体スイッ
チング素子オンオフ時のタイミング偏差となる遅延量を
生成する複数の遅延量生成手段と、各遅延量生成手段に
より生成された遅延量に従って基準オンオフ信号の位相
を調整して各半導体スイッチング素子を駆動するための
ゲート信号を生成する複数のゲート信号生成手段とをそ
れぞれ各アームに対応づけて備えていることを特徴とす
る電力変換器の制御装置を構成したものである。

【０００８】第２の装置として、自己消弧可能な半導体
スイッチング素子を１アームにつき複数個直列接続して
なる電力変換器を制御するものにおいて、半導体スイッ
チング素子群をアーム毎に制御するための基準オンオフ
信号を発生する基準信号発生手段と、基準オンオフ信号
をアーム指定の時間だけ遅延する複数の遅延手段と、各
半導体スイッチング素子のオンオフ状態を検出する複数
の状態検出手段と、各状態検出手段の検出信号と遅延手
段の出力信号のオンオフ状態を比較して半導体スイッチ
ング素子オンオフ時のタイミング偏差となる遅延量を生
成する複数の遅延量生成手段と、各遅延量生成手段によ
り生成された遅延量を基準オンオフ信号に加えて各半導
体スイッチング素子を駆動するためのゲート信号を生成
する複数のゲート信号生成手段とをそれぞれ各アームに
対応づけて備えていることを特徴とする電力変換器の制
御装置を構成したものである。

【０００９】第３の装置として、自己消弧可能な半導体
スイッチング素子を１アームにつき複数個直列接続して
なる電力変換器を制御するものにおいて、半導体スイッ
チング素子群をアーム毎に制御するための基準オンオフ
信号を発生する基準信号発生手段と、基準オンオフ信号
をアーム指定の時間だけ遅延する複数の遅延手段と、各
半導体スイッチング素子のオンオフ状態を検出する複数
の状態検出手段と、各状態検出手段の検出信号と遅延手
段の出力信号のオンオフ状態を比較して少なくとも半導
体スイッチング素子オフ時のタイミング偏差となる遅延
量を生成する複数の遅延量生成手段と、各遅延量生成手
段により生成された遅延量を基準オンオフ信号に加えて
各半導体スイッチング素子を駆動するためのゲート信号
を生成する複数のゲート信号生成手段とをそれぞれ各ア
ームに対応づけて備えていることを特徴とする電力変換
器の制御装置を構成したものである。

【００１０】第１，第２または第３の装置を含む第４の
装置として、各遅延量生成手段から各ゲート信号生成手
段への遅延量の転送を周期的に遮断するホールド手段を
有する電力変換器の制御装置を構成したものである。

【００１１】第１，第２または第３の装置を含む第５の
装置として、各遅延量生成手段から各ゲート信号生成手
段への遅延量の転送を特定の期間のみ許可するホールド
手段を有する電力変換器の制御装置を構成したものであ
る。

【００１２】第１乃至第５のうちいずれかの装置を含む
第６の装置として、各状態検出手段は各半導体スイッチ
ング素子に印加される電圧から半導体スイッチング素子
のオンオフ状態を検出してなる電力変換器の制御装置を
構成したものである。

【００１３】第１乃至第５の装置のうちいずれかの装置
を含む第７の装置として、各状態検出手段は各半導体ス
イッチング素子に流れる電流から半導体スイッチング素
子のオンオフ状態を検出してなる電力変換器の制御装置
を構成したものである。

【００１４】第１乃至第５の装置のうちいずれかの装置
を含む第８の装置として、各状態検出手段は各半導体ス
イッチング素子のゲートに印加される電圧から半導体ス
イッチング素子のオンオフ状態を検出してなる電力変換
器の制御装置を構成したものである。

【００１５】第１乃至第５の装置のうちいずれかの装置
を含む第９の装置として、各状態検出手段は各半導体ス
イッチング素子のゲートに流れる電流から半導体スイッ
チング素子のオンオフ状態を検出してなる電力変換器の
制御装置を構成したものである。

【００１６】第１乃至第５の装置のうちいずれかの装置
を含む第１０の装置として、各状態検出手段は各半導体
スイッチング素子と並列の各スナバ回路に流れる電流か
ら半導体スイッチング素子のオンオフ状態を検出してな
る電力変換器の制御装置を構成したものである。

【００１７】第１乃至第５の装置のうちいずれかの装置
を含む第１１の装置として、各状態検出手段は各半導体
スイッチング素子と並列の各スナバ回路のコンデンサの
電圧から半導体スイッチング素子のオンオフ状態を検出
してなる電力変換器の制御装置を構成したものである。

【００１８】第１乃至第５の装置のうちいずれかの装置
を含む第１２の装置として、各状態検出手段は各半導体
スイッチング素子に印加される電圧の瞬時値から半導体
スイッチング素子のオンオフ状態を検出してなる電力変
換器の制御装置を構成したものである。

【００１９】第１乃至第５の装置のうちいずれかの装置
を含む第１３の装置として、各状態検出手段は各半導体
スイッチング素子に流れる電流の瞬時値から半導体スイ
ッチング素子のオンオフ状態を検出してなる電力変換器
の制御装置を構成したものである。

【００２０】第１乃至第１３の装置のうちいずれかの装
置を含む第１４の装置として、各状態検出手段は各半導
体スイッチング素子の故障を検出する故障検出手段を共
用してなる電力変換器の制御装置を構成したものである
。

【００２１】第１乃至第１４の装置のうちいずれかの装
置を含む第１５の装置として、各遅延量生成手段の生成
による遅延量と設定値とを比較して遅延量が設定値の範
囲から外れたときにゲート信号生成手段に対してゲート
信号の発生を強制的に停止させるゲート信号発生停止手
段を備えている電力変換器の制御装置を構成したもので
ある。

【００２２】第１６の装置として、互いに直列接続され
ている自己消弧型半導体スイッチング素子群を制御する
ための基準オンオフ信号を発生する基準信号発生手段と
、基準オンオフ信号を一定時間遅延する遅延手段と、各
半導体スイッチング素子のオンオフ状態を検出する複数
の状態検出手段と、各状態検出手段の検出信号と遅延手
段の出力信号のオンオフ状態を比較して半導体スイッチ
ング素子オンオフ時のタイミング偏差となる遅延量を生
成する複数の遅延量生成手段と、各遅延量生成手段によ
り生成された遅延量を基準オンオフ信号に加えて各半導
体スイッチング素子を駆動するためのゲート信号を生成
する複数のゲート信号生成手段とを有するスイッチング
素子制御装置を構成したものである。

【００２３】第１７の装置として、互いに直列接続され
ている自己消弧型半導体スイッチング素子群を制御する
ための基準オンオフ信号を発生する基準信号発生手段と
、基準オンオフ信号を一定時間遅延する遅延手段と、各
半導体スイッチング素子のオンオフ状態を検出する複数
の状態検出手段と、各状態検出手段の検出信号と遅延手
段の出力信号のオンオフ状態を比較して半導体スイッチ
ング素子オンオフ時のタイミング偏差となる遅延量を生
成する複数の遅延量生成手段と、各遅延量生成手段によ
り生成された遅延量に従って基準オンオフ信号の位相を
調整して各半導体スイッチング素子を駆動するためのゲ
ート信号を生成する複数のゲート信号生成手段とを有す
るスイッチング素子制御装置を構成したものである。

【００２４】第１８の装置として、互いに直列接続され
ている自己消弧型半導体スイッチング素子群を制御する
ための基準オンオフ信号を発生する基準信号発生手段と
、基準オンオフ信号を一定時間遅延する遅延手段と、各
半導体スイッチング素子のオンオフ状態を検出する複数
の状態検出手段と、各状態検出手段の検出信号と遅延手
段の出力信号のオンオフ状態を比較して少なくとも半導
体スイッチング素子オフ時のタイミング偏差となる遅延
量を生成する複数の遅延量生成手段と、各遅延量生成手
段により生成された遅延量を基準オンオフ信号に加えて
各半導体スイッチング素子を駆動するためのゲート信号
を生成する複数のゲート信号生成手段とを有するスイッ
チング素子制御装置を構成したものである。

【００２５】

【作用】前記した手段によれば、基準オンオフ信号に従
って各アームの半導体スイッチング素子が作動すると、
各アームの半導体スイッチング素子のオンオフ状態が状
態検出手段によって検出される。各半導体スイッチング
素子のオンオフ状態を検出する各状態検出手段の検出信
号と基準オンオフ信号をアーム指定の時間だけ遅延した
遅延信号とが比較され、この比較結果を基に各半導体ス
イッチング素子オンオフ時のタイミング偏差となる遅延
量が生成される。そして各遅延量を基に基準オンオフ信
号の位相を調整して各半導体スイッチング素子を駆動す
るためのゲート信号を生成すると、スイッチングタイミ
ングの早い半導体スイッチング素子に対してはタイミン
グの遅れたゲート信号が生成され、逆にスイッチングタ
イミングの遅い半導体スイッチング素子に対してはタイ
ミングの早いゲート信号が生成されることになる。この
結果、全ての半導体スイッチング素子のターンオフ、タ
ーンオンのタイミングを自動的に一致させることができ
る。これにより、運転状態によらず各半導体スイッチン
グ素子の分担電圧の差を零に抑制することができ、特定
の半導体スイッチング素子に高電圧が印加されるのを防
止することができる。

【００２６】

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１には、６アームで構成された電力変換器の
うち１アームの構成が示されており、アームを構成する
自己消弧可能な半導体スイッチング素子としてＧＴＯ（
ゲートターンオフ）サイリスタをｎ個直列接続した実施
例が示されている。

【００２７】図１において、ＧＴＯ１〜ｎは互いに直列
接続されて１アームを構成しており、各ＧＴＯには電圧
検出回路５０１〜５０ｎとフリーホイルダイオードＤ４
０１〜Ｄ４０ｎが直列接続されていると共に、ダイオー
ドＤ１〜Ｄｎ、コンデンサＣ１〜Ｃｎ、抵抗Ｒ１〜Ｒｎ
からなるスナバ回路が並列接続されている。各電圧検出
回路５０１〜５０ｎはそれぞれ電圧分担状態監視回路４
０１〜４０ｎに接続され、各ＧＴＯ１〜ｎのゲートはゲ
ート回路３０１〜３０ｎを介してパルス遅延回路２０１
〜２０ｎに接続されている。各パルス遅延回路２０１〜
２０ｎには電圧分担状態監視回路４０１〜４０ｎの出力
信号Ｓ１〜Ｓｎが入力されていると共に、基準オンオフ
信号Ｐ０、遅延回路１２００の出力信号である遅延基準
信号Ｐ１が入力されている。

【００２８】電圧検出回路５０１は図２に示されるよう
に、ＧＴＯ１のアノードとカソード間の電圧を検出する
素子として抵抗Ｒ５０１、ダイオードＤ５０１、発光素
子Ｌ１を備えて構成されており、ＧＴＯ１がオフになっ
て電圧検出回路５０１に電圧Ｖ１が印加されたときに発
光素子Ｌ１が発光するようになっている。電圧分担状態
監視回路４０１は、図２に示されるように、抵抗Ｒ４０
１、受光素子Ｌ１０１を備えており、ＧＴＯ１がオフと
なって発光素子Ｌ１が発光したときに、この光の受光よ
りローレベルのオンオフ状態信号Ｌ１を出力し、ＧＴＯ
１がオンとなって発光素子Ｌ１からの光を受光しないと
きにはハイレベルのオンオフ状態信号Ｓ１を出力するよ
うになっている。すなわち電圧検出回路５０１、電圧分
担状態監視回路４０１はＧＴＯ１のオンオフ状態を検出
する状態検出手段として構成されている。なお、電圧検
出回路５０２〜５０ｎと電圧分担状態監視回路４０２〜
４０ｎも同一のもので構成されている。このため、各電
圧分担状態監視回路４０１〜４０ｎからは、図３に示さ
れるように、各ＧＴＯ１〜ｎのオンオフ状態に応じたオ
ンオフ状態信号Ｓ１〜Ｓｎが出力されるようになってい
る。

【００２９】パルス遅延回路２０１は、図４に示される
ように、立ち上がり遅延回路２０１１、立ち下がり遅延
回路２０１２、計数回路２０１３，２０１４、クロック
発生回路２０１５を備えて構成されており、立ち上がり
遅延回路２０１１に基準オンオフ信号Ｐ０が入力され、
各計数回路２０１３，２０１４にオンオフ状態信号Ｓ１
、遅延基準信号Ｐ１が入力され、立ち下がり遅延回路２
０１２からゲート信号Ｇ１が出力されるようになってい
る。基準オンオフ信号Ｐ０は、複数のＧＴＯをアーム毎
に制御するための基準信号発生手段（図示省略）から出
力されるようになっており、この基準オンオフ信号Ｐ０
が立ち上がり遅延回路２０１１、立ち下がり遅延回路２
０１２を通過するとゲート信号Ｇ１に変換される。この
ゲート信号Ｇ１がゲート回路３０１を介してＧＴＯ１の
ゲートに印加されて、電圧分担状態監視回路４０１から
図５に示されるようなオンオフ状態信号Ｓ１が出力され
ると、計数回路２０１４がオンオフ状態信号Ｓ１の立ち
下がりでクロック発生回路２０１５からのパルスを計数
し、計数回路２０１３がオンオフ状態信号Ｓ１の立ち上
がりでクロック発生回路２０１５からのパルスの計数を
開始する。計数回路２０１４は遅延基準信号Ｐ１の立ち
下がりでパルスの計数を停止し、計数回路２０１３は遅
延基準信号Ｐ１の立ち上がりでパルスの計数を停止する
ようになっている。遅延基準信号Ｐ１は基準オンオフ信
号Ｐ０をアーム指定の時間ΔＴ１，ΔＴ２の時間だけ遅
延する遅延回路１２００から出力されるようになってい
る。そしてオンオフ状態信号Ｓ１の立ち下がりまたは立
ち上がりと遅延基準信号Ｐ１の立ち下がりまたは立ち上
がりとのタイミング偏差が計数されると、この計数値が
ＧＴＯ１のオンオフ時のタイミング偏差を示す遅延量Δ
ｔｎ１，Δｔｎ２となって生成される。すなわち計数回
路２０１３，２０１４、クロック発生回路２０１５は遅
延量生成手段として構成されており、計数回路２０１３
の計数値である遅延量Δｔｎ２が立ち上がり遅延回路２
０１１に入力され、計数回路２０１４の計数値である遅
延量Δｔｎ１が立ち下がり遅延回路２０１２に入力され
ている。

【００３０】立ち上がり遅延回路２０１１は基準オンオ
フ信号Ｐ０の立ち上がり時点を所定時間遅延するために
遅延量Δｔｎ２を加え、立ち下がり遅延回路２０１２は
基準オンオフ信号Ｐ０の立ち下がり時点を所定時間遅延
するために遅延量Δｔｎ１を加えるように構成されてい
る。すなわち、起動時に基準オンオフ信号Ｐ０と同じタ
イミングのゲート信号ＧＴＯ１を各ＧＴＯに印加した結
果、図５に示されるように、オンオフ状態信号Ｓ１が検
出されたときには、基準オンオフ信号Ｐ０の立ち下がり
時点で遅延量Δｔｎ１を加え、立ち上がり時点には遅延
量Δｔｎ２を加えゲート信号Ｇ１を生成するゲート信号
生成手段として構成されている。他のパルス遅延回路２
０２〜２０ｎもパルス遅延回路２０１と同様なもので構
成されており、各ＧＴＯ２〜ｎを駆動するためのゲート
信号Ｇ２〜Ｇｎは遅延基準信号Ｐ１とオンオフ状態信号
Ｓ２〜Ｓｎとの偏差を基に生成されるようになっている
。すなわち補正開始時に基準オンオフ信号Ｐ０と同じタ
イミングのゲート信号が各ＧＴＯ１〜ｎに印加された結
果ターンオフするタイミングの遅れたＧＴＯに対しては
、時間の短い遅延量を基準オンオフ信号Ｐ０に加算して
ゲート信号を生成し、逆にターンオフするタイミングの
早いＧＴＯに対しては、時間の長い遅延量を基準オンオ
フ信号Ｐ０に加算してゲート信号を生成する。これらの
ゲート信号を各ＧＴＯに印加すると、結果として全べて
のＧＴＯのターンオフ，ターンオンのタイミングを自動
的に一致させることができる。従って各ＧＴＯ１〜ｎが
分担すべき分担電圧の差をほぼ零に保っことができ、特
定のＧＴＯに高電圧が印加されるのを防止することがで
き、高電圧から各ＧＴＯを保護することができる。

【００３１】次に、本発明の第２実施例を図６乃至図８
に基づいて説明する。本実施例はＧＴＯ１〜ｎのオンオ
フ状態を検出する状態検出手段として、電流検出器６０
１〜６０ｎと電圧分担状態監視回路４０１Ａ〜４０ｎＡ
を設けたものであり、他の構成は図１のものと同様であ
るので、同一のものには同一符号を付してそれらの説明
は省略する。電流検出器６０１〜６０ｎは各ＧＴＯ１〜
ｎを流れる電流を検出し検出電流ｉ１〜ｉｎを電圧分担
状態監視回路４０１Ａ〜４０ｎＡへ出力するようになっ
ている。電圧分担状態監視回路４０１Ａは図７に示され
るように、電流−電圧変換回路４０１１と比較器４０１
２とから構成されており、電流ｉ１を電流−電圧変換回
路４０１１で電圧Ｖｉ１に変換し、電圧Ｖｉ１と基準レ
ベルＶｒｅｆと比較器４０１２で比較し、比較結果に応
じてオンオフ状態信号Ｓ１を出力するようになっている
。この場合、図８に示されるように、ＧＴＯ１がオンに
なったときには電流ｉ１が流れ、電圧Ｖｉ１が基準レベ
ルＶｒｅｆを超えたときにハイレベルの状態オンオフ信
号Ｓ１を出力し、ＧＴＯ１に電流が流れないときにはロ
ーレベルのオンオフ状態信号Ｓ１を出力するようになっ
ている。

【００３２】本実施例においても、前記実施例と同様に
、オンオフ状態信号Ｓ１を基にゲート信号を生成してい
るため、各ＧＴＯ１〜ｎのターンオン，ターンオフタイ
ミングを一致させることができる。更に、本実施例では
、電流を検出するのにホール検出器を利用して非接触状
態でＧＴＯのオンオフ状態を検出できるため、前記実施
例のように、絶縁のための発光素子や受光素子を用いる
必要はなくなる。

【００３３】次に、本発明の第３実施例を図９乃至図１
１に基づいて説明する。本実施例はＧＴＯ１〜ｎのオン
オフ状態を検出する状態検出手段としてスナバ回路に流
れる電流を検出する電流検出器７０１〜７０ｎと電圧分
担状態監視回路４０１Ｂ〜４０ｎＢを用いたものであり
、他の構成は図１のものと同様であるので、同一のもの
は同一符号を付してそれらの説明は省略する。

【００３４】電流検出器７０１〜７０ｎは各ＧＴＯ１〜
ｎのスナバ回路に流れる電流を検出し、検出電流ｉｓ１
〜ｉｓｎを各電圧分担状態監視回路４０１Ｂ〜４０ｎＢ
へ出力するようになっている。そして各電圧分担状態監
視回路４０１Ｂ〜４０ｎＢは電流ｉｓ１〜ｉｓｎを電圧
に変換してオンオフ状態信号Ｓ１〜Ｓｎを生成するよう
になっている。電圧分担状態監視回路４０１Ｂは、図１
０に示されるように、電流−電圧変換回路４１１１、比
較器４１１２，４１１３、オアゲート４１１４を備えて
構成されており、電流−電圧変換回路４１１１の出力電
圧Ｖｓ１と基準レベルＶｒｅｆ１、Ｖｒｅｆ２とを比較
器４１１２，４１１３で比較するようになっている。す
なわち、図１１に示されるように、ＧＴＯ１がオンから
オフとなってスナバ回路に電流が流れたときに比較器４
１１２の出力Ｙ１がハイレベルからローレベルに反転し
、ＧＴＯ１がオフからオンに移行したときには比較器４
１１３の出力Ｙ２がローレベルからハイレベルに反転し
、オアゲート４１１４からはＧＴＯ１のオンオフ状態に
応じたオンオフ状態信号Ｓ１が出力されることになる。

【００３５】本実施例においても、前記各実施例と同様
に、オンオフ状態信号からゲート信号を生成しているた
め、前記各実施例と同様な結果を得ることができると共
に、各電流検出器７０１〜７０ｎにはＧＴＯ１〜ｎのス
イッチング時のみ電流が流れるため、検出器に流れる電
流が過渡的な電流であるため、検出器の容量を小さくす
ることができる。

【００３６】次に、本発明の第４実施例を図１２に示す
。本実施例は、ＧＴＯ１〜ｎのオンオフ状態を検出する
状態検出手段としてスナバコンデンサＣ１〜Ｃｎの両端
電圧を検出する電圧検出器８０１〜８０ｎと、電圧分担
状態監視回路４０１Ｃ〜４０ｎＣを用いたものであり、
他の構成は前記実施例と同様であるので、同一のものに
は同一符号を付してそれらの説明は省略する。

【００３７】本実施例においては、各スナバ回路のスナ
バコンデンサの電圧はＧＴＯのアノード電圧と等しく、
ＧＴＯがオンのときにはほぼ零となるため、図１１と同
一の回路構成で各ＧＴＯのオンオフ状態を検出すること
ができる。

【００３８】次に本発明の第５実施例を図１３と図１４
に基づいて説明する。本実施例は、各ＧＴＯ１〜ｎのオ
ンオフ状態を検出する状態検出手段として、各ＧＴＯ１
〜ｎのゲートに印加される電圧を検出する電圧検出器９
０１〜９０ｎと、各電圧検出器９０１〜９０ｎの検出電
圧に従ってオンオフ状態信号Ｓ１〜Ｓｎを生成する電圧
分担状態監視回路４０１Ｄ〜４０ｎＤを設けたものであ
り、他の構成は図１のものと同様であるので、同一のも
のには同一符号を付してそれらの説明は省略する。

【００３９】本実施例では、図１４に示されるように、
各電圧検出器９０１〜９０ｎにより、ＧＴＯがオンのと
きはゲート電圧が零で、オフのときには負電圧となるの
を検出し、この検出結果に応じたオンオフ状態信号Ｓ１
〜Ｓｎを生成しているため、オンオフ状態信号Ｓ１〜Ｓ
ｎを基にゲート信号を生成すれば前記各実施例と同様に
、各ＧＴＯのターンオフ、ターンオフのタイミングを一
致させることができる。更に各ＧＴＯ１〜ｎのゲート電
圧はＧＴＯオフ時で−１０数Ｖ程度であるため、各電圧
検出器９０１〜９０ｎとして第１または第４実施例の電
圧検出器よりも小型化することができる。

【００４０】次に、本発明の第６実施例を図１５乃至図
１７に従って説明する。本実施例はＧＴＯ１〜ｎのオン
オフ状態を検出する状態検出手段として、各ＧＴＯ１〜
ｎのゲートに流れる電流を検出する電流検出器１００１
〜１００ｎと、各電流検出器１００１〜１００ｎの検出
電流に従ってオンオフ状態信号Ｓ１〜Ｓｎを生成する電
圧分担状態監視回路４０１Ｅ〜４０ｎＥを設けたもので
あり、他の構成は図１のものと同様であるので、同一の
ものには同一符号を付してそれらの説明は省略する。

【００４１】電圧分担状態監視回路４０１Ｅは、図１６
に示されるように、電流−電圧変換回路４２１１、比較
器４２１２を備えて構成されており、電流検出器１００
１の検出電流ｉＧ１を電流−電圧変換回路４２１１で電
圧に変換し、変換した電圧と基準レベルＶｒｅｆとを比
較器４２１２で比較し、この比較結果に応じた信号をオ
ンオフ状態信号Ｓ１として出力するようになっている。 この場合、図１７に示されるように、ＧＴＯ１がオンと
なってゲートに電流が流れたときにはオンオフ状態信号
Ｓ１がハイレベルとなり、ＧＴＯ１がオフとなってゲー
トに電流が流れないときにはオンオフ状態信号Ｓ１はロ
ーレベルとなるようになっている。従って、オンオフ状
態信号Ｓ１に従ってゲート信号を生成することにより、
前記各実施例と同様に、各ＧＴＯ１〜ｎのタイミングを
等しくすることができる。

【００４２】前記各実施例においては、電圧分担状態監
視回路４０１〜４０ｎの出力信号を常時監視してゲート
信号の遅延量を連続的に調整するものについて述べたが
、電力変換器の運転状態があまり変わらない場合には、
ゲート信号の遅延量の調整を周期的にあるいは起動時に
のみ実施することも可能である。この場合の具体的回路
構成を図１８に示す。

【００４３】パルス遅延回路２０１の計数回路２０１３
と立ち上がり遅延回路２０１１との間にホールド回路２
０１８を設けると共に、計数回路２０１４と立ち下がり
遅延回路２０１２との間にホールド回路２０１９を設け
、各ホールド回路２０１８，２０１９へ遅延量調整指令
Ｒを入力する。遅延量調整指令Ｒは周期的に発生するか
あるいは起動時に一度だけ発生させるようにする。そし
てホールド回路２０１８，２０１９は遅延調整指令Ｒが
入力したときに計数回路２０１３，２０１４からの遅延
量Δｔｎ２，Δｔｎ１を周期的に遮断または保持するか
あるいは起動時のみ遅延量の転送を許可するホールド手
段として構成する。遅延量の調整を周期的に行なえば、
常時調整するときより誤動作を少なくすることができる
。更に遅延量の調整を起動時に一度だけ行なえば、常時
調整するときよりも電力変換器の出力パルス幅の変動を
抑制することができる。

【００４４】次に、図１９に示されるように、パルス遅
延回路２０１の入力側にＡＮＤゲート２０２０を設け、
立ち上がり遅延回路２０１１の入力側に比較器２０１６
を、立ち下がり遅延回路２０１２の入力側に比較器２０
１７をそれぞれ設け、比較器２０１６，２０１７の出力
側にＡＮＤゲート２０２１を設け、各計数回路２０１３
，２０１４からの遅延量Δｔｎ２，Δｔｎ１が最大許容
遅延量Δｔｎ２ｍａｘ、Δｔｎ１ｍａｘを超えたときに
比較器２０１６，２０１７からローレベルの信号を出力
し、この信号をＡＮＤゲート２０２１を介してＡＮＤゲ
ート２０２０へ入力するようにすれば、計数回路２０１
３，２０１４で生成された遅延量Δｔｎ２，Δｔｎ１が
最大許容遅延量Δｔｎ２ｍａｘ、Δｔｎ１ｍａｘを超え
たときにＧＴＯが故障したとしてゲート信号Ｇ１をロー
レベルとして、ＧＴＯの故障から電力変換器を保護する
ことができる。

【００４５】すなわち、本実施例では、極端に遅延量が
大きくなった場合などに遅延量が強制的に調整されるの
が防止され、ＧＴＯの故障によって電力変換器の故障が
拡大されるのを防止することができる。

【００４６】また各ＧＴＯの故障をＧＴＯのアノードカ
ソード間の電圧を検出する電圧検出器の検出出力から検
出することができ、電圧検出器の検出出力を基に電力変
換器の運転停止あるいは運転継続などの指令を出力した
り、パネルに表示したりすることも可能である。すなわ
ち電圧検出器を故障検出器として共用することができ、
この場合には、別に故障検出器を設けたときよりも回路
構成を簡素化することができる。

【００４７】前記各実施例においては、電力変換器を制
御するものについて述べたが、自己消弧可能な半導体ス
イッチング素子が複数個直列接続されたものを制御する
ものに適用することも可能である。

【００４８】

【発明の効果】以上説明したように、本発明によれば、
直列接続された複数の半導体スイッチング素子のオンオ
フ状態を検出し、この検出結果から半導体スイッチング
素子相互間のタイミング偏差となる遅延量を求め、この
遅延量に従ってゲート信号のオンオフタイミングを設定
するようにしたため、各半導体スイッチング素子のオン
オフタイミングを自動的に一致させることができ、特定
の半導体スイッチング素子に過電圧が印加されるのを防
止することができ、過電圧から半導体スイッチング素子
を保護することができる。更に各半導体スイッチング素
子のオンオフタイミングを自動的に一致させることがで
きるため、半導体スイッチング素子の選別が不要となり
、直列すべき半導体スイッチング素子の数が増加しても
調整が容易となる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す全体構成図。

【図２】電圧検出回路と電圧分担状態監視回路の構成図
。

【図３】図２に示す回路の作用を説明するための波形図
。

【図４】パルス遅延回路の構成図。

【図５】パルス遅延回路の作用を説明するための波形図
。

【図６】本発明の第２実施例を示す構成図。

【図７】電圧分担状態監視回路の他の実施例を示す構成
図。

【図８】図７に示す回路の作用を説明するための波形図
。

【図９】本発明の第３実施例を示す構成図。

【図１０】電圧分担状態監視回路の他の実施例を示す構
成図。

【図１１】図１０に示す回路の作用を説明するための波
形図。

【図１２】本発明の第４実施例を示す構成図。

【図１３】本発明の第５実施例を示す構成図。

【図１４】図１３に示す電圧分担状態監視回路の作用を
説明するための波形図。

【図１５】本発明の第６実施例を示す構成図。

【図１６】電圧分担状態監視回路の他の実施例を示す構
成図。

【図１７】図１６に示す回路の作用を説明するための波
形図。

【図１８】パルス遅延回路の他の実施例を示す構成図。

【図１９】パルス遅延回路の更に他の実施例を示す構成
図。

【符号の説明】

１〜ｎ　　ＧＴＯ ２０１〜２０ｎ　　パルス遅延回路 ３０１〜３０ｎ　　ゲート回路 ４０１〜４０ｎ　　電圧分担状態監視回路５０１〜５０
ｎ　　電圧検出器

Claims (18)

【特許請求の範囲】
1. 【請求項１】　　自己消弧可能な半導体スイッチング素
   子を１アームにつき複数個直列接続してなる電力変換器
   を制御するものにおいて、半導体スイッチング素子群を
   アーム毎に制御するための基準オンオフ信号を発生する
   基準信号発生手段と、基準オンオフ信号をアーム指定の
   時間だけ遅延する複数の遅延手段と、各半導体スイッチ
   ング素子のオンオフ状態を検出する複数の状態検出手段
   と、各状態検出手段の検出信号と遅延手段の出力信号の
   オンオフ状態を比較して半導体スイッチング素子オンオ
   フ時のタイミング偏差となる遅延量を生成する複数の遅
   延量生成手段と、各遅延量生成手段により生成された遅
   延量に従って基準オンオフ信号の位相を調整して各半導
   体スイッチング素子を駆動するためのゲート信号を生成
   する複数のゲート信号生成手段とをそれぞれ各アームに
   対応づけて備えていることを特徴とする電力変換器の制
   御装置。
2. 【請求項２】　　自己消弧可能な半導体スイッチング素
   子を１アームにつき複数個直列接続してなる電力変換器
   を制御するものにおいて、半導体スイッチング素子群を
   アーム毎に制御するための基準オンオフ信号を発生する
   基準信号発生手段と、基準オンオフ信号をアーム指定の
   時間だけ遅延する複数の遅延手段と、各半導体スイッチ
   ング素子のオンオフ状態を検出する複数の状態検出手段
   と、各状態検出手段の検出信号と遅延手段の出力信号の
   オンオフ状態を比較して半導体スイッチング素子オンオ
   フ時のタイミング偏差となる遅延量を生成する複数の遅
   延量生成手段と、各遅延量生成手段により生成された遅
   延量を基準オンオフ信号に加えて各半導体スイッチング
   素子を駆動するためのゲート信号を生成する複数のゲー
   ト信号生成手段とをそれぞれ各アームに対応づけて備え
   ていることを特徴とする電力変換器の制御装置。
3. 【請求項３】　　自己消弧可能な半導体スイッチング素
   子を１アームにつき複数個直列接続してなる電力変換器
   を制御するものにおいて、半導体スイッチング素子群を
   アーム毎に制御するための基準オンオフ信号を発生する
   基準信号発生手段と、基準オンオフ信号をアーム指定の
   時間だけ遅延する複数の遅延手段と、各半導体スイッチ
   ング素子のオンオフ状態を検出する複数の状態検出手段
   と、各状態検出手段の検出信号と遅延手段の出力信号の
   オンオフ状態を比較して少なくとも半導体スイッチング
   素子オフ時のタイミング偏差となる遅延量を生成する複
   数の遅延量生成手段と、各遅延量生成手段により生成さ
   れた遅延量を基準オンオフ信号に加えて各半導体スイッ
   チング素子を駆動するためのゲート信号を生成する複数
   のゲート信号生成手段とをそれぞれ各アームに対応づけ
   て備えていることを特徴とする電力変換器の制御装置。
4. 【請求項４】　　各遅延量生成手段から各ゲート信号生
   成手段への遅延量の転送を周期的に遮断するホールド手
   段を有する請求項１，２または３記載の電力変換器の制
   御装置。
5. 【請求項５】　　各遅延量生成手段から各ゲート信号生
   成手段への遅延量の転送を特定の期間のみ許可するホー
   ルド手段を有する請求項１，２または３記載の電力変換
   器の制御装置。
6. 【請求項６】　　各状態検出手段は各半導体スイッチン
   グ素子に印加される電圧から半導体スイッチング素子の
   オンオフ状態を検出してなる請求項１，２，３，４また
   は５記載の電力変換器の制御装置。
7. 【請求項７】　　各状態検出手段は各半導体スイッチン
   グ素子に流れる電流から半導体スイッチング素子のオン
   オフ状態を検出してなる請求項１，２，３，４または５
   記載の電力変換器の制御装置。
8. 【請求項８】　　各状態検出手段は各半導体スイッチン
   グ素子のゲートに印加される電圧から半導体スイッチン
   グ素子のオンオフ状態を検出してなる請求項１，２，３
   ，４または５記載の電力変換器の制御装置。
9. 【請求項９】　　各状態検出手段は各半導体スイッチン
   グ素子のゲートに流れる電流から半導体スイッチング素
   子のオンオフ状態を検出してなる請求項１，２，３，４
   または５記載の電力変換器の制御装置。
10. 【請求項１０】　　各状態検出手段は各半導体スイッチ
    ング素子と並列の各スナバ回路に流れる電流から半導体
    スイッチング素子のオンオフ状態を検出してなる請求項
    １，２，３，４または５記載の電力変換器の制御装置。
11. 【請求項１１】　　各状態検出手段は各半導体スイッチ
    ング素子と並列の各スナバ回路のコンデンサの電圧から
    半導体スイッチング素子のオンオフ状態を検出してなる
    請求項１，２，３，４または５記載の電力変換器の制御
    装置。
12. 【請求項１２】　　各状態検出手段は各半導体スイッチ
    ング素子に印加される電圧の瞬時値から半導体スイッチ
    ング素子のオンオフ状態を検出してなる請求項１，２，
    ３，４または５記載の電力変換器の制御装置。
13. 【請求項１３】　　各状態検出手段は各半導体スイッチ
    ング素子に流れる電流の瞬時値から半導体スイッチング
    素子のオンオフ状態を検出してなる請求項１，２，３，
    ４または５記載の電力変換器の制御装置。
14. 【請求項１４】　　各状態検出手段は各半導体スイッチ
    ング素子の故障を検出する故障検出手段を共用してなる
    請求項１乃至１３のうちいずれか１つに記載の電力変換
    器の制御装置。
15. 【請求項１５】　　各遅延量生成手段の生成による遅延
    量と設定値とを比較して遅延量が設定値の範囲から外れ
    たときにゲート信号生成手段に対してゲート信号の発生
    を強制的に停止させるゲート信号発生停止手段を備えて
    いる請求項１乃至１４のうちいずれか１つに記載の電力
    変換器の制御装置。
16. 【請求項１６】　　互いに直列接続されている自己消弧
    型半導体スイッチング素子群を制御するための基準オン
    オフ信号を発生する基準信号発生手段と、基準オンオフ
    信号を一定時間遅延する遅延手段と、各半導体スイッチ
    ング素子のオンオフ状態を検出する複数の状態検出手段
    と、各状態検出手段の検出信号と遅延手段の出力信号の
    オンオフ状態を比較して半導体スイッチング素子オンオ
    フ時のタイミング偏差となる遅延量を生成する複数の遅
    延量生成手段と、各遅延量生成手段により生成された遅
    延量を基準オンオフ信号に加えて各半導体スイッチング
    素子を駆動するためのゲート信号を生成する複数のゲー
    ト信号生成手段とを有するスイッチング素子制御装置。
17. 【請求項１７】　　互いに直列接続されている自己消弧
    型半導体スイッチング素子群を制御するための基準オン
    オフ信号を発生する基準信号発生手段と、基準オンオフ
    信号を一定時間遅延する遅延手段と、各半導体スイッチ
    ング素子のオンオフ状態を検出する複数の状態検出手段
    と、各状態検出手段の検出信号と遅延手段の出力信号の
    オンオフ状態を比較して半導体スイッチング素子オンオ
    フ時のタイミング偏差となる遅延量を生成する複数の遅
    延量生成手段と、各遅延量生成手段により生成された遅
    延量に従って基準オンオフ信号の位相を調整して各半導
    体スイッチング素子を駆動するためのゲート信号を生成
    する複数のゲート信号生成手段とを有するスイッチング
    素子制御装置。
18. 【請求項１８】　　互いに直列接続されている自己消弧
    型半導体スイッチング素子群を制御するための基準オン
    オフ信号を発生する基準信号発生手段と、基準オンオフ
    信号を一定時間遅延する遅延手段と、各半導体スイッチ
    ング素子のオンオフ状態を検出する複数の状態検出手段
    と、各状態検出手段の検出信号と遅延手段の出力信号の
    オンオフ状態を比較して少なくとも半導体スイッチング
    素子オフ時のタイミング偏差となる遅延量を生成する複
    数の遅延量生成手段と、各遅延量生成手段により生成さ
    れた遅延量を基準オンオフ信号に加えて各半導体スイッ
    チング素子を駆動するためのゲート信号を生成する複数
    のゲート信号生成手段とを有するスイッチング素子制御
    装置。