JPH0242247B2 - - Google Patents
Info
- Publication number
- JPH0242247B2 JPH0242247B2 JP7695683A JP7695683A JPH0242247B2 JP H0242247 B2 JPH0242247 B2 JP H0242247B2 JP 7695683 A JP7695683 A JP 7695683A JP 7695683 A JP7695683 A JP 7695683A JP H0242247 B2 JPH0242247 B2 JP H0242247B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- switch
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 208000019300 CLIPPERS Diseases 0.000 claims description 28
- 208000021930 chronic lymphocytic inflammation with pontine perivascular enhancement responsive to steroids Diseases 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 23
- 230000002265 prevention Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000002457 bidirectional effect Effects 0.000 description 4
- 239000011787 zinc oxide Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0814—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
- H03K17/08144—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in thyristor switches
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Thyristor Switches And Gates (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は、半導体スイツチ装置に印加する過
電圧から半導体スイツチを保護する過電圧防止装
置の改良に関する。
電圧から半導体スイツチを保護する過電圧防止装
置の改良に関する。
従来、この種の装置として第１図のものがあつ
た。図において、１は直流電源、２はリアクトル
を含む負荷、３，５は電流バランス用リアクト
ル、４，６は半導体スイツチ回路で、それぞれゲ
ートターンオフサイリスタ（以下、GTOと略
す）、４１，６１、スナバコンデンサ４２，６２、
ダイオード４３，６３、放電用抵抗４４，６４か
ら構成される。７は電圧クリツパ回路である。
た。図において、１は直流電源、２はリアクトル
を含む負荷、３，５は電流バランス用リアクト
ル、４，６は半導体スイツチ回路で、それぞれゲ
ートターンオフサイリスタ（以下、GTOと略
す）、４１，６１、スナバコンデンサ４２，６２、
ダイオード４３，６３、放電用抵抗４４，６４か
ら構成される。７は電圧クリツパ回路である。
次に動作を第２図、３図により説明する。第２
図ａに示すように時刻t0でGTO４１，６２に流
れている電流IA１，IA２を遮断すると、GTO４
１，６１の両端電圧v1，v2は第２図ｃのように
電圧上昇率dv／dtをもつて上昇する。iS１，iS２
はIA１，IA２の遮断後それぞれスナバコンデンサ
４２，６２に流入する電流を示す。負荷２の時定
数が非常に大きい場合には、v1，v2は電圧クリ
ツパ回路７のクリツパ電圧VMとなる時点t1まで
直線的に上昇する。このときの電圧の上昇率は、
遮断時の電流とスナバコンデンサ４２，６２の容
量Ｃによつて決り、第２図ａに示すように、遮断
時の負荷電流IdがGTO４１，６１に完全に同じ
分流（Id／２づつ）している場合の電圧上昇率
dv／dtは、 dv／dt＝（Id／２）／Ｃ ……(1) となる。ここで、Idは負荷電流、Ｃはスナバコン
デンサ４２，６２の容量である。
図ａに示すように時刻t0でGTO４１，６２に流
れている電流IA１，IA２を遮断すると、GTO４
１，６１の両端電圧v1，v2は第２図ｃのように
電圧上昇率dv／dtをもつて上昇する。iS１，iS２
はIA１，IA２の遮断後それぞれスナバコンデンサ
４２，６２に流入する電流を示す。負荷２の時定
数が非常に大きい場合には、v1，v2は電圧クリ
ツパ回路７のクリツパ電圧VMとなる時点t1まで
直線的に上昇する。このときの電圧の上昇率は、
遮断時の電流とスナバコンデンサ４２，６２の容
量Ｃによつて決り、第２図ａに示すように、遮断
時の負荷電流IdがGTO４１，６１に完全に同じ
分流（Id／２づつ）している場合の電圧上昇率
dv／dtは、 dv／dt＝（Id／２）／Ｃ ……(1) となる。ここで、Idは負荷電流、Ｃはスナバコン
デンサ４２，６２の容量である。
GTOの両端の電圧v1，v2がさらに上昇してク
リツパ回路７のクリツプ電圧VMより大きくなる
と、各スイツチ回路にながれる電流i1，i2は減少
し始め、電流バランス用のリアクトル３，５のエ
ネルギーが、スナバコンデンサ４２，６２に吸収
される時点t2まで流れ続ける。このとき、電圧ク
リツパ回路７の電流iMは、スイツチ回路に流れる
電流i1，i2の和i1＋i2とiMの和が負荷電流ｉと等
しくなるように増加する。即ち、ｉ＝i1＋i2＋iM
となる。この期間t1−t2において、スナバコンデ
ンサ４２，６２は過充電されVpまではね上る。
Vpは次式で表わせる。
リツパ回路７のクリツプ電圧VMより大きくなる
と、各スイツチ回路にながれる電流i1，i2は減少
し始め、電流バランス用のリアクトル３，５のエ
ネルギーが、スナバコンデンサ４２，６２に吸収
される時点t2まで流れ続ける。このとき、電圧ク
リツパ回路７の電流iMは、スイツチ回路に流れる
電流i1，i2の和i1＋i2とiMの和が負荷電流ｉと等
しくなるように増加する。即ち、ｉ＝i1＋i2＋iM
となる。この期間t1−t2において、スナバコンデ
ンサ４２，６２は過充電されVpまではね上る。
Vpは次式で表わせる。
Vp＝VM＋ΔVp＝VM＋√・（1d／２）
……(2) 但し、 VM：電圧クリツパ回路のクリツプ電圧 Ｌ：バランス用リアクトル３，５のインダクタ
ンス Ｃ：スナバコンデンサの容量 Id／２：遮断前に各GTOに流れていた電流 なお、(2)式で、ΔVp＝√・（Id／２）
は、リアクトル３，５のエネルギーが各々のスナ
バコンデンサ４２，６２に吸収されたと仮定して
計算した式である。即ち、 Ｌ／２・（Id／２）2＝Ｃ／２・（ΔVp）2 ……(3) 時刻t2以降は、半導体スイツチ回路４，６に印
加する電圧v1，v2は、電圧クリツパ回路７に電
流が流れている間、即ち、主回路電流ｉ（負荷電
流）が流れている間はクリツプ電圧VMとなり、
負荷電流ｉが流れなくなると電源電圧Ｅとなる。
……(2) 但し、 VM：電圧クリツパ回路のクリツプ電圧 Ｌ：バランス用リアクトル３，５のインダクタ
ンス Ｃ：スナバコンデンサの容量 Id／２：遮断前に各GTOに流れていた電流 なお、(2)式で、ΔVp＝√・（Id／２）
は、リアクトル３，５のエネルギーが各々のスナ
バコンデンサ４２，６２に吸収されたと仮定して
計算した式である。即ち、 Ｌ／２・（Id／２）2＝Ｃ／２・（ΔVp）2 ……(3) 時刻t2以降は、半導体スイツチ回路４，６に印
加する電圧v1，v2は、電圧クリツパ回路７に電
流が流れている間、即ち、主回路電流ｉ（負荷電
流）が流れている間はクリツプ電圧VMとなり、
負荷電流ｉが流れなくなると電源電圧Ｅとなる。
したがつて、半導体スイツチ回路４，６に加わ
る最大電圧Vpは、例えば、電源電圧Ｅ＝1.500ボ
ルト、クリツプ電圧VM＝3.000ボルト、スナバコ
ンデンサ容量Ｃ＝2.0μF、バランス用リアクトル
のインダクタンスＬ＝20.0μH、遮断前にGTOに
流れていた電流Id／２を1.000アンペアとすると、
ΔVp＝1.000×√20２＝3.162ボルトの電圧がリ
アクトル３，５によつてスナバコンデンサ４２，
６２へ過充電される。また、ピーク電圧はVp＝
3.000＋3.162＝6.162ボルトとなる。コンデンサ容
量のみをＣ＝2.0μFとした場合でも、ΔVp＝1.000
ボルト、Vp＝4.000ボルトとなる。したがつて、
半導体スイツチ回路の選定にあたつては過電圧防
止装置のクリツプ電圧VMよりも、はるかに耐圧
の大きなスイツチング素子を選ぶか、あるいは非
常に大きなスナバコンデンサを選定する必要があ
る。
る最大電圧Vpは、例えば、電源電圧Ｅ＝1.500ボ
ルト、クリツプ電圧VM＝3.000ボルト、スナバコ
ンデンサ容量Ｃ＝2.0μF、バランス用リアクトル
のインダクタンスＬ＝20.0μH、遮断前にGTOに
流れていた電流Id／２を1.000アンペアとすると、
ΔVp＝1.000×√20２＝3.162ボルトの電圧がリ
アクトル３，５によつてスナバコンデンサ４２，
６２へ過充電される。また、ピーク電圧はVp＝
3.000＋3.162＝6.162ボルトとなる。コンデンサ容
量のみをＣ＝2.0μFとした場合でも、ΔVp＝1.000
ボルト、Vp＝4.000ボルトとなる。したがつて、
半導体スイツチ回路の選定にあたつては過電圧防
止装置のクリツプ電圧VMよりも、はるかに耐圧
の大きなスイツチング素子を選ぶか、あるいは非
常に大きなスナバコンデンサを選定する必要があ
る。
これまでの説明では、各半導体スイツチ回路
４，６にそれぞれ同じ電流が流れていると仮定し
て説明したが、電流が不平衡であり、一方の
GTOに大きな電流が流れ、それを遮断する場合
は、そのGTOにはさらに過大なピーク電圧Vpが
発生することになる。
４，６にそれぞれ同じ電流が流れていると仮定し
て説明したが、電流が不平衡であり、一方の
GTOに大きな電流が流れ、それを遮断する場合
は、そのGTOにはさらに過大なピーク電圧Vpが
発生することになる。
なお、上記は、電圧クリツパ回路の電圧−電流
特性は、第３図に示す理想特性であると仮定して
説明した。
特性は、第３図に示す理想特性であると仮定して
説明した。
以上のように、従来装置では、スナバコンデン
サで電流バランス用リアクトルに蓄えられたエネ
ルギーを吸収しなければならない為、スイツチ回
路の半導体スイツチング素子を選択するにあたつ
ては、電圧クリツパ回路のクリツプ電圧よりもは
るかに高い耐圧の素子を使用しなければならず、
又、複数のスイツチ回路に分流する電流が不平衡
になつた場合は、大きな電流を遮断した半導体ス
イツチング素子に過大な電圧がかかり、最悪の場
合は素子が破壊してしまうという欠点があつた。
サで電流バランス用リアクトルに蓄えられたエネ
ルギーを吸収しなければならない為、スイツチ回
路の半導体スイツチング素子を選択するにあたつ
ては、電圧クリツパ回路のクリツプ電圧よりもは
るかに高い耐圧の素子を使用しなければならず、
又、複数のスイツチ回路に分流する電流が不平衡
になつた場合は、大きな電流を遮断した半導体ス
イツチング素子に過大な電圧がかかり、最悪の場
合は素子が破壊してしまうという欠点があつた。
この発明は、上記した従来の欠点を除去する為
になされたもので、スイツチ回路に加わる遮断時
のピーク電圧が電圧クリツパ回路のクリツプ電圧
と同程度で且つ不平衡な電流を遮断した場合でも
半導体スイツチング素子に過大な電圧が発生しな
い過電圧防止装置を提供することを目的とするも
ので、各リアクトルと半導体スイツチング素子の
接続点をそれぞれダイオードを介して共通の電圧
クリツパ回路に接続したことを特徴とする。
になされたもので、スイツチ回路に加わる遮断時
のピーク電圧が電圧クリツパ回路のクリツプ電圧
と同程度で且つ不平衡な電流を遮断した場合でも
半導体スイツチング素子に過大な電圧が発生しな
い過電圧防止装置を提供することを目的とするも
ので、各リアクトルと半導体スイツチング素子の
接続点をそれぞれダイオードを介して共通の電圧
クリツパ回路に接続したことを特徴とする。
以下、この発明の一実施例を図について説明す
る。
る。
第４図において、８，９はダイオードで、各ス
イツチ回路４，６の電流バランス用リアクトル
３，５と半導体スイツチング素子（この例では、
GTO）との接続点に各アノードが接続され、カ
ソードは共通の電圧クリツパ回路７に接続され
る。電圧クリツパ回路７は、例えば酸化亜鉛等の
非直線抵抗からなり、その電圧−電流特性は第３
図のように理想特性を有している。その他の符号
については第１図のものと同一構成要素である。
イツチ回路４，６の電流バランス用リアクトル
３，５と半導体スイツチング素子（この例では、
GTO）との接続点に各アノードが接続され、カ
ソードは共通の電圧クリツパ回路７に接続され
る。電圧クリツパ回路７は、例えば酸化亜鉛等の
非直線抵抗からなり、その電圧−電流特性は第３
図のように理想特性を有している。その他の符号
については第１図のものと同一構成要素である。
次に、この回路の動作について第５図、第６図
の波形図を用いて説明する。第５図ａに示すよう
に、時刻t0において、GTO４１，６１に流れる
電流iA１，iA２を遮断すると、GTO４１，６１の
電圧v1，v2は第５図ｃに示すように上昇する。
負荷２の時定数が非常に大なる場合には、電圧
v1，v2が電圧クリツパ回路７のクリツプ電圧VM
となる時点t1まで直線的に上昇する。この時の電
圧上昇率dv／dtは負荷電流IdがGTO４１，６１
に完全に同じに分流（i10，i20）している場合に
は前記１式と同じになる。GTOのターンオフ時
の電圧変化dv／dtは半導体スイツチング素子の
場合には、その素子に定められた値（dv／dt）
max以下になるように決定しなければならない。
の波形図を用いて説明する。第５図ａに示すよう
に、時刻t0において、GTO４１，６１に流れる
電流iA１，iA２を遮断すると、GTO４１，６１の
電圧v1，v2は第５図ｃに示すように上昇する。
負荷２の時定数が非常に大なる場合には、電圧
v1，v2が電圧クリツパ回路７のクリツプ電圧VM
となる時点t1まで直線的に上昇する。この時の電
圧上昇率dv／dtは負荷電流IdがGTO４１，６１
に完全に同じに分流（i10，i20）している場合に
は前記１式と同じになる。GTOのターンオフ時
の電圧変化dv／dtは半導体スイツチング素子の
場合には、その素子に定められた値（dv／dt）
max以下になるように決定しなければならない。
例えば、（dv／dt）max＝500v／μs、（Id／２）
＝1.000Aの場合には、スナバコンデンサの容量Ｃ
は2μFであればよく、むやみに大きくする必要は
ない。
＝1.000Aの場合には、スナバコンデンサの容量Ｃ
は2μFであればよく、むやみに大きくする必要は
ない。
時刻t1でスイツチ回路４，６のGTO４１，６
１の電圧v1，v2が電圧クリツパ回路７のクリツ
プ電圧VMと等しくなると、電圧v1，v2は第５図
ｃのようにそれ以上には上昇せず、第５図ａに示
すように、それまでスナバコンデンサ４２，６２
に流入していた電流iS１，iS２は時刻t1で急激に
減少し、第５図ｂに示すようにiMなる電流がクリ
ツパ回路７に流入する。時刻t1以降においては、
負荷２のエネルギー及び電流バランス用リアクト
ル３，５のエネルギーは電圧クリツパ回路７によ
つて吸収される為、GTO４１，６１の電圧v1，
v2はクリツプ電圧VM以上には上昇しない。
１の電圧v1，v2が電圧クリツパ回路７のクリツ
プ電圧VMと等しくなると、電圧v1，v2は第５図
ｃのようにそれ以上には上昇せず、第５図ａに示
すように、それまでスナバコンデンサ４２，６２
に流入していた電流iS１，iS２は時刻t1で急激に
減少し、第５図ｂに示すようにiMなる電流がクリ
ツパ回路７に流入する。時刻t1以降においては、
負荷２のエネルギー及び電流バランス用リアクト
ル３，５のエネルギーは電圧クリツパ回路７によ
つて吸収される為、GTO４１，６１の電圧v1，
v2はクリツプ電圧VM以上には上昇しない。
スイツチ回路４，６の電流分担が不平衡である
場合（スイツチ回路４に流れる電流i10がスイツ
チ回路６に流れるより大きい）の動作波形を第６
図に示す。この場合、遮断時にGTO４１の電圧
v1は第６図ｃのように立上りは早い。しかし、
両スイツチ回路４，６のGTOに加わる電圧v1，
v2はクリツプ電圧以上には上昇しない。第７図
は、この発明の他の実施例である。負荷２が電源
を含むようなものであり、スイツチ回路４，６に
逆電圧が発生するような場合で、GTO等の主ス
イツチング素子の逆耐圧が大きくない場合に、図
示のように逆電流阻止用ダイオード２０を接続し
ても過電圧防止装置は有効に作用する。符号３〜
９の構成要素は第４図と同一物である。第８図
は、この発明の別の実施例を示す図で、スイツチ
装置を双方向性としたものである。図において、
１０，１２は電流バランス用リアクトル、１１，
１３はスイツチ回路４，６とは逆方向に並列接続
したスイツチ回路、１４，１５はダイオード、３
〜９は第４図のものと同一構成要素である。この
構成によると、双方向の過電圧を防止すると共
に、共通電圧クリツパ回路７を有効に利用するこ
とができる。この例の電圧クリツパ回路７の特性
は第３図に示すような双方向の特性を有している
ことが必要である。
場合（スイツチ回路４に流れる電流i10がスイツ
チ回路６に流れるより大きい）の動作波形を第６
図に示す。この場合、遮断時にGTO４１の電圧
v1は第６図ｃのように立上りは早い。しかし、
両スイツチ回路４，６のGTOに加わる電圧v1，
v2はクリツプ電圧以上には上昇しない。第７図
は、この発明の他の実施例である。負荷２が電源
を含むようなものであり、スイツチ回路４，６に
逆電圧が発生するような場合で、GTO等の主ス
イツチング素子の逆耐圧が大きくない場合に、図
示のように逆電流阻止用ダイオード２０を接続し
ても過電圧防止装置は有効に作用する。符号３〜
９の構成要素は第４図と同一物である。第８図
は、この発明の別の実施例を示す図で、スイツチ
装置を双方向性としたものである。図において、
１０，１２は電流バランス用リアクトル、１１，
１３はスイツチ回路４，６とは逆方向に並列接続
したスイツチ回路、１４，１５はダイオード、３
〜９は第４図のものと同一構成要素である。この
構成によると、双方向の過電圧を防止すると共
に、共通電圧クリツパ回路７を有効に利用するこ
とができる。この例の電圧クリツパ回路７の特性
は第３図に示すような双方向の特性を有している
ことが必要である。
上記各実施例では、電圧クリツパ回路７として
酸化亜鉛素子を用いているが、他の非線形特性を
持つ素子でよい。その特性は第３図に示すような
理想的な特性でなくてもよい。また、第８図の実
施例以外では双方向性でなく、単方向の電圧クリ
ツパ特性であつてもよい。
酸化亜鉛素子を用いているが、他の非線形特性を
持つ素子でよい。その特性は第３図に示すような
理想的な特性でなくてもよい。また、第８図の実
施例以外では双方向性でなく、単方向の電圧クリ
ツパ特性であつてもよい。
また、上記各実施例では、スイツチ回路の半導
体スイツチング素子としてGTOを用いた例を示
したが、トランジスタや静電誘導形サイリスタ等
の自己消弧形素子でもよいし、サイリスタのよう
な非自己消弧形素子を用いて強制転流回路を付加
してもよい。
体スイツチング素子としてGTOを用いた例を示
したが、トランジスタや静電誘導形サイリスタ等
の自己消弧形素子でもよいし、サイリスタのよう
な非自己消弧形素子を用いて強制転流回路を付加
してもよい。
電流バランスは平衡リアクトルであつてもよ
い。
い。
また、電流バランス用リアクトルとスイツチ回
路との直列回路の並列数は３以上でもよいことは
云うまでもない。
路との直列回路の並列数は３以上でもよいことは
云うまでもない。
以上の如く、本発明は、各リアクトルと半導体
スイツチング素子の接続点はそれぞれダイオード
を介して共通電圧クリツパ回路に接続したから、
電圧クリツパ回路によつて電流バランス用リアク
トルのエネルギーを吸収でき、スイツチ回路をタ
ーンオフする時にスイツチ回路に生じる電圧を電
圧クリツパ回路のクリツプ電圧に抑えることがで
きる。更に、並列接続したスイツチ回路の電流が
不平衡の状態であつても、スイツチ回路をターン
オフした時、上記と同様にスイツチ回路の電圧を
クリツプ電圧に抑制することができる。したがつ
て、遮断時の過電圧によるスイツチ回路の半導体
スイツチング素子を破壊から防ぐことができるか
ら、スイツチング素子自体の耐圧を小さくするこ
とができる。
スイツチング素子の接続点はそれぞれダイオード
を介して共通電圧クリツパ回路に接続したから、
電圧クリツパ回路によつて電流バランス用リアク
トルのエネルギーを吸収でき、スイツチ回路をタ
ーンオフする時にスイツチ回路に生じる電圧を電
圧クリツパ回路のクリツプ電圧に抑えることがで
きる。更に、並列接続したスイツチ回路の電流が
不平衡の状態であつても、スイツチ回路をターン
オフした時、上記と同様にスイツチ回路の電圧を
クリツプ電圧に抑制することができる。したがつ
て、遮断時の過電圧によるスイツチ回路の半導体
スイツチング素子を破壊から防ぐことができるか
ら、スイツチング素子自体の耐圧を小さくするこ
とができる。
また、半導体スイツチング素子を保護するスナ
バコンデンサの静電容量を必要以上に大きくする
必要がなくなるという効果も生じる。
バコンデンサの静電容量を必要以上に大きくする
必要がなくなるという効果も生じる。
第１図は従来の過電圧防止装置の回路図、第２
図は第１図の動作説明図、第３図は電圧クリツプ
回路の特性図、第４図はこの発明による半導体ス
イツチの過電圧防止装置の一実施例の回路図、第
５図及び第６図は上記実施例の動作説明図、第７
図及び第８図は本発明の他の実施例の回路図であ
る。 図において、１……電源、２……負荷、３，
５，１０，１２……電流バランス用リアクトル、
４，６，１１，１３……スイツチ回路、７……電
圧クリツパ回路、４１，６１……半導体スイツチ
ング素子、４２，６２……スナバコンデンサ。な
お、図中、同一符号は同一又は相当部分を示す。
図は第１図の動作説明図、第３図は電圧クリツプ
回路の特性図、第４図はこの発明による半導体ス
イツチの過電圧防止装置の一実施例の回路図、第
５図及び第６図は上記実施例の動作説明図、第７
図及び第８図は本発明の他の実施例の回路図であ
る。 図において、１……電源、２……負荷、３，
５，１０，１２……電流バランス用リアクトル、
４，６，１１，１３……スイツチ回路、７……電
圧クリツパ回路、４１，６１……半導体スイツチ
ング素子、４２，６２……スナバコンデンサ。な
お、図中、同一符号は同一又は相当部分を示す。
Claims (1)
- １ 電流バランス用リアクトルと半導体スイツチ
ング素子の直列回路を複数並列接続した半導体ス
イツチ装置において、上記各リアクトルと半導体
スイツチング素子の接続点をそれぞれダイオード
を介して共通電圧クリツパ回路に接続したことを
特徴とする半導体スイツチの過電圧防止装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7695683A JPS59202727A (ja) | 1983-04-30 | 1983-04-30 | 半導体スイツチの過電圧防止装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7695683A JPS59202727A (ja) | 1983-04-30 | 1983-04-30 | 半導体スイツチの過電圧防止装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59202727A JPS59202727A (ja) | 1984-11-16 |
| JPH0242247B2 true JPH0242247B2 (ja) | 1990-09-21 |
Family
ID=13620229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7695683A Granted JPS59202727A (ja) | 1983-04-30 | 1983-04-30 | 半導体スイツチの過電圧防止装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59202727A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60111130U (ja) * | 1983-12-28 | 1985-07-27 | 株式会社明電舎 | 半導体遮断器 |
| JPS62272720A (ja) * | 1986-05-21 | 1987-11-26 | Fuji Electric Co Ltd | 半導体しや断器 |
| JPS62272721A (ja) * | 1986-05-21 | 1987-11-26 | Fuji Electric Co Ltd | 半導体しや断器 |
-
1983
- 1983-04-30 JP JP7695683A patent/JPS59202727A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59202727A (ja) | 1984-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043636A (en) | Voltage transient suppression | |
| US5946178A (en) | Protective circuit for series-connected power semiconductors | |
| KR100337035B1 (ko) | 전력용 반도체 스위칭 소자의 직렬구동을 위한 수동형보조회로 | |
| US20040027193A1 (en) | Semiconductor power converting apparatus | |
| GB2204196A (en) | A current source power converting apparatus with overvoltage protection | |
| US4611267A (en) | Snubber arrangements with energy recovery for power converters using self-extinguishing devices | |
| JP3133166B2 (ja) | ゲート電力供給回路 | |
| US3729655A (en) | Protective circuit arrangement for a switching transistor in an inductive load circuit | |
| US6137703A (en) | Clamped bidirectional power switches | |
| US4651251A (en) | Protective circuitry for a thyristor | |
| JP2020014045A (ja) | 双方向スイッチ回路 | |
| JPS6121015B2 (ja) | ||
| US5155674A (en) | Overvoltage protection circuit for an energy absorbing capacitor | |
| JPH10126961A (ja) | 限流装置 | |
| JPH0242247B2 (ja) | ||
| US4853835A (en) | Protective apparatus for inverter | |
| JPS5833792B2 (ja) | 変換弁の保護回路 | |
| US4636932A (en) | dv/dt Protection circuit device for an AC-DC converter apparatus | |
| JPH10174424A (ja) | 電力変換装置 | |
| JP3757030B2 (ja) | サージ電圧抑制回路 | |
| Knöll | High-current transistor choppers | |
| KR970024485A (ko) | 멀티레벨(Multi-Level) 전력변환 시스템용 스너버회로 | |
| JPH0667176B2 (ja) | ゲートターンオフサイリスタ装置 | |
| JP3296408B2 (ja) | 電力変換装置 | |
| JPH0729750Y2 (ja) | Ｇｔｏインバ−タ |