JPH04352157A - レジスト除去方法 - Google Patents
レジスト除去方法Info
- Publication number
- JPH04352157A JPH04352157A JP3127834A JP12783491A JPH04352157A JP H04352157 A JPH04352157 A JP H04352157A JP 3127834 A JP3127834 A JP 3127834A JP 12783491 A JP12783491 A JP 12783491A JP H04352157 A JPH04352157 A JP H04352157A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- semiconductor wafer
- ion implantation
- dose ion
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
- H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
- H10P50/286—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials
- H10P50/287—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of organic materials by chemical means
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S134/00—Cleaning and liquid contact with solids
- Y10S134/902—Semiconductor wafer
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造工程
に適用されるレジスト除去方法に関するものであり、詳
しくは、半導体ウェハに対する高ドーズイオン注入に伴
って多量の不純物が注入されたレジストを効率よく除去
する方法に係わるものである。
に適用されるレジスト除去方法に関するものであり、詳
しくは、半導体ウェハに対する高ドーズイオン注入に伴
って多量の不純物が注入されたレジストを効率よく除去
する方法に係わるものである。
【０００２】
【従来の技術】一般に、半導体装置の製造工程において
、高導電率の半導体領域を形成するなどの目的で半導体
ウェハの一部に高ドーズイオン注入を行った場合には、
その半導体ウェハの表面において高ドーズイオン注入が
不要な領域をマスクするレジストの組成が過度に変質し
てしまう。このため、その組成の変質したレジストを後
の工程において除去する際に、Ｏ２ プラズマ（酸素ガ
スプラズマ）等との化学的な反応による通常の除去方法
によっては効果が期待できないことがある。特に、高ド
ーズイオン注入時のドーズ量が原子数にして１×１０１
５個／ｃｍ２ 以上となると、レジストの除去効率が急
激に低下して残渣不良を生じる結果となる。
、高導電率の半導体領域を形成するなどの目的で半導体
ウェハの一部に高ドーズイオン注入を行った場合には、
その半導体ウェハの表面において高ドーズイオン注入が
不要な領域をマスクするレジストの組成が過度に変質し
てしまう。このため、その組成の変質したレジストを後
の工程において除去する際に、Ｏ２ プラズマ（酸素ガ
スプラズマ）等との化学的な反応による通常の除去方法
によっては効果が期待できないことがある。特に、高ド
ーズイオン注入時のドーズ量が原子数にして１×１０１
５個／ｃｍ２ 以上となると、レジストの除去効率が急
激に低下して残渣不良を生じる結果となる。
【０００３】こうした不都合を避けるため、従来では、
高ドーズイオン注入後のレジストの除去に際し、例えば
、■ Ｈ２ （水素ガス）を混合してレジストとＯ２
プラズマ等との反応を促進させる方法、■ 半導体
ウェハに高周波電界を印加してレジストとＯ２ プラズ
マ等との反応を促進させる方法、■ 遠紫外線の照射
によって得られるＵＶオゾンをレジストに反応させる方
法などが採用されている。
高ドーズイオン注入後のレジストの除去に際し、例えば
、■ Ｈ２ （水素ガス）を混合してレジストとＯ２
プラズマ等との反応を促進させる方法、■ 半導体
ウェハに高周波電界を印加してレジストとＯ２ プラズ
マ等との反応を促進させる方法、■ 遠紫外線の照射
によって得られるＵＶオゾンをレジストに反応させる方
法などが採用されている。
【０００４】図５（（ａ）〜（ｄ））は、■のＨ２ の
混合による方法と■の高周波電界の印加による方法との
双方を採用した場合の従来のレジスト除去方法を示す工
程図である。
混合による方法と■の高周波電界の印加による方法との
双方を採用した場合の従来のレジスト除去方法を示す工
程図である。
【０００５】まず、同図（ａ）に示すように、Ｓｉ（シ
リコン）等の材質から成る半導体ウェハ１の表面には、
高ドーズイオン注入を施すべき領域を設定するために、
その領域を残してレジスト２が選択的に設置される。
リコン）等の材質から成る半導体ウェハ１の表面には、
高ドーズイオン注入を施すべき領域を設定するために、
その領域を残してレジスト２が選択的に設置される。
【０００６】次に、同図（ｂ）に示すように、レジスト
２が表面に選択的に設置された半導体ウェハ１には、高
温雰囲気中において、上面から、Ｂ（ホウ素）等のｐ型
不純物やＡｓ（ヒ素）又はＰ（リン）等のｎ型不純物が
高濃度（「＋」で図示）で注入される。このとき、レジ
スト２から外部に露出する半導体ウェハ１の表層に対し
て高ドーズイオン注入が施され、それと同時に、レジス
ト２の表層にも高ドーズイオン注入が施されてここにレ
ジスト２の組成の変質が生じる。
２が表面に選択的に設置された半導体ウェハ１には、高
温雰囲気中において、上面から、Ｂ（ホウ素）等のｐ型
不純物やＡｓ（ヒ素）又はＰ（リン）等のｎ型不純物が
高濃度（「＋」で図示）で注入される。このとき、レジ
スト２から外部に露出する半導体ウェハ１の表層に対し
て高ドーズイオン注入が施され、それと同時に、レジス
ト２の表層にも高ドーズイオン注入が施されてここにレ
ジスト２の組成の変質が生じる。
【０００７】次に、同図（ｃ）に示すように、高ドーズ
イオン注入が施された半導体ウェハ１に対してＯ２ と
Ｈ２ との混合気体が供給され、その半導体ウェハ１の
表面に設置されていたレジスト２は、後述する高周波電
界の作用を受けつつ、供給されたＯ２ とＨ２ との混
合気体と化学的に反応して主にＣＯ２ （二酸化炭素）
とＨ２ Ｏ（水）とに分解される。
イオン注入が施された半導体ウェハ１に対してＯ２ と
Ｈ２ との混合気体が供給され、その半導体ウェハ１の
表面に設置されていたレジスト２は、後述する高周波電
界の作用を受けつつ、供給されたＯ２ とＨ２ との混
合気体と化学的に反応して主にＣＯ２ （二酸化炭素）
とＨ２ Ｏ（水）とに分解される。
【０００８】詳しくは、同図（ｄ）に示すように、半導
体ウェハ１の表面に選択的に設置されたレジスト２はマ
イクロ波アッシャ３を用いて除去される。すなわち、半
導体ウェハ１は、マイクロ波アッシャ３のチャンバ３ａ
の内部に設けられた試料台３ｂに載置されて高周波電源
３ｃ（発振周波数１３．５６ＭＨｚ）から高周波電界の
印加を受け、この状態のチャンバ３ａにおいて、導波室
３ｄから導かれるマイクロ波（発振周波数２．４５ＧＨ
ｚ）によってＯ２ とＨ２ との混合気体が励起されて
酸素プラズマ（酸素ラジカル等を含む）及びＨ２ プラ
ズマとなり、これらのプラズマが、高周波電源３ｃから
の高周波電界によって半導体ウェハ１に引き寄せられて
レジスト２の成分と活発に反応する。
体ウェハ１の表面に選択的に設置されたレジスト２はマ
イクロ波アッシャ３を用いて除去される。すなわち、半
導体ウェハ１は、マイクロ波アッシャ３のチャンバ３ａ
の内部に設けられた試料台３ｂに載置されて高周波電源
３ｃ（発振周波数１３．５６ＭＨｚ）から高周波電界の
印加を受け、この状態のチャンバ３ａにおいて、導波室
３ｄから導かれるマイクロ波（発振周波数２．４５ＧＨ
ｚ）によってＯ２ とＨ２ との混合気体が励起されて
酸素プラズマ（酸素ラジカル等を含む）及びＨ２ プラ
ズマとなり、これらのプラズマが、高周波電源３ｃから
の高周波電界によって半導体ウェハ１に引き寄せられて
レジスト２の成分と活発に反応する。
【０００９】このように、以上の工程によれば、半導体
ウェハ１の表面に選択的に設置されたレジスト２の組成
が高ドーズイオン注入によって過度に変質した状態であ
っても、Ｈ２ の作用と高周波電界の作用とによってレ
ジスト２との化学的な反応が強制的に行われるようにな
り、この結果、半導体ウェハ１からのレジスト２の除去
効率が効果的に向上して残渣不良を生じないようになる
。
ウェハ１の表面に選択的に設置されたレジスト２の組成
が高ドーズイオン注入によって過度に変質した状態であ
っても、Ｈ２ の作用と高周波電界の作用とによってレ
ジスト２との化学的な反応が強制的に行われるようにな
り、この結果、半導体ウェハ１からのレジスト２の除去
効率が効果的に向上して残渣不良を生じないようになる
。
【００１０】
【発明が解決しようとする課題】しかしながら、図５に
示したようなレジスト除去方法によれば、半導体ウェハ
１からのレジスト２の除去効率の向上は図られるものの
、■ Ｏ２ とＨ２ との混合気体を使用しているこ
とから、それらの混合比によっては爆発を引き起こす可
能性が充分にあり、■ 半導体ウェハ１に高周波電界
を印加していることから、その半導体ウェハ１の物理的
及び機械的な損傷が無視できなくなる、という二つの問
題が生じる。また、図示はしなかったが、■ ＵＶオ
ゾンをレジストに反応させる方法のみでは図５に示した
程のレジスト２の除去効率は達成されず、後の工程にお
いて必ずレジストの残渣をウェットエッチングによって
除去する必要があり、その結果、半導体ウェハの表面に
おける熱酸化膜等の絶縁膜の膜減りを避けられないとい
う問題がある。すなわち、従来のレジスト除去方法には
、安全性の面（■の場合）と、製造される半導体装置の
信頼性の面（■及び■の場合）とについて未だ問題が残
されているといえる。
示したようなレジスト除去方法によれば、半導体ウェハ
１からのレジスト２の除去効率の向上は図られるものの
、■ Ｏ２ とＨ２ との混合気体を使用しているこ
とから、それらの混合比によっては爆発を引き起こす可
能性が充分にあり、■ 半導体ウェハ１に高周波電界
を印加していることから、その半導体ウェハ１の物理的
及び機械的な損傷が無視できなくなる、という二つの問
題が生じる。また、図示はしなかったが、■ ＵＶオ
ゾンをレジストに反応させる方法のみでは図５に示した
程のレジスト２の除去効率は達成されず、後の工程にお
いて必ずレジストの残渣をウェットエッチングによって
除去する必要があり、その結果、半導体ウェハの表面に
おける熱酸化膜等の絶縁膜の膜減りを避けられないとい
う問題がある。すなわち、従来のレジスト除去方法には
、安全性の面（■の場合）と、製造される半導体装置の
信頼性の面（■及び■の場合）とについて未だ問題が残
されているといえる。
【００１１】本発明は、こうした実情に鑑みて為された
ものであり、その目的は、安全性を充分に確保しつつ、
信頼性に優れた半導体装置を製造することが可能なレジ
スト除去方法を提供することにある。
ものであり、その目的は、安全性を充分に確保しつつ、
信頼性に優れた半導体装置を製造することが可能なレジ
スト除去方法を提供することにある。
【００１２】
【課題を解決するための手段】本発明は、遠紫外線硬化
型のレジストが表面に選択的に設置されて成る半導体ウ
ェハに高ドーズ量で不純物のイオン注入を行う高ドーズ
イオン注入工程を伴うレジスト除去方法に適用されるも
のであり、高ドーズイオン注入工程前にレジストに遠紫
外線照射処理と焼成処理とを施してレジストを均一に硬
化させるレジストハードニング工程と、高ドーズイオン
注入工程後にレジストにマイクロ波励起によるＯ２ プ
ラズマを２〜５Ｔｏｒｒの範囲の圧力のもとで反応させ
てレジストを除去するレジストアッシング工程とを有す
ることを特徴とするものである。
型のレジストが表面に選択的に設置されて成る半導体ウ
ェハに高ドーズ量で不純物のイオン注入を行う高ドーズ
イオン注入工程を伴うレジスト除去方法に適用されるも
のであり、高ドーズイオン注入工程前にレジストに遠紫
外線照射処理と焼成処理とを施してレジストを均一に硬
化させるレジストハードニング工程と、高ドーズイオン
注入工程後にレジストにマイクロ波励起によるＯ２ プ
ラズマを２〜５Ｔｏｒｒの範囲の圧力のもとで反応させ
てレジストを除去するレジストアッシング工程とを有す
ることを特徴とするものである。
【００１３】
【作用】本発明では、まず、半導体ウェハに高ドーズイ
オン注入工程を施す前のレジストハードニング工程にお
いて、レジストに遠紫外線照射処理と焼成処理とを施す
ことによってレジストを均一に硬化させ、レジストの耐
熱温度を３００℃程度にまで向上させて後の高ドーズイ
オン注入工程における加熱処理に充分に耐えうるように
する。そして、半導体ウェハに高ドーズイオン注入工程
を施した後のレジストアッシング工程において、レジス
トにマイクロ波励起によるＯ２プラズマを２〜５Ｔｏｒ
ｒの範囲の圧力のもとで反応させることによってレジス
トを除去する。このとき、Ｈ２ の使用や半導体ウェハ
への高周波電界の印加は勿論為されず、従って、工程の
安全性及び製造される半導体装置の信頼性が確保される
ようになる。
オン注入工程を施す前のレジストハードニング工程にお
いて、レジストに遠紫外線照射処理と焼成処理とを施す
ことによってレジストを均一に硬化させ、レジストの耐
熱温度を３００℃程度にまで向上させて後の高ドーズイ
オン注入工程における加熱処理に充分に耐えうるように
する。そして、半導体ウェハに高ドーズイオン注入工程
を施した後のレジストアッシング工程において、レジス
トにマイクロ波励起によるＯ２プラズマを２〜５Ｔｏｒ
ｒの範囲の圧力のもとで反応させることによってレジス
トを除去する。このとき、Ｈ２ の使用や半導体ウェハ
への高周波電界の印加は勿論為されず、従って、工程の
安全性及び製造される半導体装置の信頼性が確保される
ようになる。
【００１４】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１（（ａ）〜（ｅ））は、本
発明の一実施例に係るレジスト除去方法を示す工程図で
ある。
ながら詳細に説明する。図１（（ａ）〜（ｅ））は、本
発明の一実施例に係るレジスト除去方法を示す工程図で
ある。
【００１５】まず、同図（ａ）に示すように、Ｓｉ等の
材質から成る半導体ウェハ１１の表面には、高ドーズイ
オン注入を施すべき領域を残して、遠紫外線硬化型のレ
ジスト１２が選択的に設置される。
材質から成る半導体ウェハ１１の表面には、高ドーズイ
オン注入を施すべき領域を残して、遠紫外線硬化型のレ
ジスト１２が選択的に設置される。
【００１６】次に、同図（ｂ）（レジストハードニング
工程）に示すように、半導体ウェハ１１の表面に選択的
に設置された遠紫外線硬化型のレジスト１２には、遠紫
外線照射処理（以下、ＵＶ照射という）と焼成処理（以
下、ベークという）とが施される。このとき、紫外線硬
化型のレジスト１２は、ＵＶ照射によるエネルギーｈν
〔Ｊ〕（ただし、ｈはプランク定数、νは遠紫外線の固
有振動数）を受けて硬化し、さらに、２００℃程度のベ
ークによってレジスト１２に含まれる揮発溶剤が揮発し
てレジスト１２の硬化が促進される。従って、これらＵ
Ｖ照射とベークとは同時に施したほうが効果的である。 そして、これらＵＶ照射とベークとを施すことにより、
遠紫外線硬化型のレジスト１２は、表層から深層にかけ
て均一に硬化し、その耐熱温度が３００℃程度にまで向
上するようになる。
工程）に示すように、半導体ウェハ１１の表面に選択的
に設置された遠紫外線硬化型のレジスト１２には、遠紫
外線照射処理（以下、ＵＶ照射という）と焼成処理（以
下、ベークという）とが施される。このとき、紫外線硬
化型のレジスト１２は、ＵＶ照射によるエネルギーｈν
〔Ｊ〕（ただし、ｈはプランク定数、νは遠紫外線の固
有振動数）を受けて硬化し、さらに、２００℃程度のベ
ークによってレジスト１２に含まれる揮発溶剤が揮発し
てレジスト１２の硬化が促進される。従って、これらＵ
Ｖ照射とベークとは同時に施したほうが効果的である。 そして、これらＵＶ照射とベークとを施すことにより、
遠紫外線硬化型のレジスト１２は、表層から深層にかけ
て均一に硬化し、その耐熱温度が３００℃程度にまで向
上するようになる。
【００１７】次に、同図（ｃ）（高ドーズイオン注入工
程）に示すように、レジスト１２を硬化させた状態の半
導体ウェハ１１には、高温雰囲気中において、上面から
、Ｂ等のｐ型不純物やＡｓ又はＰ等のｎ型不純物が高濃
度（「＋」で図示）で注入される。このとき、レジスト
１２から外部に露出する半導体ウェハ１１の表層に対し
て高ドーズイオン注入が施され、それと同時に、レジス
ト１２の表層にも高ドーズイオン注入が施される。この
とき、レジスト１２は、先のレジストハードニング工程
において硬化されて耐圧が３００℃程度に向上している
ので、この高温雰囲気中における高ドーズイオン注入に
よって組成が過度に変質したりすることはない。
程）に示すように、レジスト１２を硬化させた状態の半
導体ウェハ１１には、高温雰囲気中において、上面から
、Ｂ等のｐ型不純物やＡｓ又はＰ等のｎ型不純物が高濃
度（「＋」で図示）で注入される。このとき、レジスト
１２から外部に露出する半導体ウェハ１１の表層に対し
て高ドーズイオン注入が施され、それと同時に、レジス
ト１２の表層にも高ドーズイオン注入が施される。この
とき、レジスト１２は、先のレジストハードニング工程
において硬化されて耐圧が３００℃程度に向上している
ので、この高温雰囲気中における高ドーズイオン注入に
よって組成が過度に変質したりすることはない。
【００１８】次に、同図（ｄ）（レジストアッシング工
程）に示すように、高ドーズイオン注入が施された半導
体ウェハ１１にはＯ２ プラズマが与えられ、その半導
体ウェハ１１の表面に設置されていた硬化後のレジスト
１２は、与えられたＯ２ プラズマと１００〜２００℃
の高温環境下において化学的に反応して主にＣＯ２ （
二酸化炭素）に分解される。
程）に示すように、高ドーズイオン注入が施された半導
体ウェハ１１にはＯ２ プラズマが与えられ、その半導
体ウェハ１１の表面に設置されていた硬化後のレジスト
１２は、与えられたＯ２ プラズマと１００〜２００℃
の高温環境下において化学的に反応して主にＣＯ２ （
二酸化炭素）に分解される。
【００１９】詳しくは、同図（ｅ）に示すように、半導
体ウェハ１１の表面に選択的に設置されたレジスト１２
はマイクロ波アッシャ１３を用いて除去される。すなわ
ち、半導体ウェハ１１は、所定の圧力に設定されたチャ
ンバ１３ａの内部に設けらている試料台１３ｂに載置さ
れ、この状態にあるチャンバ１３ａに供給されるＯ２
が、導波室１３ｃから導かれる所定の出力のマイクロ波
（発振周波数２．４５ＧＨｚ）で励起されてＯ２ プラ
ズマとなり、このＯ２ プラズマが硬化後のレジスト１
２の成分と正常に反応してレジスト１２の除去が行われ
る。
体ウェハ１１の表面に選択的に設置されたレジスト１２
はマイクロ波アッシャ１３を用いて除去される。すなわ
ち、半導体ウェハ１１は、所定の圧力に設定されたチャ
ンバ１３ａの内部に設けらている試料台１３ｂに載置さ
れ、この状態にあるチャンバ１３ａに供給されるＯ２
が、導波室１３ｃから導かれる所定の出力のマイクロ波
（発振周波数２．４５ＧＨｚ）で励起されてＯ２ プラ
ズマとなり、このＯ２ プラズマが硬化後のレジスト１
２の成分と正常に反応してレジスト１２の除去が行われ
る。
【００２０】ここで、半導体ウェハ１１に設置された硬
化後のレジスト１２の除去効率を決するパラメータとし
ては、マイクロ波アッシャ１３におけるチャンバ１３ａ
内の圧力とマイクロ波の出力とがある。以下に、チャン
バ１３ａ内の圧力とマイクロ波の出力とを変化させたと
きのレジスト１２の除去効率の実測値を示す。なお、前
提条件として、レジスト１２の膜厚は１．２７μｍ、レ
ジストハードニング時のベーク温度は２００℃、高ドー
ズイオン注入時のドーズ量はＢを１×１０１６個／ｃｍ
２ 、レジストアッシング時のＯ２ 供給量は２５０ｃ
ｃ／ｍｉｎ．、同じくレジストアッシング時のチャンバ
１３ａ内の温度は１８０℃とする。
化後のレジスト１２の除去効率を決するパラメータとし
ては、マイクロ波アッシャ１３におけるチャンバ１３ａ
内の圧力とマイクロ波の出力とがある。以下に、チャン
バ１３ａ内の圧力とマイクロ波の出力とを変化させたと
きのレジスト１２の除去効率の実測値を示す。なお、前
提条件として、レジスト１２の膜厚は１．２７μｍ、レ
ジストハードニング時のベーク温度は２００℃、高ドー
ズイオン注入時のドーズ量はＢを１×１０１６個／ｃｍ
２ 、レジストアッシング時のＯ２ 供給量は２５０ｃ
ｃ／ｍｉｎ．、同じくレジストアッシング時のチャンバ
１３ａ内の温度は１８０℃とする。
【００２１】まず、図２は、マイクロ波の出力を所定の
値に固定してチャンバ１３ａ内の圧力を変化させた場合
のパーティクル付着数の変化を示す図である。同図に示
すように、マイクロ波の出力を８００Ｗ（「×」で図示
）に固定した場合、チャンバ１３ａ内の圧力が０Ｔｏｒ
ｒ付近では、半導体ウェハ１１の表面のパーティクル付
着数が１００００個／ｗａｆｅｒにも及ぶ。そして、チ
ャンバ１３ａ内の圧力を徐々に上げて２〜５Ｔｏｒｒの
範囲に設定すると、パーティクル付着数が数１００個／
ｗａｆｅｒ程度にまで安定する領域、すなわち、高ドー
ズイオン注入が施されたレジスト１２を剥離（除去）す
るのに最も適した領域が得られる。さらに、チャンバ１
３ａ内の圧力が５Ｔｏｒｒを越えるとプラズマ放電が不
安定な状態となり、レジスト１２の剥離には不適当な状
態となる。また、マイクロ波の出力を１０００Ｗ（「・
」で図示）に固定した場合も同様に、２〜５Ｔｏｒｒの
範囲においてパーティクル付着数が数１００個／ｗａｆ
ｅｒ程度に安定する領域が得られる。従って、半導体ウ
ェハ１１の表面におけるパーティクル付着数は、マイク
ロ波の出力には依存せずにチャンバ１３ａ内の圧力に依
存していると結論でき、そのチャンバ１３ａ内の圧力を
２〜５Ｔｏｒｒの範囲に設定するのが適当であるといえ
る。
値に固定してチャンバ１３ａ内の圧力を変化させた場合
のパーティクル付着数の変化を示す図である。同図に示
すように、マイクロ波の出力を８００Ｗ（「×」で図示
）に固定した場合、チャンバ１３ａ内の圧力が０Ｔｏｒ
ｒ付近では、半導体ウェハ１１の表面のパーティクル付
着数が１００００個／ｗａｆｅｒにも及ぶ。そして、チ
ャンバ１３ａ内の圧力を徐々に上げて２〜５Ｔｏｒｒの
範囲に設定すると、パーティクル付着数が数１００個／
ｗａｆｅｒ程度にまで安定する領域、すなわち、高ドー
ズイオン注入が施されたレジスト１２を剥離（除去）す
るのに最も適した領域が得られる。さらに、チャンバ１
３ａ内の圧力が５Ｔｏｒｒを越えるとプラズマ放電が不
安定な状態となり、レジスト１２の剥離には不適当な状
態となる。また、マイクロ波の出力を１０００Ｗ（「・
」で図示）に固定した場合も同様に、２〜５Ｔｏｒｒの
範囲においてパーティクル付着数が数１００個／ｗａｆ
ｅｒ程度に安定する領域が得られる。従って、半導体ウ
ェハ１１の表面におけるパーティクル付着数は、マイク
ロ波の出力には依存せずにチャンバ１３ａ内の圧力に依
存していると結論でき、そのチャンバ１３ａ内の圧力を
２〜５Ｔｏｒｒの範囲に設定するのが適当であるといえ
る。
【００２２】次に、図３は、マイクロ波の出力を所定の
値に固定してチャンバ１３ａ内の圧力を変化させた場合
のレジスト１２のアッシング速度の変化を示す図である
。同図に示すように、マイクロ波の出力を８００Ｗ（「
×」で図示）に固定した場合、チャンバ１３ａ内の圧力
を０Ｔｏｒｒ付近から徐々に上げていくと、２Ｔｏｒｒ
付近においてアッシング速度が最大となって３μｍ／ｍ
ｉｎ．を越え、さらに、この２Ｔｏｒｒ付近からチャン
バ１３ａ内の圧力を上げてもアッシング速度は上がらな
くなる。また、マイクロ波の出力を１０００Ｗ（「・」
で図示）に固定した場合の振る舞いも同様であるが、２
Ｔｏｒｒ付近においてアッシング速度が最大となって４
μｍ／ｍｉｎ．近くになり、マイクロ波の出力が８００
Ｗの場合よりも若干速くなっていることが理解される。 従って、レジスト１２のアッシング速度はマイクロ波の
出力に比例することが予想される。
値に固定してチャンバ１３ａ内の圧力を変化させた場合
のレジスト１２のアッシング速度の変化を示す図である
。同図に示すように、マイクロ波の出力を８００Ｗ（「
×」で図示）に固定した場合、チャンバ１３ａ内の圧力
を０Ｔｏｒｒ付近から徐々に上げていくと、２Ｔｏｒｒ
付近においてアッシング速度が最大となって３μｍ／ｍ
ｉｎ．を越え、さらに、この２Ｔｏｒｒ付近からチャン
バ１３ａ内の圧力を上げてもアッシング速度は上がらな
くなる。また、マイクロ波の出力を１０００Ｗ（「・」
で図示）に固定した場合の振る舞いも同様であるが、２
Ｔｏｒｒ付近においてアッシング速度が最大となって４
μｍ／ｍｉｎ．近くになり、マイクロ波の出力が８００
Ｗの場合よりも若干速くなっていることが理解される。 従って、レジスト１２のアッシング速度はマイクロ波の
出力に比例することが予想される。
【００２３】次に、図４は、チャンバ１３ａ内の圧力を
所定の値に固定してマイクロ波の出力を変化させた場合
のレジスト１２のアッシング速度の変化を示す図である
。同図に示すように、チャンバ１３ａ内の圧力を所定の
値（この場合は、４．５Ｔｏｒｒ）に固定してマイクロ
波の出力を徐々に上げていくと、そのマイクロ波の出力
が８００Ｗのときのアッシング速度と１０００Ｗのとき
のアッシング速度とは双方とも２μｍ／ｍｉｎ．程度で
あってほとんど差異がない（図３参照）。ところが、マ
イクロ波の出力を１２００Ｗに上げると、アッシング速
度は、チャンバ１３ａ内の圧力が４．５Ｔｏｒｒであっ
ても３μｍ／ｍｉｎ．を越え、この結果、レジスト１２
のアッシング速度はマイクロ波の出力に比例して速くな
ることが結論付けられる。
所定の値に固定してマイクロ波の出力を変化させた場合
のレジスト１２のアッシング速度の変化を示す図である
。同図に示すように、チャンバ１３ａ内の圧力を所定の
値（この場合は、４．５Ｔｏｒｒ）に固定してマイクロ
波の出力を徐々に上げていくと、そのマイクロ波の出力
が８００Ｗのときのアッシング速度と１０００Ｗのとき
のアッシング速度とは双方とも２μｍ／ｍｉｎ．程度で
あってほとんど差異がない（図３参照）。ところが、マ
イクロ波の出力を１２００Ｗに上げると、アッシング速
度は、チャンバ１３ａ内の圧力が４．５Ｔｏｒｒであっ
ても３μｍ／ｍｉｎ．を越え、この結果、レジスト１２
のアッシング速度はマイクロ波の出力に比例して速くな
ることが結論付けられる。
【００２４】以上の実測の結果、レジストアッシング工
程において、半導体ウェハ１１の表面に設置されたレジ
スト１２をマイクロ波アッシャ１３を用いて除去する際
の効率を向上させるには、少なくとも、チャンバ１３ａ
内の圧力を２〜５Ｔｏｒｒの範囲（好ましくは２〜３Ｔ
ｏｒｒの範囲）に設定し、この状態においてレジスト１
２のアッシング速度の向上を望む場合には、マイクロ波
の出力を許される範囲内で上げればよいことが理解され
る。
程において、半導体ウェハ１１の表面に設置されたレジ
スト１２をマイクロ波アッシャ１３を用いて除去する際
の効率を向上させるには、少なくとも、チャンバ１３ａ
内の圧力を２〜５Ｔｏｒｒの範囲（好ましくは２〜３Ｔ
ｏｒｒの範囲）に設定し、この状態においてレジスト１
２のアッシング速度の向上を望む場合には、マイクロ波
の出力を許される範囲内で上げればよいことが理解され
る。
【００２５】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、Ｈ２ の使用や半導体ウェハへの高周波電界の
印加が一切為されていないので工程の安全性及び製造さ
れる半導体装置の信頼性が充分に確保されるようになり
、また、Ｈ２ の使用や半導体ウェハへの高周波電界の
印加を行わなくとも高ドーズイオン注入が施されたレジ
ストを容易かつ高速に除去することが可能となり、この
結果、この種の半導体ウェハから半導体装置を製造する
際の歩留りが著しく向上するとともに、その半導体装置
を製造する際の時間的効率も飛躍的に向上するようにな
る。
よれば、Ｈ２ の使用や半導体ウェハへの高周波電界の
印加が一切為されていないので工程の安全性及び製造さ
れる半導体装置の信頼性が充分に確保されるようになり
、また、Ｈ２ の使用や半導体ウェハへの高周波電界の
印加を行わなくとも高ドーズイオン注入が施されたレジ
ストを容易かつ高速に除去することが可能となり、この
結果、この種の半導体ウェハから半導体装置を製造する
際の歩留りが著しく向上するとともに、その半導体装置
を製造する際の時間的効率も飛躍的に向上するようにな
る。
【図１】本発明の一実施例に係るレジスト除去方法を示
す工程図である。
す工程図である。
【図２】マイクロ波の出力を所定の値に固定してチャン
バ内の圧力を変化させた場合のパーティクル付着数の変
化を示す図である。
バ内の圧力を変化させた場合のパーティクル付着数の変
化を示す図である。
【図３】マイクロ波の出力を所定の値に固定してチャン
バ内の圧力を変化させた場合のレジストのアッシング速
度の変化を示す図である。
バ内の圧力を変化させた場合のレジストのアッシング速
度の変化を示す図である。
【図４】チャンバ内の圧力を所定の値に固定してマイク
ロ波の出力を変化させた場合のレジストのアッシング速
度の変化を示す図である。
ロ波の出力を変化させた場合のレジストのアッシング速
度の変化を示す図である。
【図５】Ｈ２ の混合による方法と高周波電界の印加に
よる方法との双方を採用した場合の従来のレジスト除去
方法を示す工程図である。
よる方法との双方を採用した場合の従来のレジスト除去
方法を示す工程図である。
１１ 半導体ウェハ
１２ レジスト
１３ マイクロ波アッシャ
Claims (2)
- 【請求項１】 遠紫外線硬化型のレジストが表面に選
択的に設置されて成る半導体ウェハに高ドーズ量で不純
物のイオン注入を行う高ドーズイオン注入工程を伴うレ
ジスト除去方法において、前記高ドーズイオン注入工程
前に前記レジストに遠紫外線照射処理と焼成処理とを施
して前記レジストを均一に硬化させるレジストハードニ
ング工程と、前記高ドーズイオン注入工程後に前記レジ
ストにＯ２ プラズマを所定の圧力のもとで反応させて
前記レジストを除去するレジストアッシング工程と、を
有することを特徴とするレジスト除去方法。 - 【請求項２】前記レジストアッシング工程において前記
レジストに前記Ｏ２プラズマを反応させるときの所定の
圧力は２〜５Ｔｏｒｒの範囲であることを特徴とする請
求項１記載のレジスト除去方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3127834A JPH04352157A (ja) | 1991-05-30 | 1991-05-30 | レジスト除去方法 |
| KR1019920008973A KR960007620B1 (ko) | 1991-05-30 | 1992-05-27 | 레지스트 제거 방법 |
| TW081104175A TW209911B (ja) | 1991-05-30 | 1992-05-28 | |
| DE4217836A DE4217836C2 (de) | 1991-05-30 | 1992-05-29 | Photolackentfernungsverfahren |
| US08/174,621 US5503964A (en) | 1991-05-30 | 1993-12-28 | Resist removing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3127834A JPH04352157A (ja) | 1991-05-30 | 1991-05-30 | レジスト除去方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352157A true JPH04352157A (ja) | 1992-12-07 |
Family
ID=14969816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3127834A Withdrawn JPH04352157A (ja) | 1991-05-30 | 1991-05-30 | レジスト除去方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5503964A (ja) |
| JP (1) | JPH04352157A (ja) |
| KR (1) | KR960007620B1 (ja) |
| DE (1) | DE4217836C2 (ja) |
| TW (1) | TW209911B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303000A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | レジスト除去能力の評価方法及び電子デバイスの製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225174B1 (en) * | 1996-06-13 | 2001-05-01 | Micron Technology, Inc. | Method for forming a spacer using photosensitive material |
| JP3318241B2 (ja) * | 1997-09-19 | 2002-08-26 | 富士通株式会社 | アッシング方法 |
| US6218310B1 (en) * | 1998-05-12 | 2001-04-17 | Advanced Micro Devices, Inc. | RTA methods for treating a deep-UV resist mask prior to gate formation etch to improve gate profile |
| US6271154B1 (en) * | 1998-05-12 | 2001-08-07 | Advanced Micro Devices, Inc. | Methods for treating a deep-UV resist mask prior to gate formation etch to improve gate profile |
| US6429142B1 (en) | 1999-02-23 | 2002-08-06 | Taiwan Semiconductor Manufacturing Company | In-situ photoresist removal by an attachable chamber with light source |
| US6664194B1 (en) | 1999-03-18 | 2003-12-16 | Taiwan Semiconductor Manufacturing Company | Photoexposure method for facilitating photoresist stripping |
| US20050022839A1 (en) * | 1999-10-20 | 2005-02-03 | Savas Stephen E. | Systems and methods for photoresist strip and residue treatment in integrated circuit manufacturing |
| JP4683685B2 (ja) * | 2000-01-17 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法 |
| KR100379210B1 (ko) * | 2002-04-19 | 2003-04-08 | 피.에스.케이.테크(주) | 반도체 웨이퍼 애싱 방법 |
| US20040159335A1 (en) * | 2002-05-17 | 2004-08-19 | P.C.T. Systems, Inc. | Method and apparatus for removing organic layers |
| US6897162B2 (en) * | 2003-10-20 | 2005-05-24 | Wafermasters, Inc. | Integrated ashing and implant annealing method |
| US20070186953A1 (en) * | 2004-07-12 | 2007-08-16 | Savas Stephen E | Systems and Methods for Photoresist Strip and Residue Treatment in Integrated Circuit Manufacturing |
| JP5011852B2 (ja) * | 2005-07-20 | 2012-08-29 | 富士通セミコンダクター株式会社 | 電子デバイスの製造方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4548688A (en) * | 1983-05-23 | 1985-10-22 | Fusion Semiconductor Systems | Hardening of photoresist |
| JPH0773104B2 (ja) * | 1986-02-14 | 1995-08-02 | 富士通株式会社 | レジスト剥離方法 |
| ZA87922B (en) * | 1986-02-28 | 1987-09-30 | Macdermid Inc | Photoresist stripper composition |
| US4826756A (en) * | 1987-07-01 | 1989-05-02 | Texas Instruments Incorporated | Low temperature deep ultraviolet resist hardening process using zenon chloride laser |
| JPH0770524B2 (ja) * | 1987-08-19 | 1995-07-31 | 富士通株式会社 | 半導体装置の製造方法 |
| JPH0626201B2 (ja) * | 1987-10-15 | 1994-04-06 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2541851B2 (ja) * | 1989-03-10 | 1996-10-09 | 富士通株式会社 | 有機物の剥離方法 |
| JPH0775226B2 (ja) * | 1990-04-10 | 1995-08-09 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | プラズマ処理方法及び装置 |
-
1991
- 1991-05-30 JP JP3127834A patent/JPH04352157A/ja not_active Withdrawn
-
1992
- 1992-05-27 KR KR1019920008973A patent/KR960007620B1/ko not_active Expired - Fee Related
- 1992-05-28 TW TW081104175A patent/TW209911B/zh active
- 1992-05-29 DE DE4217836A patent/DE4217836C2/de not_active Expired - Fee Related
-
1993
- 1993-12-28 US US08/174,621 patent/US5503964A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303000A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | レジスト除去能力の評価方法及び電子デバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW209911B (ja) | 1993-07-21 |
| US5503964A (en) | 1996-04-02 |
| KR960007620B1 (ko) | 1996-06-07 |
| DE4217836A1 (de) | 1992-12-10 |
| DE4217836C2 (de) | 1995-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3879027B2 (ja) | イオン注入後にフォトレジストを除去するための処理方法 | |
| US6412497B1 (en) | Reduction/oxidation material removal method | |
| US6848455B1 (en) | Method and apparatus for removing photoresist and post-etch residue from semiconductor substrates by in-situ generation of oxidizing species | |
| US6417080B1 (en) | Method of processing residue of ion implanted photoresist, and method of producing semiconductor device | |
| US5628871A (en) | Method of removing resist mask and a method of manufacturing semiconductor device | |
| US4980022A (en) | Method of removing a layer of organic matter | |
| JPH04352157A (ja) | レジスト除去方法 | |
| US9128382B2 (en) | Plasma mediated ashing processes that include formation of a protective layer before and/or during the plasma mediated ashing process | |
| JP3318241B2 (ja) | アッシング方法 | |
| KR20090094368A (ko) | 건식 포토레지스트 스트립핑 프로세스 및 장치 | |
| TW201611120A (zh) | 用以提升光阻剝除性能及改質有機膜的過氧化物蒸氣處理 | |
| JPH06177088A (ja) | アッシング方法及びアッシング装置 | |
| US20050199262A1 (en) | Method for ashing | |
| JP3728165B2 (ja) | イオン注入されたホトレジストの残渣の処理方法及び半導体装置の製造方法 | |
| KR19980041995A (ko) | 경화층을 갖는 레지스트막을 제거하기 위한 방법 및 장치 | |
| JPS5936257B2 (ja) | レジスト材料の剥離方法 | |
| JP2785027B2 (ja) | プラズマアッシング方法 | |
| JP2002158210A (ja) | レジスト除去方法 | |
| JPS63273321A (ja) | レジスト除去方法 | |
| KR20090100618A (ko) | 반도체소자의 제조 방법 | |
| JPH02102528A (ja) | アッシング方法 | |
| CN117055310A (zh) | 一种去除光刻胶的方法 | |
| JPH01130526A (ja) | レジスト剥離装置 | |
| JPH08241886A (ja) | プラズマ処理方法 | |
| US6664194B1 (en) | Photoexposure method for facilitating photoresist stripping |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |