JPH0435218A - ドライブ回路 - Google Patents
ドライブ回路Info
- Publication number
- JPH0435218A JPH0435218A JP2136861A JP13686190A JPH0435218A JP H0435218 A JPH0435218 A JP H0435218A JP 2136861 A JP2136861 A JP 2136861A JP 13686190 A JP13686190 A JP 13686190A JP H0435218 A JPH0435218 A JP H0435218A
- Authority
- JP
- Japan
- Prior art keywords
- reverse bias
- circuit
- transistor
- bias current
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08126—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in bipolar transitor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、トランジスタなどの電力用半導体素子をド
ライブするドライブ回路に関するものである。
ライブするドライブ回路に関するものである。
第６図は例えば電気書院［インバータ応用マニュアル」
昭和６０年９月７日発行、４４頁に示された従来のドラ
イブ回路を示す回路図であり、図において、２はドライ
ブの対象となる被制御用の半導体素子であるトランジス
タ、３はドライブ回路である。また、ドライブ回路３に
おいて、１５は外部からの入力信号を上記トランジスタ
１３゜１４を含む回路に光電変換結合するフォトカプラ
、１３．１４は直列接続されたＮＰＮ トランジスタで
ある第１のトランジスタおよびＰＮＰ）−ランジスタで
ある第２のトランジスタで、これらの各べ−スはフォト
カプラ１５の出力端子に接続されている。また、第１．
第２のトランジスタ１３，１４の各コレクタは、直列接
続された直流電源としての第１の電源１１の正極および
第２の電源１２の負極に、抵抗１７．１８を介して接続
されている。１６は第１のトランジスタ１３のベースと
第１の電源１１との間に接続された抵抗である。また、
上記トランジスタ２のベースは第１．第２のトランジス
タ１３．１４の直列接続点に接続され、エミッタは第１
．第２の電源１１．１２の直列接続点に接続され、さら
にコレクタは外部電源に接続されている。
昭和６０年９月７日発行、４４頁に示された従来のドラ
イブ回路を示す回路図であり、図において、２はドライ
ブの対象となる被制御用の半導体素子であるトランジス
タ、３はドライブ回路である。また、ドライブ回路３に
おいて、１５は外部からの入力信号を上記トランジスタ
１３゜１４を含む回路に光電変換結合するフォトカプラ
、１３．１４は直列接続されたＮＰＮ トランジスタで
ある第１のトランジスタおよびＰＮＰ）−ランジスタで
ある第２のトランジスタで、これらの各べ−スはフォト
カプラ１５の出力端子に接続されている。また、第１．
第２のトランジスタ１３，１４の各コレクタは、直列接
続された直流電源としての第１の電源１１の正極および
第２の電源１２の負極に、抵抗１７．１８を介して接続
されている。１６は第１のトランジスタ１３のベースと
第１の電源１１との間に接続された抵抗である。また、
上記トランジスタ２のベースは第１．第２のトランジス
タ１３．１４の直列接続点に接続され、エミッタは第１
．第２の電源１１．１２の直列接続点に接続され、さら
にコレクタは外部電源に接続されている。
次に動作について説明する。いま、フォトカプラ１５の
発光素子１５ａに電流が流されず、受光素子１５ｂが受
光しない場合には、つまり、フォトカプラ１５がオフの
ときは、第１のトランジスタ１３にはベース電流が抵抗
１６を通して供給され、この第１のトランジスタ１３が
導通する。この結果、直流電源１１→抵抗１７→第１の
トランジスタ１３のコレクタ、エミッタートランジスタ
２のベース、エミッタ→直流電源１１の経路で、トラン
ジスタ２に対する順バイアス電流が流れトランジスタ２
は導通する。これに対して、フォトカプラ１５がオンに
なると、第２のトランジスタ１４が順バイアスされて導
通し、直流電源１２→トランジスタ２のエミッタ、ベー
ス→第２のトランジスタ１４のエミッタ、コレクタ→抵
抗１８→直流電源１２の経路で逆バイアス電流が流れて
、トランジスタ２は不導通になる。
発光素子１５ａに電流が流されず、受光素子１５ｂが受
光しない場合には、つまり、フォトカプラ１５がオフの
ときは、第１のトランジスタ１３にはベース電流が抵抗
１６を通して供給され、この第１のトランジスタ１３が
導通する。この結果、直流電源１１→抵抗１７→第１の
トランジスタ１３のコレクタ、エミッタートランジスタ
２のベース、エミッタ→直流電源１１の経路で、トラン
ジスタ２に対する順バイアス電流が流れトランジスタ２
は導通する。これに対して、フォトカプラ１５がオンに
なると、第２のトランジスタ１４が順バイアスされて導
通し、直流電源１２→トランジスタ２のエミッタ、ベー
ス→第２のトランジスタ１４のエミッタ、コレクタ→抵
抗１８→直流電源１２の経路で逆バイアス電流が流れて
、トランジスタ２は不導通になる。
ここで、直流電源１１の電圧をＶ！＋１、抵抗１７の値
をＲ７７とすれば、順バイアス電流ＩＢＩは、となる。
をＲ７７とすれば、順バイアス電流ＩＢＩは、となる。
但し、■□はトランジスタ２のベース。
エミッタ間電圧である。
また、直流電源１２の電圧をｖＢｚ、抵抗１８の値をＲ
工、とすれば、逆バイアス電流Ｉｍｘは、となる。但し
、■、はトランジスタ２のエミッタ。
工、とすれば、逆バイアス電流Ｉｍｘは、となる。但し
、■、はトランジスタ２のエミッタ。
ベース間電圧である。
従来のドライブ回路は以上のように構成されているので
、トランジスタ２の誤配線によりドライブ回路の出力が
短絡した場合、短絡電流により第１のトランジスタ１３
．第２のトランジスタ１４が焼損するなどの課題があっ
た。特に、逆バイアス側では、トランジスタ２がオフし
た後に、短時間（０〜２０μｓｅｃ程度）ではあるが蓄
積キャリアを吸収するために、大きな電流を流さなけれ
ばならないので、抵抗１８の抵抗値を小さく設計する必
要があり、このため出力短絡時の事故電流が大きく、ド
ライブ回路３を有効に保護することができないなどの課
題があった。
、トランジスタ２の誤配線によりドライブ回路の出力が
短絡した場合、短絡電流により第１のトランジスタ１３
．第２のトランジスタ１４が焼損するなどの課題があっ
た。特に、逆バイアス側では、トランジスタ２がオフし
た後に、短時間（０〜２０μｓｅｃ程度）ではあるが蓄
積キャリアを吸収するために、大きな電流を流さなけれ
ばならないので、抵抗１８の抵抗値を小さく設計する必
要があり、このため出力短絡時の事故電流が大きく、ド
ライブ回路３を有効に保護することができないなどの課
題があった。
この発明は上記のような課題を解消するためになされた
もので、出力短絡時の逆バイアス電流を制御して焼損を
防止し、信頼性の高いドライブ動作を実現できるドライ
ブ回路を得ることを目的とする。
もので、出力短絡時の逆バイアス電流を制御して焼損を
防止し、信頼性の高いドライブ動作を実現できるドライ
ブ回路を得ることを目的とする。
この発明に係るドライブ回路は、入力信号レベルに応じ
て第１のトランジスタとともに選択的にオン動作するよ
うに直列接続された第２のトランジスタおよび被制御用
半導体素子を結ぶ回路中に接続された逆バイアス電流検
出用の検出回路と、この検出回路の出力結果に従って、
上記バイアス電流が設定レベルを超える時間が所定時間
経過すると、上記半導体素子の逆バイアス動作を停止し
、その後この逆バイアス動作を再開させる逆バイアス停
止判定回路とを備えて構成したものである。
て第１のトランジスタとともに選択的にオン動作するよ
うに直列接続された第２のトランジスタおよび被制御用
半導体素子を結ぶ回路中に接続された逆バイアス電流検
出用の検出回路と、この検出回路の出力結果に従って、
上記バイアス電流が設定レベルを超える時間が所定時間
経過すると、上記半導体素子の逆バイアス動作を停止し
、その後この逆バイアス動作を再開させる逆バイアス停
止判定回路とを備えて構成したものである。
この発明におけるドライブ回路は、逆バイアス電流を検
出し、この電流が定められた値以上で、かつ定められた
時間を超えると、一定時間逆バイアス動作を停止し、逆
バイアス回路の温度が低下するのを待って再度逆バイア
ス動作を行うようにし、これによりドライブ回路の焼損
を防止する。
出し、この電流が定められた値以上で、かつ定められた
時間を超えると、一定時間逆バイアス動作を停止し、逆
バイアス回路の温度が低下するのを待って再度逆バイア
ス動作を行うようにし、これによりドライブ回路の焼損
を防止する。
以下、この発明の一実施例を図について説明する。第１
図において、１はこの発明に係るドライブ回路、２０は
逆バイアス停止判定回路、３０は逆バイアス停止判定回
路２０からの判定出力により切り換えられるスイッチで
ある。また、このほかの第６図に示すものと同一の回路
部分には同一符号を付して、その重複する説明を省略す
る。
図において、１はこの発明に係るドライブ回路、２０は
逆バイアス停止判定回路、３０は逆バイアス停止判定回
路２０からの判定出力により切り換えられるスイッチで
ある。また、このほかの第６図に示すものと同一の回路
部分には同一符号を付して、その重複する説明を省略す
る。
第２図は逆バイアス停止判定回路２０の詳細を示すブロ
ック図であり１図において、２５は逆バイアス電流の検
出回路、２１は第１のフィルタ、２２は第１のコンパレ
ータ、２３は第２のフィルタ、２３は第２のコンパレー
タである。
ック図であり１図において、２５は逆バイアス電流の検
出回路、２１は第１のフィルタ、２２は第１のコンパレ
ータ、２３は第２のフィルタ、２３は第２のコンパレー
タである。
また、第３図は正常時のドライブ回路１の動作を説明す
る回路各部の信号波形を示すタイミングチャート、第４
図はドライブ回路１の出力が逆バイアス期間中（トラン
ジスタ２が停止中）に短絡した場合の動作を説明する回
路各部の信号波形を示すタイミングチャート図である。
る回路各部の信号波形を示すタイミングチャート、第４
図はドライブ回路１の出力が逆バイアス期間中（トラン
ジスタ２が停止中）に短絡した場合の動作を説明する回
路各部の信号波形を示すタイミングチャート図である。
なお、第１図において、抵抗１８は逆バイアス電流検出
用の検出回路として用いられる。
用の検出回路として用いられる。
第５図は第２図に示すブロック図の具体的な一実施例を
示し、２２はインバータ２２ａからなる第１のコンパレ
ータ、２４はインバータ２４ａからなる第２のコンパレ
ータ、２１は抵抗６３とコンデンサ６４とから構成され
ている第１のフィルタ、２３は抵抗５５，５６．ダイオ
ード５７〜６１、コンデンサ６２から構成されている第
２のフィルタ、３１はバイポーラトランジスタで、エミ
ッタは抵抗１７を介して直流電源に、コレクタはトラン
ジスタ２のベースに、ベースは抵抗６７゜インバータ５
１を介して第２のフィルタ２３にそれぞれ接続されてい
る。７０はＭＯＳ型の電界効果トランジスタ、６５は抵
抗、２５は上記検出回路で、トランジスタ６６およびＮ
ＯＲゲート５３よりなる。なお、５０，５２はインバー
タである。
示し、２２はインバータ２２ａからなる第１のコンパレ
ータ、２４はインバータ２４ａからなる第２のコンパレ
ータ、２１は抵抗６３とコンデンサ６４とから構成され
ている第１のフィルタ、２３は抵抗５５，５６．ダイオ
ード５７〜６１、コンデンサ６２から構成されている第
２のフィルタ、３１はバイポーラトランジスタで、エミ
ッタは抵抗１７を介して直流電源に、コレクタはトラン
ジスタ２のベースに、ベースは抵抗６７゜インバータ５
１を介して第２のフィルタ２３にそれぞれ接続されてい
る。７０はＭＯＳ型の電界効果トランジスタ、６５は抵
抗、２５は上記検出回路で、トランジスタ６６およびＮ
ＯＲゲート５３よりなる。なお、５０，５２はインバー
タである。
次に動作について説明する。
まず、第３図に示すように、トランジスタ２に一定の間
隔でオン／オフ信号が入力している正常状態では、トラ
ンジスタ２に上記のように逆バイアスを印加した直後か
ら、短時間のｔｏ ＝１０〜２０μｓｅｃの間に逆バイ
アス電流が流れる。この後は、トランジスタ２のエミッ
タ、ベース間のインピーダンスは高くなり、逆バイアス
状態であっても逆バイアス電流ｊｇｚはごくわずかであ
って、無視できる。このとき、逆バイアス電流のレベル
は高いが、短時間であるため、抵抗１８の端子電圧によ
るトランジスタ６６のオン動作で、電界効果トランジス
タ７０．抵抗６５を介して検出回路２５で検出した逆バ
イアス電流は第１のフィルタ２１で除去される。すなわ
ち、第１のフィルタ２１の出力は第３図に示すように第
１のコンパレータ２２のスレッシュホルドレベルに達し
ないため、逆バイアス停止動作はおこらない。
隔でオン／オフ信号が入力している正常状態では、トラ
ンジスタ２に上記のように逆バイアスを印加した直後か
ら、短時間のｔｏ ＝１０〜２０μｓｅｃの間に逆バイ
アス電流が流れる。この後は、トランジスタ２のエミッ
タ、ベース間のインピーダンスは高くなり、逆バイアス
状態であっても逆バイアス電流ｊｇｚはごくわずかであ
って、無視できる。このとき、逆バイアス電流のレベル
は高いが、短時間であるため、抵抗１８の端子電圧によ
るトランジスタ６６のオン動作で、電界効果トランジス
タ７０．抵抗６５を介して検出回路２５で検出した逆バ
イアス電流は第１のフィルタ２１で除去される。すなわ
ち、第１のフィルタ２１の出力は第３図に示すように第
１のコンパレータ２２のスレッシュホルドレベルに達し
ないため、逆バイアス停止動作はおこらない。
次に、逆バイアス中にドライバ出力が短絡した場合の動
作を説明する。この場合には、逆バイアス電流１１１２
は第４図に示すように長い時間幅で連続して流れ、時間
ｔ１後に第１のフィルタ２１の出力が第１のコンパレー
タ２２のスレッシュホルドレベルＴＨＩを超える。この
ため、第２のフィルタ２３の出力レベルも上昇を開始し
、時間ｔ。
作を説明する。この場合には、逆バイアス電流１１１２
は第４図に示すように長い時間幅で連続して流れ、時間
ｔ１後に第１のフィルタ２１の出力が第１のコンパレー
タ２２のスレッシュホルドレベルＴＨＩを超える。この
ため、第２のフィルタ２３の出力レベルも上昇を開始し
、時間ｔ。
で第２のコンパレータ２４のスレッシュホルドレベルＴ
Ｈ２を超える。すると、第１図に示すスイッチ３０をオ
フにして、逆バイアス電流ＩＢ２をしゃ断する。これと
同時に、第１のフィルタ２１の出力は減少し始め、時間
ｔ２後に第１のコンパレータ２２のスレッシュホルドレ
ベルＴＨ□以下となる。従って、第２のフィルタ２３の
出力もこの時間ｔ、以後減少し始める。この場合におい
て、第２のフィルタ２３は放電時定数を、上記抵抗５５
゜５６、ダイオード５７〜６１およびコンデンサ６２に
よって長く設計してあり、時間１＜ ＆経過すると逆バ
イアス動作は行わない。
Ｈ２を超える。すると、第１図に示すスイッチ３０をオ
フにして、逆バイアス電流ＩＢ２をしゃ断する。これと
同時に、第１のフィルタ２１の出力は減少し始め、時間
ｔ２後に第１のコンパレータ２２のスレッシュホルドレ
ベルＴＨ□以下となる。従って、第２のフィルタ２３の
出力もこの時間ｔ、以後減少し始める。この場合におい
て、第２のフィルタ２３は放電時定数を、上記抵抗５５
゜５６、ダイオード５７〜６１およびコンデンサ６２に
よって長く設計してあり、時間１＜ ＆経過すると逆バ
イアス動作は行わない。
この結果、逆バイアス電流工８□のデユーティは小さく
なり、上記スイッチ３ｏのオフ時間を十分にし、逆バイ
アス回路が焼損するのを防止できる。
なり、上記スイッチ３ｏのオフ時間を十分にし、逆バイ
アス回路が焼損するのを防止できる。
なお、上記実施例ではバイポーラトランジスタ２用のド
ライブ回路について説明したが、逆バイアスの印加が可
能なあらゆる半導体素子を用いることができる。
ライブ回路について説明したが、逆バイアスの印加が可
能なあらゆる半導体素子を用いることができる。
以上のように、この発明によれば第２のトランジスタお
よび被制御用半導体素子を結ぶ回路中に逆バイアス電流
検出用の検出回路を設け、この検出回路の出力結果に従
って、逆バイアス停止判定回路により上記バイアス電流
が設定レベルを超える時間が所定時間経過すると、上記
半導体素子の逆バイアス動作を停止し、その後この逆バ
イアス動作を再開させるように構成したので、能動対象
である半導体素子の破損や誤配線などによりドライブ回
路の出力が短絡しても、ドライブ回路を構成するトラン
ジスタなどを焼損するのを未然に防止でき、従って、信
頼性の高いドライバ回路が得られる効果がある。
よび被制御用半導体素子を結ぶ回路中に逆バイアス電流
検出用の検出回路を設け、この検出回路の出力結果に従
って、逆バイアス停止判定回路により上記バイアス電流
が設定レベルを超える時間が所定時間経過すると、上記
半導体素子の逆バイアス動作を停止し、その後この逆バ
イアス動作を再開させるように構成したので、能動対象
である半導体素子の破損や誤配線などによりドライブ回
路の出力が短絡しても、ドライブ回路を構成するトラン
ジスタなどを焼損するのを未然に防止でき、従って、信
頼性の高いドライバ回路が得られる効果がある。
第１図はこの発明の一実施例によるドライブ回路を示す
回路図、第２図は第１図における逆バイアス停止判定回
路を示すブロック図、第３図はドライブ回路の正常時に
おける回路各部の信号波形を示すタイミングチャート図
、第４図は逆バイアス動作における回路各部の信号波形
を示すタイミングチャート図、第５図は第２図に示す逆
バイアス停止判定回路の詳細を示す回路図、第６図は従
来のドライブ回路を示す回路図である。 １はドライブ回路、２は被制御用の半導体素子（トラン
ジスタ）、１１は第１の電源、１２は第２の電源、１３
は第１のトランジスタ、１４は第２のトランジスタ、１
８は検出回路（抵抗）、２０は逆バイアス停止判定回路
。 なお、図中、−一符号は同一、または相当部分を示す。 （外２名） 第４図 第２図 ｌｌ３ｒＩＩＩ 第６図
回路図、第２図は第１図における逆バイアス停止判定回
路を示すブロック図、第３図はドライブ回路の正常時に
おける回路各部の信号波形を示すタイミングチャート図
、第４図は逆バイアス動作における回路各部の信号波形
を示すタイミングチャート図、第５図は第２図に示す逆
バイアス停止判定回路の詳細を示す回路図、第６図は従
来のドライブ回路を示す回路図である。 １はドライブ回路、２は被制御用の半導体素子（トラン
ジスタ）、１１は第１の電源、１２は第２の電源、１３
は第１のトランジスタ、１４は第２のトランジスタ、１
８は検出回路（抵抗）、２０は逆バイアス停止判定回路
。 なお、図中、−一符号は同一、または相当部分を示す。 （外２名） 第４図 第２図 ｌｌ３ｒＩＩＩ 第６図
Claims (1)
- 入力信号のレベルに応じて選択的にオン動作するよう
に直列接続された第１のトランジスタおよび第２のトラ
ンジスタと、これらの第１のトランジスタおよび第２の
トランジスタのそれぞれに直流電力を供給する第１の電
源および第２の電源と、上記第１のトランジスタおよび
第２のトランジスタの直列接続点には順バイアス電流を
受けるベースが接続され、上記第１の電源および第２の
電源の直列接続点には逆バイアス電流を受けるエミッタ
が接続された被制御用の半導体素子とを備えたドライブ
回路において、上記第２のトランジスタおよび被制御用
の半導体素子を結ぶ回路中に接続された逆バイアス電流
検出用の検出回路と、この検出回路の出力結果に従って
、上記逆バイアス電流が設定レベルを超えて所定時間経
過すると、上記半導体素子の逆バイアス動作を停止し、
その後この逆バイアス動作を再開させる逆バイアス停止
判定回路とを設けたことを特徴とするドライブ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136861A JP2520765B2 (ja) | 1990-05-25 | 1990-05-25 | ドライブ回路 |
| US07/704,593 US5111061A (en) | 1990-05-25 | 1991-05-23 | Driving circuit for semiconductor element |
| KR1019910008481A KR950001129B1 (ko) | 1990-05-25 | 1991-05-24 | 드라이브회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2136861A JP2520765B2 (ja) | 1990-05-25 | 1990-05-25 | ドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435218A true JPH0435218A (ja) | 1992-02-06 |
| JP2520765B2 JP2520765B2 (ja) | 1996-07-31 |
Family
ID=15185234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2136861A Expired - Fee Related JP2520765B2 (ja) | 1990-05-25 | 1990-05-25 | ドライブ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5111061A (ja) |
| JP (1) | JP2520765B2 (ja) |
| KR (1) | KR950001129B1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5369309A (en) * | 1991-10-30 | 1994-11-29 | Harris Corporation | Analog-to-digital converter and method of fabrication |
| US5994755A (en) | 1991-10-30 | 1999-11-30 | Intersil Corporation | Analog-to-digital converter and method of fabrication |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4117350A (en) * | 1977-03-31 | 1978-09-26 | Rca Corporation | Switching circuit |
| JPS58175970A (ja) * | 1982-04-08 | 1983-10-15 | Fuji Electric Co Ltd | スイッチング半導体素子への逆バイアス電流供給装置 |
| JPS59181824A (ja) * | 1983-03-31 | 1984-10-16 | Fuji Electric Co Ltd | トランジスタのベ−ス駆動回路 |
| JPS62291577A (ja) * | 1986-06-12 | 1987-12-18 | Fuji Electric Co Ltd | 静電誘導形トランジスタの故障検出方法 |
| US4890009A (en) * | 1987-04-30 | 1989-12-26 | Hitachi, Ltd. | Monolithic integrated circuit device |
| US4996444A (en) * | 1989-09-21 | 1991-02-26 | Northern Telecom Limited | Clock recovery circuit |
-
1990
- 1990-05-25 JP JP2136861A patent/JP2520765B2/ja not_active Expired - Fee Related
-
1991
- 1991-05-23 US US07/704,593 patent/US5111061A/en not_active Expired - Fee Related
- 1991-05-24 KR KR1019910008481A patent/KR950001129B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001129B1 (ko) | 1995-02-11 |
| KR910021024A (ko) | 1991-12-20 |
| US5111061A (en) | 1992-05-05 |
| JP2520765B2 (ja) | 1996-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5952856A (en) | Inductive load driving method and H-bridge circuit control device | |
| US5298797A (en) | Gate charge recovery circuit for gate-driven semiconductor devices | |
| US5293077A (en) | Power switching circuit | |
| EP0763882A1 (en) | Load driving device | |
| JP2002076868A (ja) | 半導体モジュール、保護回路、および電圧変換装置 | |
| JP3019804B2 (ja) | スイッチング電源装置 | |
| US6021037A (en) | Device including a thermally protected switching transistor | |
| JPH0435218A (ja) | ドライブ回路 | |
| JP3200278B2 (ja) | モータコントローラ | |
| US4740686A (en) | Optical sensor circuitry | |
| JP3309039B2 (ja) | インバータ制御装置の過電流保護回路 | |
| JPH0833314A (ja) | 負荷駆動装置 | |
| JPS6245482Y2 (ja) | ||
| JP3341553B2 (ja) | 電力用半導体素子ゲート駆動回路用の信号伝送回路 | |
| JP3671796B2 (ja) | 電流制御型素子用駆動装置 | |
| JPH0270271A (ja) | 自励インバータの起動回路 | |
| JPH071863Y2 (ja) | タイマ装置 | |
| JPH0467720A (ja) | Ｉｇｂｔ過電流保護回路 | |
| JPS635435Y2 (ja) | ||
| JPH10178735A (ja) | スイッチング電源用駆動回路 | |
| JPH06196758A (ja) | 発光素子駆動回路 | |
| JP2911767B2 (ja) | スイッチング素子の駆動回路 | |
| JPH09140160A (ja) | インバータ装置 | |
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| JPS63217989A (ja) | Ｄｃモ−タ駆動制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |