JPH04352330A - Ｍｉｓ型半導体装置の製造方法 - Google Patents
Ｍｉｓ型半導体装置の製造方法Info
- Publication number
- JPH04352330A JPH04352330A JP3126311A JP12631191A JPH04352330A JP H04352330 A JPH04352330 A JP H04352330A JP 3126311 A JP3126311 A JP 3126311A JP 12631191 A JP12631191 A JP 12631191A JP H04352330 A JPH04352330 A JP H04352330A
- Authority
- JP
- Japan
- Prior art keywords
- gaas substrate
- gaas
- gas
- substrate
- high temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体ＧａＡｓ（
ひ化ガリウム）を用いた金属−絶縁膜−半導体（ＭＩＳ
）型素子の製造方法に関するものである。
ひ化ガリウム）を用いた金属−絶縁膜−半導体（ＭＩＳ
）型素子の製造方法に関するものである。
【０００２】
【従来の技術】化合物半導体ＧａＡｓを用いたＭＩＳ型
素子として、現在までに様々なものが報告されている。 絶縁膜としてＳｉＯ２ 、ＳｉＮ、ＡｌＮ、ＧａＡｓの
プラズマ酸化膜、またＡｌＧａＡｓなどの半導体層が報
告されている。
素子として、現在までに様々なものが報告されている。 絶縁膜としてＳｉＯ２ 、ＳｉＮ、ＡｌＮ、ＧａＡｓの
プラズマ酸化膜、またＡｌＧａＡｓなどの半導体層が報
告されている。
【０００３】
【発明が解決しようとする課題】しかし、こうした従来
の絶縁膜を用いたＭＩＳ型素子では界面準位密度が１０
１２ｃｍ−２ｅＶ−１以上と多く、反転層の形成も難し
かった。これはＧａＡｓ表面にはＧａ格子位置のＡｓ原
子（ＡｓＧａ）によるドナーとＡｓ格子位置のＧａ原子
（ＧａＡｓ）によるアクセプターなどの多数の表面準位
が存在するためである。一方、ＡｌＧａＡｓなどの半導
体を用いたＭＩＳ型素子では、界面準位密度はＳｉのＭ
ＯＳ素子並みに少ないが、エネルギーギャップが最大で
約２ｅＶしかなく、バイアス電圧が大きくなるとリーク
電流が増大し、バイアスの余裕度が少なかった。
の絶縁膜を用いたＭＩＳ型素子では界面準位密度が１０
１２ｃｍ−２ｅＶ−１以上と多く、反転層の形成も難し
かった。これはＧａＡｓ表面にはＧａ格子位置のＡｓ原
子（ＡｓＧａ）によるドナーとＡｓ格子位置のＧａ原子
（ＧａＡｓ）によるアクセプターなどの多数の表面準位
が存在するためである。一方、ＡｌＧａＡｓなどの半導
体を用いたＭＩＳ型素子では、界面準位密度はＳｉのＭ
ＯＳ素子並みに少ないが、エネルギーギャップが最大で
約２ｅＶしかなく、バイアス電圧が大きくなるとリーク
電流が増大し、バイアスの余裕度が少なかった。
【０００４】
【課題を解決するための手段】請求項１に記載のＭＩＳ
型半導体装置の製造方法は、水素ガス雰囲気中でＧａＡ
ｓ基板の少なくとも一主面を高温、短時間アニールした
後、アンモニアガス雰囲気中で前記ＧａＡｓ基板の一主
面を高温で短時間アニールする工程を含むことを特徴と
する。
型半導体装置の製造方法は、水素ガス雰囲気中でＧａＡ
ｓ基板の少なくとも一主面を高温、短時間アニールした
後、アンモニアガス雰囲気中で前記ＧａＡｓ基板の一主
面を高温で短時間アニールする工程を含むことを特徴と
する。
【０００５】請求項２に記載のＭＩＳ型半導体装置の製
造方法は、酸素を含むガスを用いてプラズマを発生させ
、前記プラズマガス中でＧａＡｓ基板の少なくとも一主
面をさらして処理した後、前記ＧａＡｓ基板の一主面を
アンモニアガス雰囲気中で高温で短時間アニールする工
程を含むことを特徴とする。
造方法は、酸素を含むガスを用いてプラズマを発生させ
、前記プラズマガス中でＧａＡｓ基板の少なくとも一主
面をさらして処理した後、前記ＧａＡｓ基板の一主面を
アンモニアガス雰囲気中で高温で短時間アニールする工
程を含むことを特徴とする。
【０００６】請求項４に記載のＭＩＳ型半導体装置の製
造方法は、三フッ化窒素を含むガスを用いてプラズマを
発生させ、前記プラズマガス中でＧａＡｓ基板の少なく
とも一主面をさらして処理する工程を含むことを特徴と
する。
造方法は、三フッ化窒素を含むガスを用いてプラズマを
発生させ、前記プラズマガス中でＧａＡｓ基板の少なく
とも一主面をさらして処理する工程を含むことを特徴と
する。
【０００７】
【作用】請求項１に記載の第１の方法では、最初の水素
ガス中の高温で短時間のアニールによりＧａＡｓ基板表
面のＡｓ原子を蒸発させて表面をＧａリッチにし、次の
アンモニアガス中の高温で短時間のアニールにより効率
良く窒化ガリウム（ＧａＮ）層が形成される。
ガス中の高温で短時間のアニールによりＧａＡｓ基板表
面のＡｓ原子を蒸発させて表面をＧａリッチにし、次の
アンモニアガス中の高温で短時間のアニールにより効率
良く窒化ガリウム（ＧａＮ）層が形成される。
【０００８】請求項２に記載の第２の方法では、最初の
酸素を含むガスプラズマ処理により、ＧａＡｓ表面に酸
化ガリウム（Ｇａ２ Ｏ３ ）層を形成し、次のアンニ
モアガス中の高温で短時間のアニールにより酸化ガリウ
ム層を効率良く窒化して窒化ガリウム（ＧａＮ）層が形
成される。
酸素を含むガスプラズマ処理により、ＧａＡｓ表面に酸
化ガリウム（Ｇａ２ Ｏ３ ）層を形成し、次のアンニ
モアガス中の高温で短時間のアニールにより酸化ガリウ
ム層を効率良く窒化して窒化ガリウム（ＧａＮ）層が形
成される。
【０００９】請求項４に記載の第３の方法では、ＧａＡ
ｓ基板表面の三フッ化窒素（ＮＦ３）ガスのプラズマ処
理によりＧａＡｓをフッ化および窒化してＧａＦＮ膜が
形成される。
ｓ基板表面の三フッ化窒素（ＮＦ３）ガスのプラズマ処
理によりＧａＡｓをフッ化および窒化してＧａＦＮ膜が
形成される。
【００１０】第１および第２の方法で形成したＧａＮは
エネルギーギャップが約 ３．４ｅＶと大きく絶縁膜と
して十分の役目を果たす。また第３の方法で形成したＧ
ａＦＮ膜は同様にエネルギーギャップが ３．４〜 ９
．６ｅＶの間で同様に絶縁膜として十分の役目を果たす
。また、これらの絶縁膜とＧａＡｓの界面はＧａＡｓの
内部に形成されるためＧａＡｓ表面の影響を受けず、界
面準位密度はたいへん少なく良好なＭＩＳ型素子を得る
ことができる。
エネルギーギャップが約 ３．４ｅＶと大きく絶縁膜と
して十分の役目を果たす。また第３の方法で形成したＧ
ａＦＮ膜は同様にエネルギーギャップが ３．４〜 ９
．６ｅＶの間で同様に絶縁膜として十分の役目を果たす
。また、これらの絶縁膜とＧａＡｓの界面はＧａＡｓの
内部に形成されるためＧａＡｓ表面の影響を受けず、界
面準位密度はたいへん少なく良好なＭＩＳ型素子を得る
ことができる。
【００１１】
【実施例】以下、本発明のＭＩＳ型半導体装置の製造方
法を具体的な実施例に基づいて説明する。
法を具体的な実施例に基づいて説明する。
【００１２】図１の（ａ）〜（ｄ）は請求項１に記載の
第１の製造方法の実施例を示す。図１の（ａ）に示すよ
うに、ｎ型（キャリア濃度は約１×１０１７ｃｍ−３）
ＧａＡｓ基板１は、赤外線ランプアニール装置内の熱
電対モニター２を配したカーボンボート３の上に基板表
面を上にして配置され、Ｈ２ ガス雰囲気中で高温短時
間のアニールを受ける。高温とは約 ７００℃〜 ８５
０℃で、短時間とは約５秒〜１０秒の範囲で、この実施
例では ７５０℃の雰囲気で５秒間アニールした。
第１の製造方法の実施例を示す。図１の（ａ）に示すよ
うに、ｎ型（キャリア濃度は約１×１０１７ｃｍ−３）
ＧａＡｓ基板１は、赤外線ランプアニール装置内の熱
電対モニター２を配したカーボンボート３の上に基板表
面を上にして配置され、Ｈ２ ガス雰囲気中で高温短時
間のアニールを受ける。高温とは約 ７００℃〜 ８５
０℃で、短時間とは約５秒〜１０秒の範囲で、この実施
例では ７５０℃の雰囲気で５秒間アニールした。
【００１３】これによりＧａＡｓ表面からＡｓ原子が蒸
発し表面がＧａリッチになる。この製造装置において４
は赤外線ランプ、５は反射板、６は石英ガラス製のサセ
プター、７，８はそれぞれガス導入口、流出口を示す。
発し表面がＧａリッチになる。この製造装置において４
は赤外線ランプ、５は反射板、６は石英ガラス製のサセ
プター、７，８はそれぞれガス導入口、流出口を示す。
【００１４】さらに、図１の（ｂ）に示すように、Ｇａ
Ａｓ基板１はそのままの配置でＮＨ３ ガスに切り替え
て高温短時間のアニールを受ける。高温とは約 ７００
℃〜 ８５０℃で、短時間とは約５秒〜１５秒の範囲で
、この実施例では ８００℃、５秒間アニールした。
Ａｓ基板１はそのままの配置でＮＨ３ ガスに切り替え
て高温短時間のアニールを受ける。高温とは約 ７００
℃〜 ８５０℃で、短時間とは約５秒〜１５秒の範囲で
、この実施例では ８００℃、５秒間アニールした。
【００１５】これにより、ＧａＡｓ基板表面は効率良く
窒化され表面にＧａＮ層９が約５０ｎｍ形成される。さ
らに、図１の（ｃ）に示すように、ＧａＡｓ基板の裏面
にＡｕＧｅを蒸着し４５０℃で３０秒間、アルゴン（Ａ
ｒ）ガス中でシンターしてオーミック電極１０を形成し
、次に図１の（ｄ）に示すように、ＧａＮ層の所定の領
域にリフトオフ法を用いてアルミニウム（Ａｌ）金属か
らなるゲート電極１１を形成してＭＩＳダイオードを完
成する。
窒化され表面にＧａＮ層９が約５０ｎｍ形成される。さ
らに、図１の（ｃ）に示すように、ＧａＡｓ基板の裏面
にＡｕＧｅを蒸着し４５０℃で３０秒間、アルゴン（Ａ
ｒ）ガス中でシンターしてオーミック電極１０を形成し
、次に図１の（ｄ）に示すように、ＧａＮ層の所定の領
域にリフトオフ法を用いてアルミニウム（Ａｌ）金属か
らなるゲート電極１１を形成してＭＩＳダイオードを完
成する。
【００１６】図２の（ａ）〜（ｄ）は請求項２に記載の
第２の製造方法の実施例を示す。図２の（ａ）に示すよ
うにｎ形ＧａＡｓ基板１がプラズマＣＶＤ装置内のヒー
タ１２の上に配置され、亜酸化窒素（Ｎ２ Ｏ）ガスを
チャンバー１３に導入し、高周波電源１４から周波数
１３．５６ＭＨｚ，高周波出力 １００Ｗを電極１４ａ
，１４ｂの間に印加してプラズマを発生し、ＧａＡｓ基
板表面をプラズマ処理する。プラズマ条件としては、Ｎ
２ Ｏガス流量２０ｓｃｃｍ、真空度４０Ｐａ、基板温
度 ３００℃、処理時間５分間を用いた。
第２の製造方法の実施例を示す。図２の（ａ）に示すよ
うにｎ形ＧａＡｓ基板１がプラズマＣＶＤ装置内のヒー
タ１２の上に配置され、亜酸化窒素（Ｎ２ Ｏ）ガスを
チャンバー１３に導入し、高周波電源１４から周波数
１３．５６ＭＨｚ，高周波出力 １００Ｗを電極１４ａ
，１４ｂの間に印加してプラズマを発生し、ＧａＡｓ基
板表面をプラズマ処理する。プラズマ条件としては、Ｎ
２ Ｏガス流量２０ｓｃｃｍ、真空度４０Ｐａ、基板温
度 ３００℃、処理時間５分間を用いた。
【００１７】これにより、ＧａＡｓ表面に酸化ガリウム
（Ｇａ２ Ｏ３ ）を主成分とＧａＡｓ酸化膜１５（厚
さ約４０ｎｍ）が形成される。 同図において、１６
、１７はそれぞれガス導入口、排気口を示す。
（Ｇａ２ Ｏ３ ）を主成分とＧａＡｓ酸化膜１５（厚
さ約４０ｎｍ）が形成される。 同図において、１６
、１７はそれぞれガス導入口、排気口を示す。
【００１８】このＧａＡｓ酸化膜１５は不安定であるが
、次に図２の（ｂ）に示すように、ＧａＡｓ基板１を赤
外線ランプアニール装置内に配置し、ＮＨ３ ガス雰囲
気中で高温短時間のアニールを受ける。高温とは約 ７
００℃〜 ８５０℃で、短時間とは約５秒〜１５秒の範
囲で、この実施例では ８００℃、５秒間アニールした
。
、次に図２の（ｂ）に示すように、ＧａＡｓ基板１を赤
外線ランプアニール装置内に配置し、ＮＨ３ ガス雰囲
気中で高温短時間のアニールを受ける。高温とは約 ７
００℃〜 ８５０℃で、短時間とは約５秒〜１５秒の範
囲で、この実施例では ８００℃、５秒間アニールした
。
【００１９】これにより、ＧａＡｓ表面の酸化膜１５は
効率良く窒化され、より安定なＧａＮ層９（厚さ約５０
ｎｍ）に変換形成される。次に図２の（ｃ）に示すよう
に、ＧａＡｓ基板の裏面にＡｕＧｅを蒸着し ４５０℃
、３０秒間、アルゴン（Ａｒ）ガス中でシンターしてオ
ーミック電極１０を形成する。さらに、図２の（ｄ）に
示すように、ＧａＮ層の所定の領域にリフトオフ法を用
いてアルミニウム（Ａｌ）金属からなるゲート電極１１
を形成してＭＩＳダイオードを完成する。
効率良く窒化され、より安定なＧａＮ層９（厚さ約５０
ｎｍ）に変換形成される。次に図２の（ｃ）に示すよう
に、ＧａＡｓ基板の裏面にＡｕＧｅを蒸着し ４５０℃
、３０秒間、アルゴン（Ａｒ）ガス中でシンターしてオ
ーミック電極１０を形成する。さらに、図２の（ｄ）に
示すように、ＧａＮ層の所定の領域にリフトオフ法を用
いてアルミニウム（Ａｌ）金属からなるゲート電極１１
を形成してＭＩＳダイオードを完成する。
【００２０】この実施例では酸素を含むガスとしてＮ２
Ｏを使用したが、これはＮＯ２ ガスやＮＯガスなど
を使用することもできる。図３の（ａ）〜（ｃ）は請求
項４に記載の第３の製造方法の実施例を示す。
Ｏを使用したが、これはＮＯ２ ガスやＮＯガスなど
を使用することもできる。図３の（ａ）〜（ｃ）は請求
項４に記載の第３の製造方法の実施例を示す。
【００２１】図３の（ａ）に示すように、ｎ形ＧａＡｓ
基板１がプラズマＣＶＤ装置内のヒータ１２の上に配置
され、三フッ化窒素（ＮＦ３ ）ガスをチャンバー１３
に導入し、高周波電源１４から周波数 １３．５６ＭＨ
ｚ，高周波出力 １００Ｗを電極１４ａ，１４ｂの間に
印加してプラズマを発生し、ＧａＡｓ基板表面をプラズ
マ処理する。プラズマ条件としては、ＮＦ３ ガス流量
２０ｓｃｃｍ、真空度４０Ｐａ、基板温度 ３００℃、
処理時間１５分間を用いた。
基板１がプラズマＣＶＤ装置内のヒータ１２の上に配置
され、三フッ化窒素（ＮＦ３ ）ガスをチャンバー１３
に導入し、高周波電源１４から周波数 １３．５６ＭＨ
ｚ，高周波出力 １００Ｗを電極１４ａ，１４ｂの間に
印加してプラズマを発生し、ＧａＡｓ基板表面をプラズ
マ処理する。プラズマ条件としては、ＮＦ３ ガス流量
２０ｓｃｃｍ、真空度４０Ｐａ、基板温度 ３００℃、
処理時間１５分間を用いた。
【００２２】これにより、ＧａＡｓ表面をフッ化および
窒化してＧａＦＮ膜１８を厚さ約５０ｎｍ形成した。次
に図３の（ｂ）に示すように、ＧａＡｓ基板の裏面にＡ
ｕＧｅを蒸着し ４５０℃、３０秒間、アルゴン（Ａｒ
）ガス中でシンターしてオーミック電極１０を形成し、
さらに、図３の（ｃ）に示すように、ＧａＦＮ層の所定
の領域にリフトオフ法を用いてアルミニウム（Ａｌ）金
属からなるゲート電極１１を形成してＭＩＳダイーオー
ドを完成する。
窒化してＧａＦＮ膜１８を厚さ約５０ｎｍ形成した。次
に図３の（ｂ）に示すように、ＧａＡｓ基板の裏面にＡ
ｕＧｅを蒸着し ４５０℃、３０秒間、アルゴン（Ａｒ
）ガス中でシンターしてオーミック電極１０を形成し、
さらに、図３の（ｃ）に示すように、ＧａＦＮ層の所定
の領域にリフトオフ法を用いてアルミニウム（Ａｌ）金
属からなるゲート電極１１を形成してＭＩＳダイーオー
ドを完成する。
【００２３】図１〜図３に示した各製造方法で作成した
３種類のＭＩＳダイオードの高周波（１ＭＨｚ）および
低周波（１０Ｈｚ）でのＣ−Ｖ（容量−電圧）特性を図
４に示す。縦軸は絶縁膜容量Ｃｉで規格化したものであ
る。
３種類のＭＩＳダイオードの高周波（１ＭＨｚ）および
低周波（１０Ｈｚ）でのＣ−Ｖ（容量−電圧）特性を図
４に示す。縦軸は絶縁膜容量Ｃｉで規格化したものであ
る。
【００２４】この図４より明らかなように、いずれのサ
ンプルもバイアス電圧は±５Ｖまで耐圧があり、反転層
の形成も認められ、蓄積領域から空乏領域への遷移も急
峻である。
ンプルもバイアス電圧は±５Ｖまで耐圧があり、反転層
の形成も認められ、蓄積領域から空乏領域への遷移も急
峻である。
【００２５】図５は図４の３つのサンプルについて求め
た界面準位密度分布を示し、最低界面準位はどちらも１
０１０ｃｍ−２ｅＶ−１オーダーとたいへん低い値を示
しており、良好な界面特性が得られていることが分かる
。
た界面準位密度分布を示し、最低界面準位はどちらも１
０１０ｃｍ−２ｅＶ−１オーダーとたいへん低い値を示
しており、良好な界面特性が得られていることが分かる
。
【００２６】上記の各実施例では基板１としてｎ型Ｇａ
Ａｓ基板について述べたが、ｐ型ＧａＡｓ基板について
も同様であることは言うまでもない。また、ＭＩＳ型ダ
イオードについて説明したが、ＭＩＳ型ＦＥＴについて
も同様であることは言うまでもない。
Ａｓ基板について述べたが、ｐ型ＧａＡｓ基板について
も同様であることは言うまでもない。また、ＭＩＳ型ダ
イオードについて説明したが、ＭＩＳ型ＦＥＴについて
も同様であることは言うまでもない。
【００２７】
【発明の効果】請求項１に記載の第１の製造方法によれ
ば、ＧａＡｓ表面をまずＨ２ ガス雰囲気中で高温、短
時間アニールすることにより、ＧａＡｓ表面からＡｓ原
子を蒸発させ表面をＧａリッチにし、その後ＮＨ３ ガ
ス雰囲気中でアニールすることによりＧａＡｓ表面を窒
化させＧａＮ膜を効率良く形成することができる。
ば、ＧａＡｓ表面をまずＨ２ ガス雰囲気中で高温、短
時間アニールすることにより、ＧａＡｓ表面からＡｓ原
子を蒸発させ表面をＧａリッチにし、その後ＮＨ３ ガ
ス雰囲気中でアニールすることによりＧａＡｓ表面を窒
化させＧａＮ膜を効率良く形成することができる。
【００２８】請求項２に記載の第２の製造方法によれば
、ＧａＡｓ表面を酸素（Ｏ２ ）を含むガスのプラズマ
処理によりＧａＡｓ酸化膜を形成し、その後ＮＨ３ ガ
ス雰囲気中でアニールすることによりＧａＡｓ酸化膜を
安定なＧａＮ膜に効率良く変換形成させることができる
。
、ＧａＡｓ表面を酸素（Ｏ２ ）を含むガスのプラズマ
処理によりＧａＡｓ酸化膜を形成し、その後ＮＨ３ ガ
ス雰囲気中でアニールすることによりＧａＡｓ酸化膜を
安定なＧａＮ膜に効率良く変換形成させることができる
。
【００２９】請求項４に記載の第３の製造方法によれば
、ＧａＡｓ表面をＮＦ３ ガスのプラズマ処理をするこ
とにより、ＧａＡｓ表面をフッ化および窒化してＧａＦ
Ｎ膜を形成することができる。
、ＧａＡｓ表面をＮＦ３ ガスのプラズマ処理をするこ
とにより、ＧａＡｓ表面をフッ化および窒化してＧａＦ
Ｎ膜を形成することができる。
【００３０】これらの製造方法で形成したＧａＮおよび
ＧａＦＮ膜はエネルギーギャップが大きく、絶縁膜とし
ての役目を十分果たし、かつＧａＡｓとの界面はＧａＡ
ｓ内部に形成されるため、ＧａＡｓ表面の影響がなく界
面準位密度の少ないＭＩＳ型素子が作成できる。これら
のＧａＮ、ＧａＦＮ膜の厚さは、アニール条件、プラズ
マ条件などにより調節することができる。
ＧａＦＮ膜はエネルギーギャップが大きく、絶縁膜とし
ての役目を十分果たし、かつＧａＡｓとの界面はＧａＡ
ｓ内部に形成されるため、ＧａＡｓ表面の影響がなく界
面準位密度の少ないＭＩＳ型素子が作成できる。これら
のＧａＮ、ＧａＦＮ膜の厚さは、アニール条件、プラズ
マ条件などにより調節することができる。
【図１】本発明の第１の実施例のＭＩＳ型素子の製造方
法の工程図を示す。
法の工程図を示す。
【図２】本発明の第２の実施例のＭＩＳ型素子の製造方
法の工程図を示す。
法の工程図を示す。
【図３】本発明の第３の実施例のＭＩＳ型素子の製造方
法の工程図を示す。
法の工程図を示す。
【図４】本発明の第１〜第３の実施例の各ＭＩＳ型素子
の容量−電圧特性図を示す。
の容量−電圧特性図を示す。
【図５】本発明の第１〜第３の実施例の各ＭＩＳ型素子
の界面準位密度分布特性図を示す。
の界面準位密度分布特性図を示す。
１ ｎ型ＧａＡｓ基板
２ 熱電対モニター
３ カーボンボート
４ 赤外線ランプ
５ 反射板
６ 石英ガラス製のサセプター
７ ガス導入口
８ ガス流出口
９ ＧａＮ層
１０ オーミック電極
１１ ゲート電極
１２ ヒータ
１３ チャンバー
１４ 高周波電源
１５ ＧａＡｓ酸化膜
１６ ガス導入口
１７ ガス排気口
１８ ＧａＦＮ膜
Claims (4)
- 【請求項１】 水素ガス雰囲気中でＧａＡｓ基板の少
なくとも一主面を高温、短時間アニールした後、アンモ
ニアガス雰囲気中で前記ＧａＡｓ基板の一主面を高温で
短時間アニールする工程を含むことを特徴とするＭＩＳ
型半導体装置の製造方法。 - 【請求項２】 酸素を含むガスを用いてプラズマを発
生させ、前記プラズマガス中でＧａＡｓ基板の少なくと
も一主面をさらして処理した後、前記ＧａＡｓ基板の一
主面をアンモニアガス雰囲気中で高温で短時間アニール
する工程を含むことを特徴とするＭＩＳ型半導体装置の
製造方法。 - 【請求項３】 酸素を含むガスがＮ２ Ｏ、ＮＯ２
、ＮＯのいずれかであることを特徴とする請求項２記載
のＭＩＳ型半導体装置の製造方法。 - 【請求項４】 三フッ化窒素を含むガスを用いてプラ
ズマを発生させ、前記プラズマガス中でＧａＡｓ基板の
少なくとも一主面をさらして処理する工程を含むことを
特徴とするＭＩＳ型半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126311A JPH04352330A (ja) | 1991-05-30 | 1991-05-30 | Ｍｉｓ型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126311A JPH04352330A (ja) | 1991-05-30 | 1991-05-30 | Ｍｉｓ型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352330A true JPH04352330A (ja) | 1992-12-07 |
Family
ID=14932047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3126311A Pending JPH04352330A (ja) | 1991-05-30 | 1991-05-30 | Ｍｉｓ型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04352330A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616947A (en) * | 1994-02-01 | 1997-04-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an MIS structure |
| JP2016111295A (ja) * | 2014-12-10 | 2016-06-20 | 住友電気工業株式会社 | 半導体受光素子を作製する方法、半導体受光素子 |
-
1991
- 1991-05-30 JP JP3126311A patent/JPH04352330A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5616947A (en) * | 1994-02-01 | 1997-04-01 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an MIS structure |
| JP2016111295A (ja) * | 2014-12-10 | 2016-06-20 | 住友電気工業株式会社 | 半導体受光素子を作製する方法、半導体受光素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5616947A (en) | Semiconductor device having an MIS structure | |
| US6632747B2 (en) | Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile | |
| US6610615B1 (en) | Plasma nitridation for reduced leakage gate dielectric layers | |
| US6548366B2 (en) | Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile | |
| US6503846B1 (en) | Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates | |
| US6610614B2 (en) | Method for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates | |
| US5336361A (en) | Method of manufacturing an MIS-type semiconductor device | |
| KR20040048483A (ko) | 반도체소자의 게이트 산화막 형성방법 | |
| US6780719B2 (en) | Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures | |
| JP4124675B2 (ja) | シリコンウェハを低温酸化する方法およびその装置 | |
| JPH04352330A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| Park et al. | Interface properties of Si3N4Si/n-GaAs metal-msulator-semiconductor structure using a Si interlayer | |
| JPH0629222A (ja) | 半導体装置の製造方法 | |
| Huang et al. | Interface Trap Density Reduction Due to AlGeO Interfacial Layer Formation by Al Capping on Al 2 O 3/GeO x/Ge Stack | |
| JP3126890B2 (ja) | Ｍｉｓ構造を有する半導体装置及びその製造方法 | |
| Biedenbender et al. | Chemical Nature of Silicon Nitride‐Indium Phosphide Interface and Rapid Thermal Annealing for InP MISFETs | |
| JPH0740605B2 (ja) | 半導体装置の製造方法 | |
| JPH033330A (ja) | 半導体結晶基体上への絶縁膜の形成方法 | |
| JPH02292831A (ja) | 半導体装置の製造方法 | |
| KR102162902B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| Chiou | On the Annealing Effects of GaN Metal–Insulator–Semiconductor Capacitors with Photo-Chemical Vapor Deposition Oxide Layers | |
| JPS60213032A (ja) | 半導体装置およびその製造方法 | |
| KR940001021B1 (ko) | P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 | |
| KR950013798B1 (ko) | 갈륨비소 전계효과 트랜지스터의 채널 활성화방법 | |
| Diniz et al. | One-step silicon nitride passivation by ECR-CVD for heterostructure transistors and MIS devices |