JPS60213032A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS60213032A JPS60213032A JP59069341A JP6934184A JPS60213032A JP S60213032 A JPS60213032 A JP S60213032A JP 59069341 A JP59069341 A JP 59069341A JP 6934184 A JP6934184 A JP 6934184A JP S60213032 A JPS60213032 A JP S60213032A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- oxide film
- region
- geh4
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はゲルマニウムを用いた半導体装置及びその製造
方法に関するものである。
方法に関するものである。
従来例の構成とその問題点
ゲルマニウムＧｅ半導体装置の表面不活性化保護膜とし
ては種々の方法によりＧｅ基板上にＳ ｉＯ２＋ Ｓ
ｉ３Ｎ ４等の絶縁性無定形薄膜が用いられている。し
かしながらこれらの無定形薄膜とＧｅの界面は、例えば
Ｓ １−８ ｉ Ｏ２で代表されるＳｔを基板として用
いた半導体装置に比して特性が非常に悪いものとなって
いる。５ｉ−Ｓｉｎ２系と同様に熱酸化法によるＧ ｅ
０２の形成も試みられているが、Ｇｅ ＧｅＯ２の界
面特性が悪く、又水に溶けるもの、水には溶けないがコ
ロイド溶液を作るもの等極めて不安定な酸化膜で、熱酸
化法による酸化膜の形成法は実用化されていないのが現
状である。一方Ｇｏは材料的にＳｉに比して移動度が大
きく超高周波半導体装置等の材料として有望な材料であ
る。
ては種々の方法によりＧｅ基板上にＳ ｉＯ２＋ Ｓ
ｉ３Ｎ ４等の絶縁性無定形薄膜が用いられている。し
かしながらこれらの無定形薄膜とＧｅの界面は、例えば
Ｓ １−８ ｉ Ｏ２で代表されるＳｔを基板として用
いた半導体装置に比して特性が非常に悪いものとなって
いる。５ｉ−Ｓｉｎ２系と同様に熱酸化法によるＧ ｅ
０２の形成も試みられているが、Ｇｅ ＧｅＯ２の界
面特性が悪く、又水に溶けるもの、水には溶けないがコ
ロイド溶液を作るもの等極めて不安定な酸化膜で、熱酸
化法による酸化膜の形成法は実用化されていないのが現
状である。一方Ｇｏは材料的にＳｉに比して移動度が大
きく超高周波半導体装置等の材料として有望な材料であ
る。
発明の目的
本発明は上述の従来の欠点を除去し、界面特性の優れた
表面不活性化された半導体装置およびその製造方法を提
供することを目的とする、発明の構成 本発明の骨子とするところは、Ｇｏ半導体基体の表面に
Ｇｅ−３ｔからなる酸化物或は窒化物を表面不活性化保
護膜として用いるものである。
表面不活性化された半導体装置およびその製造方法を提
供することを目的とする、発明の構成 本発明の骨子とするところは、Ｇｏ半導体基体の表面に
Ｇｅ−３ｔからなる酸化物或は窒化物を表面不活性化保
護膜として用いるものである。
実織例の説明
以下本発明を実権例で説明する。
（実権例１）
図はＧｅＭＯ３ＦＥＴの例である。ｎ型ＧｅＬ［Ｇｏ−
８ｉからなる酸化膜２を形成する。酸化膜２はＳｉＨ４
，ＧｅＨ４，Ｎｏ２を用いて化学気相成長法（ＣＶＤ法
）で形成した。酸化膜２の所定領域に開孔部を設け、Ｂ
をイオン注入し、熱処理することでｐ型導電層を形成し
ソース領域３．ドレイン領域４を形成する。ソース領域
３．ドレイン領域［ＡＩからなる電極を形成し、ソース
、ドレイン電極６，６を設ける。酸化膜２の表面にＡＩ
からなる電極を形成し、ゲート電極７を設けて、００Ｍ
Ｏ８ＦＥＴが完成する。ＭＯ８構造の容量−電圧特性か
らめた表面準位は７ Ｘ １０”Ｃｍ ’ 、酸化膜の
絶縁破壊強度は３Ｘ１０６Ｖ／ｍを絶縁膜として良好な
特性を示した。
８ｉからなる酸化膜２を形成する。酸化膜２はＳｉＨ４
，ＧｅＨ４，Ｎｏ２を用いて化学気相成長法（ＣＶＤ法
）で形成した。酸化膜２の所定領域に開孔部を設け、Ｂ
をイオン注入し、熱処理することでｐ型導電層を形成し
ソース領域３．ドレイン領域４を形成する。ソース領域
３．ドレイン領域［ＡＩからなる電極を形成し、ソース
、ドレイン電極６，６を設ける。酸化膜２の表面にＡＩ
からなる電極を形成し、ゲート電極７を設けて、００Ｍ
Ｏ８ＦＥＴが完成する。ＭＯ８構造の容量−電圧特性か
らめた表面準位は７ Ｘ １０”Ｃｍ ’ 、酸化膜の
絶縁破壊強度は３Ｘ１０６Ｖ／ｍを絶縁膜として良好な
特性を示した。
（実施例２）
Ｇｅ−３ｔから窒化物の形成法である。Ｓ １Ｈ４ｒＧ
ｅＨ４，ＮＨ３を用い、基板温度３８ｏｃ 、ガス圧４
０ｐａ 、高周波出力１ｏｏｗのプラズマ中で堆積・す
る。
ｅＨ４，ＮＨ３を用い、基板温度３８ｏｃ 、ガス圧４
０ｐａ 、高周波出力１ｏｏｗのプラズマ中で堆積・す
る。
（実権例３）
Ｇｏ基板表面ＫＭＢＥ法（Ｍｏ１ｅｃｕｌａｒ Ｂｅａ
ｍＥｐｉｔａｘｙ法）を用い、基板温度５６０ＣでＧｏ
ｘＳｔｌ−！（ｘ＝０．２５ ）の単結晶を２００ＯＡ
成長。しかる後高圧酸化法を用い７００Ｃで８０分酸化
し、Ｇｏ−８ｔからなる熱酸化嗅を形成する。
ｍＥｐｉｔａｘｙ法）を用い、基板温度５６０ＣでＧｏ
ｘＳｔｌ−！（ｘ＝０．２５ ）の単結晶を２００ＯＡ
成長。しかる後高圧酸化法を用い７００Ｃで８０分酸化
し、Ｇｏ−８ｔからなる熱酸化嗅を形成する。
（実施例４）
実権例３と同様にＧｅ！Ｓｉ１ 、（ｘ＝０．２５）の
単結晶を２．０００人成長し、ＮＨ３ガスを高周波を用
いてプラズマ化し、プラズマ中で基板７００Ｃで３００
分窒化し、Ｇｅ−８１からなる窒化膜を形成する・ 以上説明した様にＧｅ半導体装置に於て、Ｇｅ−８ｆか
らなる酸化物、窒化物を表面不活性保護膜とするもので
ある。Ｇｅ−８ｉからなる酸化膜、窒化膜がＧｅ半導体
装置に用いた場合良好な電気特性を示すのは、Ｇｏと熱
膨張係数がはｙ一致すること、又ＧｅｘＳ１１−！単結
晶を形成し、酸化、窒化する場合は基板ＧｅとＧｅ１ｉ
４．−ｘ力行＼略子常数が一致し、連続して形成され、
かつＳｉを含有しているので酸化、窒化した場合、Ｓ
ｉ／ Ｓ ｉＯ２系に近い良好な絶縁膜が形成されると
考えている。
単結晶を２．０００人成長し、ＮＨ３ガスを高周波を用
いてプラズマ化し、プラズマ中で基板７００Ｃで３００
分窒化し、Ｇｅ−８１からなる窒化膜を形成する・ 以上説明した様にＧｅ半導体装置に於て、Ｇｅ−８ｆか
らなる酸化物、窒化物を表面不活性保護膜とするもので
ある。Ｇｅ−８ｉからなる酸化膜、窒化膜がＧｅ半導体
装置に用いた場合良好な電気特性を示すのは、Ｇｏと熱
膨張係数がはｙ一致すること、又ＧｅｘＳ１１−！単結
晶を形成し、酸化、窒化する場合は基板ＧｅとＧｅ１ｉ
４．−ｘ力行＼略子常数が一致し、連続して形成され、
かつＳｉを含有しているので酸化、窒化した場合、Ｓ
ｉ／ Ｓ ｉＯ２系に近い良好な絶縁膜が形成されると
考えている。
実権例ではＧｏ−Ｓｉからなる酸化膜、窒化膜で説明し
たが、上記酸化膜、窒化膜上に気相成長法（ＣＶＤ法）
Ｋｊす５ｌｏ２．Ｓｉ３Ｎ４等の膜を重ねて覆合膜とし
ても良い。
たが、上記酸化膜、窒化膜上に気相成長法（ＣＶＤ法）
Ｋｊす５ｌｏ２．Ｓｉ３Ｎ４等の膜を重ねて覆合膜とし
ても良い。
又実権例１ではＭＯＳＦＥＴで説明したが、ダイオード
、集積回路にも用いられることは勿論である。又不純物
拡散、イオン注入のマスク等にも用いられることは勿論
である・ 発明の詳細 な説明した様に本発明によれば、Ｇｏ基板上にＧｏ−３
ｉからなる酸化膜、窒化膜を設けることにより界面特性
の優れた絶縁膜が形成でき、Ｇｅ半導体装置の電気的特
性が改善され、その工業的価値は大なるものである。
、集積回路にも用いられることは勿論である。又不純物
拡散、イオン注入のマスク等にも用いられることは勿論
である・ 発明の詳細 な説明した様に本発明によれば、Ｇｏ基板上にＧｏ−３
ｉからなる酸化膜、窒化膜を設けることにより界面特性
の優れた絶縁膜が形成でき、Ｇｅ半導体装置の電気的特
性が改善され、その工業的価値は大なるものである。
図は本発明の一実施例に係るＧｅ半導体装置の断面図で
ある。 １・・・・・・ｎ型Ｇｅ、２・・・・・・Ｇｏ−３ｉか
らなる酸化膜、３・・・・・・ソース領域、４・・・・
・・ドレイン領域、６・・・・・・ソース電極、６・・
・・・・ドレイン電極、７・・・・・・ゲート電極。
ある。 １・・・・・・ｎ型Ｇｅ、２・・・・・・Ｇｏ−３ｉか
らなる酸化膜、３・・・・・・ソース領域、４・・・・
・・ドレイン領域、６・・・・・・ソース電極、６・・
・・・・ドレイン電極、７・・・・・・ゲート電極。
Claims (2)
- （１） ゲルマニウム半導体の表面上にゲルマニウムシ
リコンからなる酸化物又は窒化物を設けた部力を少なく
とも１部に有することを特徴とする半導体装置。 - （２）ゲルマニウム半導体の表面上にゲルマニウムシリ
コンからなる半導体薄層を堆積し、上記半導体薄層を酸
化或は窒化することを特徴とする半導体装置の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069341A JPS60213032A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59069341A JPS60213032A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60213032A true JPS60213032A (ja) | 1985-10-25 |
Family
ID=13399747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59069341A Pending JPS60213032A (ja) | 1984-04-06 | 1984-04-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60213032A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399570A (ja) * | 1986-06-18 | 1988-04-30 | エイ・ティ・アンド・ティ・コーポレーション | 半導体デバイス及びその製造法 |
| JPH01202826A (ja) * | 1987-12-28 | 1989-08-15 | Dow Corning Corp | 基材上にセラミックコーティングを形成する方法 |
| JPH01204432A (ja) * | 1987-12-28 | 1989-08-17 | Dow Corning Corp | 基材上にセラミックコーティングを形成する方法 |
-
1984
- 1984-04-06 JP JP59069341A patent/JPS60213032A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6399570A (ja) * | 1986-06-18 | 1988-04-30 | エイ・ティ・アンド・ティ・コーポレーション | 半導体デバイス及びその製造法 |
| JPH01202826A (ja) * | 1987-12-28 | 1989-08-15 | Dow Corning Corp | 基材上にセラミックコーティングを形成する方法 |
| JPH01204432A (ja) * | 1987-12-28 | 1989-08-17 | Dow Corning Corp | 基材上にセラミックコーティングを形成する方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6410938B1 (en) | Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating | |
| US4055884A (en) | Fabrication of power field effect transistors and the resulting structures | |
| US7323755B2 (en) | Method of composite gate formation | |
| TW200409238A (en) | Method for fabricating a nitrided silicon-oxide gate dielectric | |
| JP2004111922A (ja) | ゲート誘電体および方法 | |
| US5943565A (en) | CMOS processing employing separate spacers for independently optimized transistor performance | |
| KR20050086961A (ko) | 인장 변형된 기판을 구비한 ｍｏｓｆｅｔ 디바이스와 그제조방법 | |
| JP2882410B2 (ja) | 高ゲルマニウム含量を有するｍｏｓトランジスタゲートの製造方法 | |
| US6534388B1 (en) | Method to reduce variation in LDD series resistance | |
| US5130264A (en) | Method of making a thin film transistor | |
| JP2002510438A (ja) | 複合ｓｉ／ｓｉｇｅゲートを持つ半導体装置における相互拡散の制限方法 | |
| JPH03286536A (ja) | 半導体装置およびその製造方法 | |
| KR940011478B1 (ko) | 반도체 장치의 제조방법 | |
| US8115263B2 (en) | Laminated silicon gate electrode | |
| JP2621327B2 (ja) | 半導体装置の製造方法 | |
| US6642117B1 (en) | Method for forming composite dielectric layer | |
| JPH07161996A (ja) | 絶縁ゲート型電界効果半導体装置及びその製造方法 | |
| JP3090089B2 (ja) | 半導体装置の製造方法 | |
| JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
| JPH02177427A (ja) | 半導体装置の製造方法 | |
| JPS6157714B2 (ja) | ||
| JPS60211946A (ja) | 半導体装置の製造方法 | |
| JPH043978A (ja) | 半導体装置の製造方法 | |
| JPH0491435A (ja) | Ｍｉｓ構造電極の形成方法 | |
| KR100207524B1 (ko) | 반도체장치의 제조방법 |