JPH04352432A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04352432A JPH04352432A JP3126423A JP12642391A JPH04352432A JP H04352432 A JPH04352432 A JP H04352432A JP 3126423 A JP3126423 A JP 3126423A JP 12642391 A JP12642391 A JP 12642391A JP H04352432 A JPH04352432 A JP H04352432A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alloy
- metal layer
- semiconductor element
- tin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】［発明の目的］
【０００２】
【産業上の利用分野】本発明は、半導体素子チップをリ
ードフレームなどの配設台に固定させた半導体装置及び
その製造方法に関する。
ードフレームなどの配設台に固定させた半導体装置及び
その製造方法に関する。
【０００３】
【従来の技術】従来、リードフレームなどの配設台に半
導体素子チップを固定するための技術として、例えば特
公昭５９−２１７４号公報には金・ゲルマニウム合金に
よる接合構造が示されている。これは半導体素子チップ
の底面に複数の金属層を形成し、その後に最外層の金属
層の表面に金・ゲルマニウム合金層を積層し、この金・
ゲルマニウム合金層を半導体素子チップを配設台の表面
に固定するときのろう材として用いる技術である。しか
し上記の技術においてはろう材となる金・ゲルマニウム
合金層がゲルマニウムの量が１２重量％と少なく、多く
の残部分が金となっていて金の使用量が多くなるため、
この接合構造は非常に高価なものとなる。
導体素子チップを固定するための技術として、例えば特
公昭５９−２１７４号公報には金・ゲルマニウム合金に
よる接合構造が示されている。これは半導体素子チップ
の底面に複数の金属層を形成し、その後に最外層の金属
層の表面に金・ゲルマニウム合金層を積層し、この金・
ゲルマニウム合金層を半導体素子チップを配設台の表面
に固定するときのろう材として用いる技術である。しか
し上記の技術においてはろう材となる金・ゲルマニウム
合金層がゲルマニウムの量が１２重量％と少なく、多く
の残部分が金となっていて金の使用量が多くなるため、
この接合構造は非常に高価なものとなる。
【０００４】一方、金を使用しない接合構造として半導
体素子チップの底面に複数の金属層を形成し、それらの
金属層の底面にろう材として錫・銅合金を用いて配設台
上に固着する技術があるが、加工管理が難しく接触不良
とか剥がれが生じやすい等信頼性が低くなる問題がある
。すなわち、マウント温度を一定にするとろう材の膜質
や合金比率のばらつきにより溶融状態が変わり場合によ
っては固着強度が弱くなり剥がれが生じる虞があり、ま
たろう材の溶融状態を安定化させるために、マウント温
度を調整変更するとろう材の接合部分以外での反応状態
に変化が生じ、同様に剥がれが生じたり、金属の抵抗等
が変化し、装置特性が変化する虞があった。
体素子チップの底面に複数の金属層を形成し、それらの
金属層の底面にろう材として錫・銅合金を用いて配設台
上に固着する技術があるが、加工管理が難しく接触不良
とか剥がれが生じやすい等信頼性が低くなる問題がある
。すなわち、マウント温度を一定にするとろう材の膜質
や合金比率のばらつきにより溶融状態が変わり場合によ
っては固着強度が弱くなり剥がれが生じる虞があり、ま
たろう材の溶融状態を安定化させるために、マウント温
度を調整変更するとろう材の接合部分以外での反応状態
に変化が生じ、同様に剥がれが生じたり、金属の抵抗等
が変化し、装置特性が変化する虞があった。
【０００５】それゆえに半導体素子チップや配設台等に
影響を与えない温度のもとに安定した条件で容易に製造
することができ、接触不良やはがれが生じ難く、製造コ
ストが低廉なものとすることが求められている。
影響を与えない温度のもとに安定した条件で容易に製造
することができ、接触不良やはがれが生じ難く、製造コ
ストが低廉なものとすることが求められている。
【０００６】
【発明が解決しようとする課題】上記のような高価な材
料を多量に用いるために製造コストが高く、加工管理が
難しい等の状況に鑑みて本発明はなされたもので、その
目的とするところは半導体素子チップ等に影響を与える
ことなしに容易に製造することができ、かつ製造コスト
が低廉である半導体装置及びその製造方法を提供するこ
とにある。
料を多量に用いるために製造コストが高く、加工管理が
難しい等の状況に鑑みて本発明はなされたもので、その
目的とするところは半導体素子チップ等に影響を与える
ことなしに容易に製造することができ、かつ製造コスト
が低廉である半導体装置及びその製造方法を提供するこ
とにある。
【０００７】［発明の構成］
【０００８】
【課題を解決するための手段】本発明の半導体装置及び
その製造方法は、半導体素子チップが、その底面に被着
されたチタニウム，クロム，ジルコニウム，ニオブ，バ
ナジウムの中の一種またはこれを主成分とする合金から
なる第１の金属層と、ニッケル，コバルトのいずれかま
たはこれを主成分とする合金からなる第２の金属層とを
介して、錫・金・銅合金からなるろう材により配設台に
固定されていることを特徴とし、また半導体素子チップ
が、その底面に被着されたチタニウム，クロム，ジルコ
ニウム，ニオブ，バナジウムの中の一種またはこれを主
成分とする合金からなる第１の金属層と、ニッケル，コ
バルトのいずれかまたはこれを主成分とする合金からな
る第２の金属層と、第１及び第２の金属層の間に介在さ
せた金・アンチモン合金からなる第３の金属層とを介し
て、錫・金・銅合金からなるろう材により配設台に固定
されていることを特徴としており、それぞれろう材が３
５〜４０重量％の金と、４〜６重量％の銅と、残部分を
錫とした合金で構成されていることを特徴とするもので
あり、また、半導体素子チップの底面側にニッケル，コ
バルトのいずれかまたはこれを主成分とする合金からな
る第２の金属層を成層した後、この第２の金属層の表面
に錫・金・銅合金層を成層し、その後加熱した配設台表
面に合金層を押圧し融解させて該配設台に半導体チップ
を固着させるようにしたことを特徴とするものであり、
さらに半導体素子チップの底面側にニッケル，コバルト
のいずれかまたはこれを主成分とする合金からなる第２
の金属層を成層した後、この第２の金属層の表面に錫・
銅を含む錫・銅合金層を成層し、この錫・銅合金層の表
面に該錫・銅合金層より融点の低い金属層を間に介在さ
せて金層を成層し、その後加熱した配設台表面に金層を
押圧し錫・銅合金層を融解させて該配設台に半導体素子
チップを固着させるようにしたことを特徴とするもので
ある。
その製造方法は、半導体素子チップが、その底面に被着
されたチタニウム，クロム，ジルコニウム，ニオブ，バ
ナジウムの中の一種またはこれを主成分とする合金から
なる第１の金属層と、ニッケル，コバルトのいずれかま
たはこれを主成分とする合金からなる第２の金属層とを
介して、錫・金・銅合金からなるろう材により配設台に
固定されていることを特徴とし、また半導体素子チップ
が、その底面に被着されたチタニウム，クロム，ジルコ
ニウム，ニオブ，バナジウムの中の一種またはこれを主
成分とする合金からなる第１の金属層と、ニッケル，コ
バルトのいずれかまたはこれを主成分とする合金からな
る第２の金属層と、第１及び第２の金属層の間に介在さ
せた金・アンチモン合金からなる第３の金属層とを介し
て、錫・金・銅合金からなるろう材により配設台に固定
されていることを特徴としており、それぞれろう材が３
５〜４０重量％の金と、４〜６重量％の銅と、残部分を
錫とした合金で構成されていることを特徴とするもので
あり、また、半導体素子チップの底面側にニッケル，コ
バルトのいずれかまたはこれを主成分とする合金からな
る第２の金属層を成層した後、この第２の金属層の表面
に錫・金・銅合金層を成層し、その後加熱した配設台表
面に合金層を押圧し融解させて該配設台に半導体チップ
を固着させるようにしたことを特徴とするものであり、
さらに半導体素子チップの底面側にニッケル，コバルト
のいずれかまたはこれを主成分とする合金からなる第２
の金属層を成層した後、この第２の金属層の表面に錫・
銅を含む錫・銅合金層を成層し、この錫・銅合金層の表
面に該錫・銅合金層より融点の低い金属層を間に介在さ
せて金層を成層し、その後加熱した配設台表面に金層を
押圧し錫・銅合金層を融解させて該配設台に半導体素子
チップを固着させるようにしたことを特徴とするもので
ある。
【０００９】
【作用】上記のように構成された半導体装置及びその製
造方法は、半導体素子チップの底面に第１の金属層及び
第２の金属層が成層されており、さらに錫・金・銅合金
層が成層され、この合金層を加熱した配設台に押圧して
融解し固化することで錫・金・銅合金からなるろう材に
より半導体素子チップが配設台に固定される。あるいは
また、半導体素子チップの底面に成層した金属層にさら
に錫・銅を含む合金層とこれより融点が低い金属層と金
層を成層し、この金層を加熱した配設台に押圧して融点
が低い金属層を融解し良熱伝導状態にした後に錫・銅を
含む合金層を融解し固化することで、錫・金・銅合金か
らなるろう材により半導体素子チップが配設台に固定さ
れる。それによって、ろう材中の金の使用量を低減し、
かつ半導体素子チップに影響を与えることなく、また難
しい加工管理を要さずに信頼性の高い固着を実現するこ
とができる。
造方法は、半導体素子チップの底面に第１の金属層及び
第２の金属層が成層されており、さらに錫・金・銅合金
層が成層され、この合金層を加熱した配設台に押圧して
融解し固化することで錫・金・銅合金からなるろう材に
より半導体素子チップが配設台に固定される。あるいは
また、半導体素子チップの底面に成層した金属層にさら
に錫・銅を含む合金層とこれより融点が低い金属層と金
層を成層し、この金層を加熱した配設台に押圧して融点
が低い金属層を融解し良熱伝導状態にした後に錫・銅を
含む合金層を融解し固化することで、錫・金・銅合金か
らなるろう材により半導体素子チップが配設台に固定さ
れる。それによって、ろう材中の金の使用量を低減し、
かつ半導体素子チップに影響を与えることなく、また難
しい加工管理を要さずに信頼性の高い固着を実現するこ
とができる。
【００１０】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００１１】先ず、第１の実施例を図１及び図２により
説明する。図１は接合前の断面図、図２は接合後の断面
図である。図において１はシリコン基板上に所定の半導
体素子、例えばｎｐｎ型のトランジスタが形成されてな
る半導体素子チップであり、半導体素子チップ１の下面
にはバナジウム（Ｖ）からなる第１の金属層２が０．０
６〜０．０８μｍの厚さに成層されている。第１の金属
層２の下面にはニッケル（Ｎｉ）からなる第２の金属層
３が０．２〜０．３μｍの厚さに成層されている。また
第２の金属層３の下面には金（Ａｕ）が３５〜４０重量
％、銅（Ｃｕ）が４〜６重量％、残部分を錫（Ｓｎ）と
したＳｎ・Ａｕ・Ｃｕ合金層４が１．５〜３．０μｍの
厚さに成層されている。なお５はＣｕのリードフレーム
などの配設台である。そして半導体素子チップ１はＳｎ
・Ａｕ・Ｃｕ合金層４をろう材６として配設台５に固着
されている。６ａ はＳｎ・Ａｕ・Ｃｕ合金のろう材６
と配設台５との反応層である。
説明する。図１は接合前の断面図、図２は接合後の断面
図である。図において１はシリコン基板上に所定の半導
体素子、例えばｎｐｎ型のトランジスタが形成されてな
る半導体素子チップであり、半導体素子チップ１の下面
にはバナジウム（Ｖ）からなる第１の金属層２が０．０
６〜０．０８μｍの厚さに成層されている。第１の金属
層２の下面にはニッケル（Ｎｉ）からなる第２の金属層
３が０．２〜０．３μｍの厚さに成層されている。また
第２の金属層３の下面には金（Ａｕ）が３５〜４０重量
％、銅（Ｃｕ）が４〜６重量％、残部分を錫（Ｓｎ）と
したＳｎ・Ａｕ・Ｃｕ合金層４が１．５〜３．０μｍの
厚さに成層されている。なお５はＣｕのリードフレーム
などの配設台である。そして半導体素子チップ１はＳｎ
・Ａｕ・Ｃｕ合金層４をろう材６として配設台５に固着
されている。６ａ はＳｎ・Ａｕ・Ｃｕ合金のろう材６
と配設台５との反応層である。
【００１２】また、上記構造は次のようにして製造され
る。まず、半導体素子チップ１の状態に分割される前の
ウエハの下面に第１の金属層２を０．０６〜０．０８μ
ｍの厚さに被着し、続いて第１の金属層２の表面に第２
の金属層３を０．２〜０．３μｍの厚さに被着し、さら
に第２の金属層３の表面にＳｎ・Ａｕ・Ｃｕ合金層４を
１．５〜３．０μｍの厚さに被着する。上記の各被着は
スパッタリングあるいは真空蒸着法により行う。続いて
第１の金属層２、第２の金属層３及びＳｎ・Ａｕ・Ｃｕ
合金層４が底面に被着されたウエハを各半導体素子チッ
プ１に分割する。そして予め３７０℃以上に加熱された
配設台５の所定の位置に、分割された半導体素子チップ
１のＳｎ・Ａｕ・Ｃｕ合金層４を押圧するようすること
により、Ｓｎ・Ａｕ・Ｃｕ合金層４を融解させる。そし
て半導体素子チップ１の位置が変わらないようにして融
解したＳｎ・Ａｕ・Ｃｕ合金層４を、半導体素子チップ
１の特性に影響が無い時間内で冷却を開始して固化させ
る。これによって半導体素子チップ１はＳｎ・Ａｕ・Ｃ
ｕ合金のろう材６によって配設台５上に固着される。な
お、Ｖの第１の金属層２は半導体素子チップ１とＮｉの
第２の金属層３との接着層として、Ｎｉの第２の金属層
３は半導体素子チップ１へのろう材６の拡散防止層とし
て作用している。
る。まず、半導体素子チップ１の状態に分割される前の
ウエハの下面に第１の金属層２を０．０６〜０．０８μ
ｍの厚さに被着し、続いて第１の金属層２の表面に第２
の金属層３を０．２〜０．３μｍの厚さに被着し、さら
に第２の金属層３の表面にＳｎ・Ａｕ・Ｃｕ合金層４を
１．５〜３．０μｍの厚さに被着する。上記の各被着は
スパッタリングあるいは真空蒸着法により行う。続いて
第１の金属層２、第２の金属層３及びＳｎ・Ａｕ・Ｃｕ
合金層４が底面に被着されたウエハを各半導体素子チッ
プ１に分割する。そして予め３７０℃以上に加熱された
配設台５の所定の位置に、分割された半導体素子チップ
１のＳｎ・Ａｕ・Ｃｕ合金層４を押圧するようすること
により、Ｓｎ・Ａｕ・Ｃｕ合金層４を融解させる。そし
て半導体素子チップ１の位置が変わらないようにして融
解したＳｎ・Ａｕ・Ｃｕ合金層４を、半導体素子チップ
１の特性に影響が無い時間内で冷却を開始して固化させ
る。これによって半導体素子チップ１はＳｎ・Ａｕ・Ｃ
ｕ合金のろう材６によって配設台５上に固着される。な
お、Ｖの第１の金属層２は半導体素子チップ１とＮｉの
第２の金属層３との接着層として、Ｎｉの第２の金属層
３は半導体素子チップ１へのろう材６の拡散防止層とし
て作用している。
【００１３】このように形成された第１の実施例によれ
ば、Ｓｎ・Ａｕ・Ｃｕ合金層４は３００〜３５０℃の範
囲に融点があり、配設台５を予め３７０℃以上に加熱し
ておくことによりＳｎ・Ａｕ・Ｃｕ合金層４を安定した
溶融状態で融解させておくことができ、容易にＣｕの配
設台５と反応させられてＳｎ・Ａｕ・Ｃｕ合金をろう材
６として固着させることができ、半導体素子チップ１の
特性に影響を与えることなく、難しい加工管理を要さず
に剥がれが生じない信頼性の高い固着を実現させること
ができる。またろう材６として金を主体とするものでは
なく、Ｓｎ・Ａｕ・Ｃｕ合金を用いているため金の使用
量が少なく安価なものとなり、製造コストも低廉なもの
となる。
ば、Ｓｎ・Ａｕ・Ｃｕ合金層４は３００〜３５０℃の範
囲に融点があり、配設台５を予め３７０℃以上に加熱し
ておくことによりＳｎ・Ａｕ・Ｃｕ合金層４を安定した
溶融状態で融解させておくことができ、容易にＣｕの配
設台５と反応させられてＳｎ・Ａｕ・Ｃｕ合金をろう材
６として固着させることができ、半導体素子チップ１の
特性に影響を与えることなく、難しい加工管理を要さず
に剥がれが生じない信頼性の高い固着を実現させること
ができる。またろう材６として金を主体とするものでは
なく、Ｓｎ・Ａｕ・Ｃｕ合金を用いているため金の使用
量が少なく安価なものとなり、製造コストも低廉なもの
となる。
【００１４】次に、第２の実施例を図３乃至図５により
説明する。図３は接合前の断面図、図４は接合後の断面
図、図５は分布図である。図において、所定の半導体素
子が形成された半導体素子チップ１の下面には第１の実
施例と同じく厚さが０．０６〜０．０８μｍのＶからな
る第１の金属層２が成層されている。第１の金属層２の
下面にはＡｕとアンチモン（Ｓｂ）がそれぞれ５０重量
％で、厚さが０．１２〜０．１８μｍの第３の金属層７
が成層されている。そして第３の金属層７の下面にはＮ
ｉからなる厚さが０．４５〜０．５５μｍの第２の金属
層８が成層されている。また第２の金属層３の下面には
Ａｕが３５〜４０重量％、Ｃｕが４〜６重量％、残部分
をＳｎとしたＳｎ・Ａｕ・Ｃｕ合金層４が１．５〜３．
０μｍの厚さに成層されている。そして第１の実施例と
同様にＳｎ・Ａｕ・Ｃｕ合金層４をろう材６として配設
台５に半導体素子チップ１が固着されている。なお７ａ
は半導体素子チップ１の底面のシリコン（Ｓｉ）とＡ
ｕ・Ｓｂの第３の金属層７とが反応して形成されたＳｉ
・Ａｕ・Ｓｂの合金である。
説明する。図３は接合前の断面図、図４は接合後の断面
図、図５は分布図である。図において、所定の半導体素
子が形成された半導体素子チップ１の下面には第１の実
施例と同じく厚さが０．０６〜０．０８μｍのＶからな
る第１の金属層２が成層されている。第１の金属層２の
下面にはＡｕとアンチモン（Ｓｂ）がそれぞれ５０重量
％で、厚さが０．１２〜０．１８μｍの第３の金属層７
が成層されている。そして第３の金属層７の下面にはＮ
ｉからなる厚さが０．４５〜０．５５μｍの第２の金属
層８が成層されている。また第２の金属層３の下面には
Ａｕが３５〜４０重量％、Ｃｕが４〜６重量％、残部分
をＳｎとしたＳｎ・Ａｕ・Ｃｕ合金層４が１．５〜３．
０μｍの厚さに成層されている。そして第１の実施例と
同様にＳｎ・Ａｕ・Ｃｕ合金層４をろう材６として配設
台５に半導体素子チップ１が固着されている。なお７ａ
は半導体素子チップ１の底面のシリコン（Ｓｉ）とＡ
ｕ・Ｓｂの第３の金属層７とが反応して形成されたＳｉ
・Ａｕ・Ｓｂの合金である。
【００１５】また、上記構造は第１の実施例と同様に次
のようにして製造される。まず、半導体素子チップ１の
状態に分割される前のウエハの下面に第１の金属層２を
０．０６〜０．０８μｍの厚さに被着し、続いて第１の
金属層２の表面に第３の金属層７を０．１２〜０．１８
μｍの厚さに被着し、また第３の金属層７の表面に第２
の金属層８を０．４５〜０．５５μｍの厚さに被着し、
さらに第２の金属層８の表面にＳｎ・Ａｕ・Ｃｕ合金層
４を１．５〜３．０μｍの厚さに被着する。上記の各被
着はスパッタリングあるいは真空蒸着法により行う。続
いて第１，第３，第２の金属層２，７，８及びＳｎ・Ａ
ｕ・Ｃｕ合金層４が底面に被着されたウエハを各半導体
素子チップ１に分割する。そして予め３７０℃以上に加
熱された配設台５の所定の位置に、分割された半導体素
子チップ１のＳｎ・Ａｕ・Ｃｕ合金層４を押圧するよう
することにより、Ｓｎ・Ａｕ・Ｃｕ合金層４を融解させ
る。そして半導体素子チップ１の位置が変わらないよう
にして融解したＳｎ・Ａｕ・Ｃｕ合金層４を、半導体素
子チップ１の特性に影響が無い時間内で冷却を開始して
固化させる。これによって半導体素子チップ１はＳｎ・
Ａｕ・Ｃｕ合金のろう材６によって配設台５上に固着さ
れる。
のようにして製造される。まず、半導体素子チップ１の
状態に分割される前のウエハの下面に第１の金属層２を
０．０６〜０．０８μｍの厚さに被着し、続いて第１の
金属層２の表面に第３の金属層７を０．１２〜０．１８
μｍの厚さに被着し、また第３の金属層７の表面に第２
の金属層８を０．４５〜０．５５μｍの厚さに被着し、
さらに第２の金属層８の表面にＳｎ・Ａｕ・Ｃｕ合金層
４を１．５〜３．０μｍの厚さに被着する。上記の各被
着はスパッタリングあるいは真空蒸着法により行う。続
いて第１，第３，第２の金属層２，７，８及びＳｎ・Ａ
ｕ・Ｃｕ合金層４が底面に被着されたウエハを各半導体
素子チップ１に分割する。そして予め３７０℃以上に加
熱された配設台５の所定の位置に、分割された半導体素
子チップ１のＳｎ・Ａｕ・Ｃｕ合金層４を押圧するよう
することにより、Ｓｎ・Ａｕ・Ｃｕ合金層４を融解させ
る。そして半導体素子チップ１の位置が変わらないよう
にして融解したＳｎ・Ａｕ・Ｃｕ合金層４を、半導体素
子チップ１の特性に影響が無い時間内で冷却を開始して
固化させる。これによって半導体素子チップ１はＳｎ・
Ａｕ・Ｃｕ合金のろう材６によって配設台５上に固着さ
れる。
【００１６】また、上記Ｓｎ・Ａｕ・Ｃｕ合金層４の融
解、冷却固化の過程で、第３の金属層７は３６０℃で溶
け出し、極めて薄い厚さの第１の金属層２の一部より露
出した半導体素子チップ１の底面のＳｉと反応してＳｉ
・Ａｕ・Ｓｂの合金７ａ が形成される。すなわち、Ａ
ｕ・Ｓｂ合金の共晶温度である３６０℃及びＡｕ・Ｓｉ
合金の共晶温度である３７０℃を利用することでＳｉ・
Ａｕ・Ｓｂの三元合金が形成される。そして半導体素子
チップ１に形成されているｎｐｎ型のトランジスタのコ
レクタ・エミッタ間飽和電圧（ＶＣＥｓａｔ ）は、図
３の分布図に示すようにコレクタ電流（ＩＣ ）及びベ
ース電流（ＩＢ ）がそれぞれＩＣ ＝１００ｍＡ、Ｉ
Ｂ ＝１０ｍＡのときに、従来のものでは約１４０ｍＶ
であったものが、本実施例の発明のものでは約１２０ｍ
Ｖと低いものとなった。
解、冷却固化の過程で、第３の金属層７は３６０℃で溶
け出し、極めて薄い厚さの第１の金属層２の一部より露
出した半導体素子チップ１の底面のＳｉと反応してＳｉ
・Ａｕ・Ｓｂの合金７ａ が形成される。すなわち、Ａ
ｕ・Ｓｂ合金の共晶温度である３６０℃及びＡｕ・Ｓｉ
合金の共晶温度である３７０℃を利用することでＳｉ・
Ａｕ・Ｓｂの三元合金が形成される。そして半導体素子
チップ１に形成されているｎｐｎ型のトランジスタのコ
レクタ・エミッタ間飽和電圧（ＶＣＥｓａｔ ）は、図
３の分布図に示すようにコレクタ電流（ＩＣ ）及びベ
ース電流（ＩＢ ）がそれぞれＩＣ ＝１００ｍＡ、Ｉ
Ｂ ＝１０ｍＡのときに、従来のものでは約１４０ｍＶ
であったものが、本実施例の発明のものでは約１２０ｍ
Ｖと低いものとなった。
【００１７】このように形成された第２の実施例によれ
ば、上述の第１の実施例と同様の作用、効果が得られる
と共に、半導体素子チップ１を配設台５に固着接合する
時の加熱により半導体素子チップ１の底面にＳｉ・Ａｕ
・Ｓｂの合金が形成され、これによって接触抵抗が低減
して良好なオーミック性が得られ、電気特性が改善され
る。
ば、上述の第１の実施例と同様の作用、効果が得られる
と共に、半導体素子チップ１を配設台５に固着接合する
時の加熱により半導体素子チップ１の底面にＳｉ・Ａｕ
・Ｓｂの合金が形成され、これによって接触抵抗が低減
して良好なオーミック性が得られ、電気特性が改善され
る。
【００１８】次に、第３の実施例を図６及び図７により
説明する。図６は接合前の断面図、図７は接合後の断面
図である。図において、所定の半導体素子が形成された
半導体素子チップ１の下面には厚さが０．０７μｍのＶ
からなる第１の金属層９が成層されている。第１の金属
層９の下面にはＡｕとＳｂがそれぞれ５０重量％で、厚
さが０．１８μｍの第３の金属層１０が成層されている
。そして第３の金属層１０の下面にはＮｉからなる厚さ
が０．５μｍの第２の金属層１１が成層されている。 また第２の金属層１１の下面にはＣｕが６重量％、残部
分をＳｎとしたＳｎ・Ｃｕ合金層１２が１．３μｍの厚
さに成層されている。さらにＳｎ・Ｃｕ合金層１２の下
面には厚さが０．２μｍのＳｎ層１３が成層され、さら
にまたＳｎ層１３の下面には厚さが０．３μｍのＡｕ層
１４が成層されている。そしてＳｎ・Ｃｕ合金層１２及
びＳｎ層１３が融解され、Ａｕ層１４が拡散されてろう
材１５を形成して配設台５に半導体素子チップ１が固着
されている。
説明する。図６は接合前の断面図、図７は接合後の断面
図である。図において、所定の半導体素子が形成された
半導体素子チップ１の下面には厚さが０．０７μｍのＶ
からなる第１の金属層９が成層されている。第１の金属
層９の下面にはＡｕとＳｂがそれぞれ５０重量％で、厚
さが０．１８μｍの第３の金属層１０が成層されている
。そして第３の金属層１０の下面にはＮｉからなる厚さ
が０．５μｍの第２の金属層１１が成層されている。 また第２の金属層１１の下面にはＣｕが６重量％、残部
分をＳｎとしたＳｎ・Ｃｕ合金層１２が１．３μｍの厚
さに成層されている。さらにＳｎ・Ｃｕ合金層１２の下
面には厚さが０．２μｍのＳｎ層１３が成層され、さら
にまたＳｎ層１３の下面には厚さが０．３μｍのＡｕ層
１４が成層されている。そしてＳｎ・Ｃｕ合金層１２及
びＳｎ層１３が融解され、Ａｕ層１４が拡散されてろう
材１５を形成して配設台５に半導体素子チップ１が固着
されている。
【００１９】また、上記構造は上述の各実施例と同様に
次のようにして製造される。まず、半導体素子チップ１
の状態に分割される前のウエハの下面に第１の金属層９
を０．０７μｍの厚さに被着し、続いて第１の金属層９
の表面に第３の金属層１０を０．１８μｍの厚さに被着
し、また第３の金属層１０の表面に第２の金属層１１を
０．５μｍの厚さに被着し、さらに第２の金属層１１の
表面にＳｎ・Ｃｕ合金層１２を１．３μｍの厚さに被着
する。さらにまたＳｎ・Ｃｕ合金層１２の表面にＳｎ層
１３を０．２μｍの厚さに被着し、またＳｎ層１３の表
面にＡｕ層１４を０．３μｍの厚さに被着する。上記の
各被着はスパッタリングあるいは真空蒸着法により行う
。続いて第１，第３，第２の金属層９，１０，１１及び
Ｓｎ・Ｃｕ合金層１２さらにＳｎ層１３、Ａｕ層１４が
底面に被着されたウエハを各半導体素子チップ１に分割
する。そして予め４００±１０℃に加熱された配設台５
の所定の位置に、分割された半導体素子チップ１のＡｕ
層１４を押圧するようにして、例えば０．４秒間加熱す
ることにより、Ｓｎ層１３を先ず融解させ、続いてＳｎ
・Ｃｕ合金層１２を融解させる。そして半導体素子チッ
プ１の位置が変わらないようにして融解したＳｎ層１３
及びＳｎ・Ｃｕ合金層１２を冷却し固化させる。これに
よって半導体素子チップ１はＳｎ・Ｃｕ合金にＡｕが拡
散されたＳｎ・Ａｕ・Ｃｕ合金のろう材１５によって配
設台５上に固着される。なお９ａ は半導体素子チップ
１の底面のＳｉとＡｕ・Ｓｂの第３の金属層９とが反応
して形成されたＳｉ・Ａｕ・Ｓｂの合金であり、１５ａ
はＳｎ・Ａｕ・Ｃｕ合金のろう材１５と配設台５との
反応層である。
次のようにして製造される。まず、半導体素子チップ１
の状態に分割される前のウエハの下面に第１の金属層９
を０．０７μｍの厚さに被着し、続いて第１の金属層９
の表面に第３の金属層１０を０．１８μｍの厚さに被着
し、また第３の金属層１０の表面に第２の金属層１１を
０．５μｍの厚さに被着し、さらに第２の金属層１１の
表面にＳｎ・Ｃｕ合金層１２を１．３μｍの厚さに被着
する。さらにまたＳｎ・Ｃｕ合金層１２の表面にＳｎ層
１３を０．２μｍの厚さに被着し、またＳｎ層１３の表
面にＡｕ層１４を０．３μｍの厚さに被着する。上記の
各被着はスパッタリングあるいは真空蒸着法により行う
。続いて第１，第３，第２の金属層９，１０，１１及び
Ｓｎ・Ｃｕ合金層１２さらにＳｎ層１３、Ａｕ層１４が
底面に被着されたウエハを各半導体素子チップ１に分割
する。そして予め４００±１０℃に加熱された配設台５
の所定の位置に、分割された半導体素子チップ１のＡｕ
層１４を押圧するようにして、例えば０．４秒間加熱す
ることにより、Ｓｎ層１３を先ず融解させ、続いてＳｎ
・Ｃｕ合金層１２を融解させる。そして半導体素子チッ
プ１の位置が変わらないようにして融解したＳｎ層１３
及びＳｎ・Ｃｕ合金層１２を冷却し固化させる。これに
よって半導体素子チップ１はＳｎ・Ｃｕ合金にＡｕが拡
散されたＳｎ・Ａｕ・Ｃｕ合金のろう材１５によって配
設台５上に固着される。なお９ａ は半導体素子チップ
１の底面のＳｉとＡｕ・Ｓｂの第３の金属層９とが反応
して形成されたＳｉ・Ａｕ・Ｓｂの合金であり、１５ａ
はＳｎ・Ａｕ・Ｃｕ合金のろう材１５と配設台５との
反応層である。
【００２０】上記Ｓｎ層１３及びＳｎ・Ｃｕ合金層１２
を融解させ、Ａｕ層を拡散させて冷却固化する過程にお
いては、熱伝導の悪い初期の状態でＳｎ・Ｃｕ合金層１
２よりも融点の低いＳｎ層１３が先ず融解され、融解に
よって熱伝導が良くなった状態でＳｎ・Ｃｕ合金層１２
が続いて融解される。これによって安定した融解から固
化までの過程が得られる。このため半導体素子チップ１
の配設台５上への固着が、従来は０．５％以上の不良の
発生率であったものが本実施例では発生しなくなった。 また第２の実施例と同様に第３の金属層１０によって半
導体素子チップ１にＳｉ・Ａｕ・Ｓｂの合金が形成され
、半導体素子チップ１に形成されているｎｐｎ型のトラ
ンジスタのコレクタ・エミッタ間飽和電圧（ＶＣＥｓａ
ｔ ）は、従来のものに比較し本実施例のものは低いも
のとなった。
を融解させ、Ａｕ層を拡散させて冷却固化する過程にお
いては、熱伝導の悪い初期の状態でＳｎ・Ｃｕ合金層１
２よりも融点の低いＳｎ層１３が先ず融解され、融解に
よって熱伝導が良くなった状態でＳｎ・Ｃｕ合金層１２
が続いて融解される。これによって安定した融解から固
化までの過程が得られる。このため半導体素子チップ１
の配設台５上への固着が、従来は０．５％以上の不良の
発生率であったものが本実施例では発生しなくなった。 また第２の実施例と同様に第３の金属層１０によって半
導体素子チップ１にＳｉ・Ａｕ・Ｓｂの合金が形成され
、半導体素子チップ１に形成されているｎｐｎ型のトラ
ンジスタのコレクタ・エミッタ間飽和電圧（ＶＣＥｓａ
ｔ ）は、従来のものに比較し本実施例のものは低いも
のとなった。
【００２１】このように第３の実施例によっても、上述
の第２の実施例と同様の作用、効果が得られる。
の第２の実施例と同様の作用、効果が得られる。
【００２２】尚、上記の各実施例においては、第１の金
属層２，９としてＶを用い、第２の金属層３，８，１１
としてＮｉを用いた場合を上げたが、これらの合金や、
第１の金属層としてＴｉ，Ｃｒ，Ｚｒ，Ｎｂあるいはそ
の合金を用いた場合、第２の金属層としてＣｏあるいは
その合金を用いた場合にも同様の効果が得られ、さらに
第３の実施例において第２の金属層１１の下面にＳｎ・
Ｃｕ合金層１２を設けているがＳｎ・Ｃｕ・Ａｕ合金層
でもよく、またＳｎ層１３に替えて上層となるＳｎ・Ｃ
ｕを含む合金層よりも融点の低い金属層でもよい等、要
旨を逸脱しない範囲内で本発明は適宜変更して実施し得
るものである。
属層２，９としてＶを用い、第２の金属層３，８，１１
としてＮｉを用いた場合を上げたが、これらの合金や、
第１の金属層としてＴｉ，Ｃｒ，Ｚｒ，Ｎｂあるいはそ
の合金を用いた場合、第２の金属層としてＣｏあるいは
その合金を用いた場合にも同様の効果が得られ、さらに
第３の実施例において第２の金属層１１の下面にＳｎ・
Ｃｕ合金層１２を設けているがＳｎ・Ｃｕ・Ａｕ合金層
でもよく、またＳｎ層１３に替えて上層となるＳｎ・Ｃ
ｕを含む合金層よりも融点の低い金属層でもよい等、要
旨を逸脱しない範囲内で本発明は適宜変更して実施し得
るものである。
【００２３】
【発明の効果】以上の説明から明らかなように、本発明
は、半導体素子チップの底面側に成層された錫・金・銅
合金層を加熱した配設台に押圧して融解し固化すること
で錫・金・銅合金からなるろう材により半導体素子チッ
プを配設台に固定する、あるいは、半導体素子チップの
底面側に成層された錫・銅を含む合金層とこれより融点
が低い金属層と金層を加熱した配設台に押圧し、融点が
低い金属層を融解し錫・銅を含む合金層を融解し固化す
ることで錫・金・銅合金からなるろう材により半導体素
子チップを配設台に固定する構成としたことにより、半
導体素子チップ等に影響を与えることなしに低廉な製造
コストで容易に製造することができる等の効果を奏する
。
は、半導体素子チップの底面側に成層された錫・金・銅
合金層を加熱した配設台に押圧して融解し固化すること
で錫・金・銅合金からなるろう材により半導体素子チッ
プを配設台に固定する、あるいは、半導体素子チップの
底面側に成層された錫・銅を含む合金層とこれより融点
が低い金属層と金層を加熱した配設台に押圧し、融点が
低い金属層を融解し錫・銅を含む合金層を融解し固化す
ることで錫・金・銅合金からなるろう材により半導体素
子チップを配設台に固定する構成としたことにより、半
導体素子チップ等に影響を与えることなしに低廉な製造
コストで容易に製造することができる等の効果を奏する
。
【図１】本発明の第１の実施例に係わる模式的に示す接
合前の断面図である。
合前の断面図である。
【図２】本発明の第１の実施例に係わる模式的に示す接
合後の断面図である。
合後の断面図である。
【図３】本発明の第２の実施例に係わる模式的に示す接
合前の断面図である。
合前の断面図である。
【図４】本発明の第２の実施例に係わる模式的に示す接
合後の断面図である。
合後の断面図である。
【図５】ｎｐｎ型トランジスタのコレクタ・エミッタ間
飽和電圧の分布図である。
飽和電圧の分布図である。
【図６】本発明の第３の実施例に係わる模式的に示す接
合前の断面図である。
合前の断面図である。
【図７】本発明の第３の実施例に係わる模式的に示す接
合後の断面図である。
合後の断面図である。
１…半導体素子チップ
２…第１の金属層
３…第２の金属層
４…錫・金・銅合金層
５…配設台
６…ろう材
Claims (5)
- 【請求項１】 半導体素子チップが、その底面に被着
されたチタニウム，クロム，ジルコニウム，ニオブ，バ
ナジウムの中の一種またはこれを主成分とする合金から
なる第１の金属層と、ニッケル，コバルトのいずれかま
たはこれを主成分とする合金からなる第２の金属層とを
介して、錫・金・銅合金からなるろう材により配設台に
固定されていることを特徴とする半導体装置。 - 【請求項２】 半導体素子チップが、その底面に被着
されたチタニウム，クロム，ジルコニウム，ニオブ，バ
ナジウムの中の一種またはこれを主成分とする合金から
なる第１の金属層と、ニッケル，コバルトのいずれかま
たはこれを主成分とする合金からなる第２の金属層と、
前記第１及び第２の金属層の間に介在させた金・アンチ
モン合金からなる第３の金属層とを介して、錫・金・銅
合金からなるろう材により配設台に固定されていること
を特徴とする半導体装置。 - 【請求項３】 ろう材が３５〜４０重量％の金と、４
〜６重量％の銅と、残部分を錫とした合金で構成されて
いることを特徴とする請求項１，２記載の半導体装置。 - 【請求項４】 半導体素子チップの底面側にニッケル
，コバルトのいずれかまたはこれを主成分とする合金か
らなる第２の金属層を成層した後、この第２の金属層の
表面に錫・金・銅合金層を成層し、その後加熱した配設
台表面に前記合金層を押圧し融解させて該配設台に前記
半導体チップを固着させるようにしたことを特徴とする
半導体装置の製造方法。 - 【請求項５】 半導体素子チップの底面側にニッケル
，コバルトのいずれかまたはこれを主成分とする合金か
らなる第２の金属層を成層した後、この第２の金属層の
表面に錫・銅を含む錫・銅合金層を成層し、この錫・銅
合金層の表面に該錫・銅合金層より融点の低い金属層を
間に介在させて金層を成層し、その後加熱した配設台表
面に前記金層を押圧し前記錫・銅合金層を融解させて該
配設台に前記半導体素子チップを固着させるようにした
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126423A JPH04352432A (ja) | 1991-05-30 | 1991-05-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3126423A JPH04352432A (ja) | 1991-05-30 | 1991-05-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352432A true JPH04352432A (ja) | 1992-12-07 |
Family
ID=14934812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3126423A Pending JPH04352432A (ja) | 1991-05-30 | 1991-05-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04352432A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176890A (ja) * | 1999-12-21 | 2001-06-29 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2006108604A (ja) * | 2004-09-08 | 2006-04-20 | Denso Corp | 半導体装置およびその製造方法 |
-
1991
- 1991-05-30 JP JP3126423A patent/JPH04352432A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001176890A (ja) * | 1999-12-21 | 2001-06-29 | Rohm Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2006108604A (ja) * | 2004-09-08 | 2006-04-20 | Denso Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5487190B2 (ja) | パワー半導体モジュール製造方法 | |
| US5794839A (en) | Bonding material and bonding method for electric element | |
| US5186379A (en) | Indium alloy cold weld bumps | |
| US4954870A (en) | Semiconductor device | |
| JPS5839047A (ja) | 半導体装置およびその製法 | |
| EP3819058B1 (en) | Method of joining a semiconductor die to a substrate using preform diffusion soldering; corresponding semiconductor device | |
| US5242099A (en) | Method of die bonding semiconductor chip | |
| GB2138633A (en) | Bonding semiconductor chips to a lead frame | |
| JPS6141135B2 (ja) | ||
| EP0335744A1 (en) | Semiconducting device mounting | |
| JP3609339B2 (ja) | チップ−基板集成体を製造する方法および装置 | |
| JPH04352432A (ja) | 半導体装置及びその製造方法 | |
| US4921158A (en) | Brazing material | |
| JPS61181136A (ja) | ダイボンデイング方法 | |
| JPS61156823A (ja) | 半導体装置 | |
| JP2001196393A (ja) | 半導体装置の製造方法 | |
| JPS63157452A (ja) | リ−ドフレ−ム | |
| JPH0864799A (ja) | 半導体チップおよびそれを用いた半導体装置の製造方法 | |
| JPS63304655A (ja) | 積層体の製造方法 | |
| JPS62163335A (ja) | 半導体装置 | |
| JP2567442B2 (ja) | 半導体装置及びその製造方法 | |
| JP2594627Y2 (ja) | 電子部品の端子パターン部 | |
| JPS63249665A (ja) | 薄膜感熱記録ヘツド | |
| JP3380058B2 (ja) | バンプ転写用フレーム | |
| JPS61156824A (ja) | 半導体装置 |