JPH04352523A - データ伝送復調器 - Google Patents
データ伝送復調器Info
- Publication number
- JPH04352523A JPH04352523A JP3127593A JP12759391A JPH04352523A JP H04352523 A JPH04352523 A JP H04352523A JP 3127593 A JP3127593 A JP 3127593A JP 12759391 A JP12759391 A JP 12759391A JP H04352523 A JPH04352523 A JP H04352523A
- Authority
- JP
- Japan
- Prior art keywords
- output
- phase
- input
- tap coefficient
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title description 8
- 238000001514 detection method Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 abstract description 3
- 239000011159 matrix material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 101000582320 Homo sapiens Neurogenic differentiation factor 6 Proteins 0.000 description 1
- 102100030589 Neurogenic differentiation factor 6 Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルデータ伝送
において、回線の変動に追従した判定点における符号間
干渉の除去と、周波数オフセットなどの位相変動の除去
をおこなうデータ伝送復調器に関する。
において、回線の変動に追従した判定点における符号間
干渉の除去と、周波数オフセットなどの位相変動の除去
をおこなうデータ伝送復調器に関する。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば特許公報昭５８−３６５３８に記載されるものが
あった。以下、その構成を図を用いて説明する。図２は
従来の判定帰還型等化器内に位相変動の補償回路を供え
たデータ伝送復調器である。まず、２軸同期検波器の出
力を複素数表現したベースバンドデータが端子１１より
入力される。このベースバンドデータには符号間干渉と
位相変動成分が含まれる。符号間干渉は複素トランスバ
ーサルフィルタ１２及び１５とそれぞれの出力を加算す
る加算器１３によって除去される。位相変動は乗算器１
４によって除去される。乗算器１６は、複素トランスバ
ーサルフィルタ１２のレジスタの内容には位相変動によ
る位相回転が含まれているのに対し複素トランスバーサ
ルフィルタ１５のレジスタの内容には位相変動による位
相回転が含まれていないので、複素トランスバーサルフ
ィルタ１５の出力にその位相回転を与えるために設けら
れている。乗算器１４によって除去される位相回転量は
、位相制御部１７によって決定される。位相制御部１７
には、位相変動がジッタのみの場合は１次ＰＬＬが、位
相変動に周波数オフセットが含まれる場合には２次ＰＬ
Ｌが用いられる。タップ係数制御部１８にはＬＭＳアル
ゴリズムと呼ばれる複素トランスバーサルフィルタのタ
ップ係数を更新するアルゴリズムが用いられる。
例えば特許公報昭５８−３６５３８に記載されるものが
あった。以下、その構成を図を用いて説明する。図２は
従来の判定帰還型等化器内に位相変動の補償回路を供え
たデータ伝送復調器である。まず、２軸同期検波器の出
力を複素数表現したベースバンドデータが端子１１より
入力される。このベースバンドデータには符号間干渉と
位相変動成分が含まれる。符号間干渉は複素トランスバ
ーサルフィルタ１２及び１５とそれぞれの出力を加算す
る加算器１３によって除去される。位相変動は乗算器１
４によって除去される。乗算器１６は、複素トランスバ
ーサルフィルタ１２のレジスタの内容には位相変動によ
る位相回転が含まれているのに対し複素トランスバーサ
ルフィルタ１５のレジスタの内容には位相変動による位
相回転が含まれていないので、複素トランスバーサルフ
ィルタ１５の出力にその位相回転を与えるために設けら
れている。乗算器１４によって除去される位相回転量は
、位相制御部１７によって決定される。位相制御部１７
には、位相変動がジッタのみの場合は１次ＰＬＬが、位
相変動に周波数オフセットが含まれる場合には２次ＰＬ
Ｌが用いられる。タップ係数制御部１８にはＬＭＳアル
ゴリズムと呼ばれる複素トランスバーサルフィルタのタ
ップ係数を更新するアルゴリズムが用いられる。
【０００３】
【発明が解決しようとする課題】しかしながら、伝送路
特性の変化が急激である場合にはタップ係数の更新に、
ＬＭＳアルゴリズムよりも収束速度の速いＲＬＳアルゴ
リズムを用いる必要がある。タップ係数の更新にＲＬＳ
アルゴリズムを用いる場合には、上記の構成の装置では
、符号間干渉と位相変動とをともに除去することはでき
ない。よって、本発明の目的は、ＲＬＳアルゴリズムの
ような収束速度の速いアルゴリズムを用いる環境におい
ても、符号間干渉と位相変動とをともに除去することに
ある。
特性の変化が急激である場合にはタップ係数の更新に、
ＬＭＳアルゴリズムよりも収束速度の速いＲＬＳアルゴ
リズムを用いる必要がある。タップ係数の更新にＲＬＳ
アルゴリズムを用いる場合には、上記の構成の装置では
、符号間干渉と位相変動とをともに除去することはでき
ない。よって、本発明の目的は、ＲＬＳアルゴリズムの
ような収束速度の速いアルゴリズムを用いる環境におい
ても、符号間干渉と位相変動とをともに除去することに
ある。
【０００４】
【課題を解決するための手段】本発明では、判定器に与
える加算出力に対しては、位相変動量に応じて、前記位
相変動量を補償するように位相回転を与え、且つ、判定
器の後方にある後方フィルタに与える判定器出力とタッ
プ係数制御手段に与える誤差に対しては、位相変動量に
応じて、位相変動量を付加するように位相回転を与える
、位相制御部・複素共役部・乗算器で構成できる、手段
を有する。
える加算出力に対しては、位相変動量に応じて、前記位
相変動量を補償するように位相回転を与え、且つ、判定
器の後方にある後方フィルタに与える判定器出力とタッ
プ係数制御手段に与える誤差に対しては、位相変動量に
応じて、位相変動量を付加するように位相回転を与える
、位相制御部・複素共役部・乗算器で構成できる、手段
を有する。
【０００５】
【作用】本発明では、判定器の後方にある後方フィルタ
の入力に位相回転を与え、位相回転を与えた判定結果を
タップ係数制御部に供給することにより、タップ係数制
御部にＲＬＳアルゴリズムなどのアルゴリズムを用いた
場合にも、位相変動の有無に拘わらず、タップ係数の更
新は同じ過程で行われる。
の入力に位相回転を与え、位相回転を与えた判定結果を
タップ係数制御部に供給することにより、タップ係数制
御部にＲＬＳアルゴリズムなどのアルゴリズムを用いた
場合にも、位相変動の有無に拘わらず、タップ係数の更
新は同じ過程で行われる。
【０００６】
【実施例】図１は本発明の実施例を示すブロック図であ
る。１２１と１２２とは前方フィルタを構成し、１５１
と１５２とは後方フィルタを構成し、シフトレジスタ１
２１とシフトレジスタ１５１のレジスタの数は任意でよ
いが、図１では共に２個づつになっている。また１２１
のレジスタの数と１２２の乗算器の数は同一であり、１
５１のレジスタの数と１５２の乗算器の数は同一である
。まず、入力端子１１より検波出力を複素数表現したベ
ースバンドデータがシフトレジスタ１２１に入力される
。シフトレジスタ１２１におけるＲ１は現時刻の検波出
力、Ｒ２は過去の検波出力であり、これらは乗算器１２
２において後述するタップ係数制御部１８の出力である
タップ係数Ｃ１，Ｃ２と複素乗算される。乗算器１２２
の出力は、後述する乗算器１５２の出力と共に加算器１
３において総和がとられる。
る。１２１と１２２とは前方フィルタを構成し、１５１
と１５２とは後方フィルタを構成し、シフトレジスタ１
２１とシフトレジスタ１５１のレジスタの数は任意でよ
いが、図１では共に２個づつになっている。また１２１
のレジスタの数と１２２の乗算器の数は同一であり、１
５１のレジスタの数と１５２の乗算器の数は同一である
。まず、入力端子１１より検波出力を複素数表現したベ
ースバンドデータがシフトレジスタ１２１に入力される
。シフトレジスタ１２１におけるＲ１は現時刻の検波出
力、Ｒ２は過去の検波出力であり、これらは乗算器１２
２において後述するタップ係数制御部１８の出力である
タップ係数Ｃ１，Ｃ２と複素乗算される。乗算器１２２
の出力は、後述する乗算器１５２の出力と共に加算器１
３において総和がとられる。
【０００７】加算器１３の出力は、乗算器１４において
後述する位相制御部１７の出力ｅ（−ｊφ）（但し、ｅ
（−ｊφ）はｅｘｐ（−ｊφ）の略記であって自然対数
の−ｊφ乗の意味であり、φは位相変動量である）と複
素乗算することにより位相回転が与えられる。乗算器１
４の出力は判定器１９に入力され、送信データが判定さ
れ出力される。判定器１９の出力Ｄ２は出力端子２０よ
り推定した送信データとして出力されると共に乗算器２
１を介してシフトレジスタ１５１に入力される。なお、
便宜上、現時刻の判定出力をＤ２、シフトレジスタ１５
１における過去の時刻のそれをＤ３，Ｄ４とした。乗算
器２１は、判定器１９の出力に複素共役部２２の出力を
複素乗算することにより、判定器１９の出力に乗算器１
４とは反対方向の位相回転を与える。位相回転を与えら
れた乗算器２１の出力はシフトレジスタ１５１に入力さ
れる。シフトレジスタ１５１における判定器出力をＤ３
、Ｄ４は乗算器１５２において、タップ係数制御部１８
の出力Ｃ３、Ｃ４と複素乗算され、加算器１３に出力さ
れる。
後述する位相制御部１７の出力ｅ（−ｊφ）（但し、ｅ
（−ｊφ）はｅｘｐ（−ｊφ）の略記であって自然対数
の−ｊφ乗の意味であり、φは位相変動量である）と複
素乗算することにより位相回転が与えられる。乗算器１
４の出力は判定器１９に入力され、送信データが判定さ
れ出力される。判定器１９の出力Ｄ２は出力端子２０よ
り推定した送信データとして出力されると共に乗算器２
１を介してシフトレジスタ１５１に入力される。なお、
便宜上、現時刻の判定出力をＤ２、シフトレジスタ１５
１における過去の時刻のそれをＤ３，Ｄ４とした。乗算
器２１は、判定器１９の出力に複素共役部２２の出力を
複素乗算することにより、判定器１９の出力に乗算器１
４とは反対方向の位相回転を与える。位相回転を与えら
れた乗算器２１の出力はシフトレジスタ１５１に入力さ
れる。シフトレジスタ１５１における判定器出力をＤ３
、Ｄ４は乗算器１５２において、タップ係数制御部１８
の出力Ｃ３、Ｃ４と複素乗算され、加算器１３に出力さ
れる。
【０００８】減算器２４は、判定器１９の出力から入力
を複素減算するように構成され、その誤差出力Ｅは、位
相制御部１７と複素共役部２２と乗算器２３を介してタ
ップ係数制御部１８に入力される。位相制御部１７は従
来から良く知られたＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅ
ｄ Ｌｏｏｐ）であり、減算器２４の出力を位相誤差
として出力がこの位相誤差に追従するように働く。位相
制御部１７の出力は乗算器１４に出力されると同時に複
素共役部２２にも入力される。複素共役部２２は、位相
制御部１７の出力ｅ（−ｊφ）の複素共役ｅ（ｊφ）を
乗算器２１、２３に出力する。乗算器２３は、減算器２
４の出力に複素共役部２２の出力を複素乗算することに
より減算器２４の出力に位相回転を与え、タップ係数制
御部１８に等化誤差信号として入力する。
を複素減算するように構成され、その誤差出力Ｅは、位
相制御部１７と複素共役部２２と乗算器２３を介してタ
ップ係数制御部１８に入力される。位相制御部１７は従
来から良く知られたＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅ
ｄ Ｌｏｏｐ）であり、減算器２４の出力を位相誤差
として出力がこの位相誤差に追従するように働く。位相
制御部１７の出力は乗算器１４に出力されると同時に複
素共役部２２にも入力される。複素共役部２２は、位相
制御部１７の出力ｅ（−ｊφ）の複素共役ｅ（ｊφ）を
乗算器２１、２３に出力する。乗算器２３は、減算器２
４の出力に複素共役部２２の出力を複素乗算することに
より減算器２４の出力に位相回転を与え、タップ係数制
御部１８に等化誤差信号として入力する。
【０００９】タップ係数制御部１８には、シフトレジス
タ１２１および１５１の内容のＲ１、Ｒ２、Ｄ３、Ｄ４
と、減算器２４の誤差出力Ｅに位相回転を加えた信号Ｅ
（φ）＝Ｅ＊ｅ（ｊφ）が入力され、タップ係数更新ア
ルゴリズムにより計算された結果Ｃ１、Ｃ２、Ｃ３、Ｃ
４が出力される。タップ係数制御部１８内のタップ係数
更新アルゴリズムには、伝送路特性の変化が急激な場合
にはとくに、ＲＬＳアルゴリズムがよく用いられる。Ｒ
ＬＳアルゴリズムは、次のような計算式にしたがって、
現在時刻のタップ係数Ｃ１〜Ｃ４から次の時刻のタップ
係数Ｃ１′〜Ｃ４′を求めるものである。
タ１２１および１５１の内容のＲ１、Ｒ２、Ｄ３、Ｄ４
と、減算器２４の誤差出力Ｅに位相回転を加えた信号Ｅ
（φ）＝Ｅ＊ｅ（ｊφ）が入力され、タップ係数更新ア
ルゴリズムにより計算された結果Ｃ１、Ｃ２、Ｃ３、Ｃ
４が出力される。タップ係数制御部１８内のタップ係数
更新アルゴリズムには、伝送路特性の変化が急激な場合
にはとくに、ＲＬＳアルゴリズムがよく用いられる。Ｒ
ＬＳアルゴリズムは、次のような計算式にしたがって、
現在時刻のタップ係数Ｃ１〜Ｃ４から次の時刻のタップ
係数Ｃ１′〜Ｃ４′を求めるものである。
【００１０】
［Ｃ′］＝［Ｃ］＋［Ｑ］＊Ｅ（φ）
（１）
（１）
【０
０１１】
０１１】
【数１】
【００１２】
λ＊［Ｐ′］＝［Ｐ］−［Ｑ］＊［Ｒ，Ｄ］ｔ＊［
Ｐ］ （３）
Ｐ］ （３）
【００１３】但し、式
（１）〜（３）において、［Ｃ′］＝［Ｃ１′，Ｃ２′
，Ｃ３′，Ｃ４′］ｔであり、次の時刻に対するタップ
係数Ｃ１′〜Ｃ４′を要素とする４行１列の行列を意味
し、［Ｃ］＝［Ｃ１，Ｃ２，Ｃ３，Ｃ４］ｔであり、現
時刻のタップ係数Ｃ１〜Ｃ４を要素とする４行１列の行
列を意味し、［Ｑ］＝［Ｑ１，Ｑ２，Ｑ３，Ｑ４］ｔで
あり、タップ係数変化の重みＱ１〜Ｑ４を要素とする４
行１列の行列を意味し、λは忘却係数を意味し、［Ｒ，
Ｄ］＝［Ｒ１，Ｒ２，Ｄ３，Ｄ４］ｔであり、検波出力
Ｒ１、Ｒ２と判定出力Ｄ３、Ｄ４とを要素とする４行１
列の行列を意味し、［※Ｒ，※Ｄ］＝［※Ｒ１，※Ｒ２
，※Ｄ３，※Ｄ４］ｔであり、検波出力の複素共役※Ｒ
１、※Ｒ２と判定出力複素共役※Ｄ３、※Ｄ４とを要素
とする４行１列の行列を意味し、ｔは行列の転置を意味
し、［Ｐ］は次の時刻に対するタップ係数に対するもの
であり、［Ｐ′］は次の次の時刻に対するタップ係数に
対するものであり、通常、１００程度で重み付けした４
行４列の単位行列を初期値として式（３）に従って逐次
更新されるものであって、検波・判定出力Ｒ１，Ｒ２，
Ｄ３，Ｄ４の相関行列の逆行列と関連するものである。 なお、式（３）では、便宜上、忘却係数λを左辺に移動
して示している。
（１）〜（３）において、［Ｃ′］＝［Ｃ１′，Ｃ２′
，Ｃ３′，Ｃ４′］ｔであり、次の時刻に対するタップ
係数Ｃ１′〜Ｃ４′を要素とする４行１列の行列を意味
し、［Ｃ］＝［Ｃ１，Ｃ２，Ｃ３，Ｃ４］ｔであり、現
時刻のタップ係数Ｃ１〜Ｃ４を要素とする４行１列の行
列を意味し、［Ｑ］＝［Ｑ１，Ｑ２，Ｑ３，Ｑ４］ｔで
あり、タップ係数変化の重みＱ１〜Ｑ４を要素とする４
行１列の行列を意味し、λは忘却係数を意味し、［Ｒ，
Ｄ］＝［Ｒ１，Ｒ２，Ｄ３，Ｄ４］ｔであり、検波出力
Ｒ１、Ｒ２と判定出力Ｄ３、Ｄ４とを要素とする４行１
列の行列を意味し、［※Ｒ，※Ｄ］＝［※Ｒ１，※Ｒ２
，※Ｄ３，※Ｄ４］ｔであり、検波出力の複素共役※Ｒ
１、※Ｒ２と判定出力複素共役※Ｄ３、※Ｄ４とを要素
とする４行１列の行列を意味し、ｔは行列の転置を意味
し、［Ｐ］は次の時刻に対するタップ係数に対するもの
であり、［Ｐ′］は次の次の時刻に対するタップ係数に
対するものであり、通常、１００程度で重み付けした４
行４列の単位行列を初期値として式（３）に従って逐次
更新されるものであって、検波・判定出力Ｒ１，Ｒ２，
Ｄ３，Ｄ４の相関行列の逆行列と関連するものである。 なお、式（３）では、便宜上、忘却係数λを左辺に移動
して示している。
【００１４】次に、本実施例によればタップ係数の更新
が正しく動作する事を説明する。ＲＬＳアルゴリズムは
、本来周波数オフセットなどの位相変動がない場合に正
しく動作し符号間干渉を除去するように設計されている
。したがって本実施例におけるタップ係数制御部１８の
タップ更新アルゴリズムが位相変動のない場合のそれと
等価であることを示せば、タップ係数の更新が正しく動
作していることを示したこととなる。今、位相変動のな
い場合の検波・判定出力をＲ１、Ｒ２、Ｄ３、Ｄ４とし
、位相制御部１７が正しく位相変動に追従しているとす
ると、位相変動のある場合の検波・判定出力はＲ１＊ｅ
（ｊφ）、Ｒ２＊ｅ（ｊφ）、Ｄ３＊ｅ（ｊφ）、Ｄ４
＊ｅ（ｊφ）となる。この時、式（２）は次のように変
形できる。
が正しく動作する事を説明する。ＲＬＳアルゴリズムは
、本来周波数オフセットなどの位相変動がない場合に正
しく動作し符号間干渉を除去するように設計されている
。したがって本実施例におけるタップ係数制御部１８の
タップ更新アルゴリズムが位相変動のない場合のそれと
等価であることを示せば、タップ係数の更新が正しく動
作していることを示したこととなる。今、位相変動のな
い場合の検波・判定出力をＲ１、Ｒ２、Ｄ３、Ｄ４とし
、位相制御部１７が正しく位相変動に追従しているとす
ると、位相変動のある場合の検波・判定出力はＲ１＊ｅ
（ｊφ）、Ｒ２＊ｅ（ｊφ）、Ｄ３＊ｅ（ｊφ）、Ｄ４
＊ｅ（ｊφ）となる。この時、式（２）は次のように変
形できる。
【００１５】
【数２】
【００１６】式（４）を式（１）に代入すると、
【００
１７】
１７】
【数３】
【００１８】ここで、式（５）における［ｑ］は、次の
式（６）で示すものである。
式（６）で示すものである。
【００１９】
【数４】
【００２０】式（４）を式（３）に代入すると、
【００
２１】
２１】
【数５】
【００２２】となる。また、判定器２４の入出力誤差Ｅ
は式（８）となる。 Ｅ＝Ｄ２−［Ｒ＊ｅ（ｊφ），Ｄ＊ｅ（ｊφ）］ｔ
＊［Ｃ］＊ｅ（−ｊφ）＝Ｄ２−［Ｒ，Ｄ］ｔ＊［Ｃ］
（８）式（５）〜（８）は位相
変動のない場合のＲＬＳアルゴリズムであり、これでタ
ップ係数制御部１８で、タップ係数の更新が同じ過程で
正しく行われることを示したことになる。
は式（８）となる。 Ｅ＝Ｄ２−［Ｒ＊ｅ（ｊφ），Ｄ＊ｅ（ｊφ）］ｔ
＊［Ｃ］＊ｅ（−ｊφ）＝Ｄ２−［Ｒ，Ｄ］ｔ＊［Ｃ］
（８）式（５）〜（８）は位相
変動のない場合のＲＬＳアルゴリズムであり、これでタ
ップ係数制御部１８で、タップ係数の更新が同じ過程で
正しく行われることを示したことになる。
【００２３】
【発明の効果】以上詳細に説明したように、本発明では
、判定器の後方にある複素トランスバーサルフィルタの
入力に位相回転を与え、位相回転を与えた判定結果をタ
ップ係数制御部に供給するようにしたので、タップ係数
制御部にＲＬＳアルゴリズムなどのアルゴリズムを用い
、位相変動がある場合にも、タップ係数の更新が位相変
動がない場合と同様にうまく動作するデータ伝送復調器
が実現できる。
、判定器の後方にある複素トランスバーサルフィルタの
入力に位相回転を与え、位相回転を与えた判定結果をタ
ップ係数制御部に供給するようにしたので、タップ係数
制御部にＲＬＳアルゴリズムなどのアルゴリズムを用い
、位相変動がある場合にも、タップ係数の更新が位相変
動がない場合と同様にうまく動作するデータ伝送復調器
が実現できる。
【図１】本発明の実施例を示すブロック図
【図２】従来
技術のブロック図
技術のブロック図
１２１，１５１ シフトレジスタ１４，２１，２
３，１２２，１５２ 乗算器１３ 加算器 １７ 位相制御部 １８ タップ係数制御部 １９ 判定器 ２２ 複素共役部 ２４ 減算器
３，１２２，１５２ 乗算器１３ 加算器 １７ 位相制御部 １８ タップ係数制御部 １９ 判定器 ２２ 複素共役部 ２４ 減算器
Claims (1)
- 【請求項１】 直交振幅変調波の検波出力を複素表現
したデータを入力とする前方フィルタと、判定器の出力
を複素表現したデータを入力とする後方フィルタと、前
記両フィルタの加算出力を入力とする前記判定器と、前
記判定器の入出力間の誤差と、過去の前記検波出力と、
過去の前記判定器出力とに基づいて、前記両フィルタの
タップ係数を逐次的に更新するタップ係数制御手段とを
備えたデータ伝送復調器において、前記誤差に基づいて
、位相変動量を検出する手段と、前記位相変動量に応じ
て、前記判定器の入力として与える前記加算出力に対し
ては、前記位相変動量を補償するように位相回転を与え
、且つ、前記後方フィルタの入力として与える前記判定
器出力と前記タップ係数制御手段の入力の１つとして与
える前記誤差とに対しては、前記位相変動量を付加する
ように位相回転を与える手段と、を備えたことを特徴と
するデータ伝送復調器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3127593A JPH04352523A (ja) | 1991-05-30 | 1991-05-30 | データ伝送復調器 |
| US07/872,322 US5247541A (en) | 1991-05-30 | 1992-04-23 | Automatic equalizer for a data transmission channel |
| CA002067461A CA2067461A1 (en) | 1991-05-30 | 1992-04-28 | Automatic equalizer for a data transmission channel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3127593A JPH04352523A (ja) | 1991-05-30 | 1991-05-30 | データ伝送復調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352523A true JPH04352523A (ja) | 1992-12-07 |
Family
ID=14963920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3127593A Pending JPH04352523A (ja) | 1991-05-30 | 1991-05-30 | データ伝送復調器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5247541A (ja) |
| JP (1) | JPH04352523A (ja) |
| CA (1) | CA2067461A1 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5398259A (en) * | 1992-07-01 | 1995-03-14 | Nec Corporation | Decision-feedback equalizer for cancelling CW interference |
| CA2110881C (en) * | 1992-12-09 | 1998-07-28 | Kyo Takahashi | Adaptive equalizer capable of compensating for carrier frequency offset |
| JPH06188788A (ja) * | 1992-12-15 | 1994-07-08 | Canon Inc | 適応形自動等化器 |
| JP2663820B2 (ja) * | 1992-12-28 | 1997-10-15 | 日本電気株式会社 | 判定帰還形等化器 |
| US5467370A (en) * | 1994-03-24 | 1995-11-14 | Silicon Systems, Inc. | Method and apparatus for an adaptive three tap transversal equalizer for partial-response signaling |
| KR0124597B1 (ko) * | 1994-04-12 | 1997-12-01 | 구자홍 | 에이치디티브이(hdtv)용 채널등화기 |
| US5978379A (en) * | 1997-01-23 | 1999-11-02 | Gadzoox Networks, Inc. | Fiber channel learning bridge, learning half bridge, and protocol |
| JPH10224271A (ja) * | 1997-02-12 | 1998-08-21 | Fujitsu Ltd | タイミング位相制御装置及びタイミング位相制御方法 |
| US5930296A (en) * | 1997-04-08 | 1999-07-27 | Glenayre Electronics, Inc. | Low-complexity bidirectional equalizer |
| GB2336277B (en) * | 1998-04-08 | 2003-12-31 | Olivetti Telemedia Spa | Preloading for equalisers |
| US7430171B2 (en) | 1998-11-19 | 2008-09-30 | Broadcom Corporation | Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost |
| DE60139121D1 (de) * | 2000-04-28 | 2009-08-13 | Broadcom Corp | Sende- und empfangssysteme und zugehörige verfahren für serielle hochgeschwindigkeitsdaten |
| US6912258B2 (en) * | 2000-07-07 | 2005-06-28 | Koninklijke Philips Electtronics N.V. | Frequency-domain equalizer for terrestrial digital TV reception |
| US6934328B1 (en) * | 2000-08-15 | 2005-08-23 | Virata Corporation | Relaxed, more optimum training for modems and the like |
| US7000175B2 (en) * | 2000-11-03 | 2006-02-14 | Agere Systems Inc. | Method and apparatus for pipelined joint equalization and decoding for gigabit communications |
| US7623580B2 (en) * | 2003-06-30 | 2009-11-24 | Nxp B.V. | Simultaneous multiple channel receiver |
| KR100907768B1 (ko) | 2003-12-11 | 2009-07-15 | 엘지노텔 주식회사 | 채널등화기에서 인버스 에스브이디 알고리즘의 구현 장치 |
| US7613260B2 (en) * | 2005-11-21 | 2009-11-03 | Provigent Ltd | Modem control using cross-polarization interference estimation |
| US7796708B2 (en) * | 2006-03-29 | 2010-09-14 | Provigent Ltd. | Adaptive receiver loops with weighted decision-directed error |
| US7643512B2 (en) | 2006-06-29 | 2010-01-05 | Provigent Ltd. | Cascaded links with adaptive coding and modulation |
| US7839952B2 (en) | 2006-12-05 | 2010-11-23 | Provigent Ltd | Data rate coordination in protected variable-rate links |
| US7720136B2 (en) | 2006-12-26 | 2010-05-18 | Provigent Ltd | Adaptive coding and modulation based on link performance prediction |
| US8315574B2 (en) * | 2007-04-13 | 2012-11-20 | Broadcom Corporation | Management of variable-rate communication links |
| US7821938B2 (en) * | 2007-04-20 | 2010-10-26 | Provigent Ltd. | Adaptive coding and modulation for synchronous connections |
| US8001445B2 (en) * | 2007-08-13 | 2011-08-16 | Provigent Ltd. | Protected communication link with improved protection indication |
| US8040985B2 (en) | 2007-10-09 | 2011-10-18 | Provigent Ltd | Decoding of forward error correction codes in the presence of phase noise |
| KR100922856B1 (ko) * | 2007-12-12 | 2009-10-22 | 한국전자통신연구원 | 고집적 고속 파이프라인 ｒｌｓ 추정 장치 및 방법 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL171215C (nl) * | 1973-03-09 | 1983-02-16 | Trt Telecom Radio Electr | Automatische egalisatie-inrichting voor een datatransmissiekanaal. |
| JPS5836538A (ja) * | 1981-08-26 | 1983-03-03 | オリンパス光学工業株式会社 | 内視鏡用鉗子 |
| NL8701331A (nl) * | 1987-06-09 | 1989-01-02 | Philips Nv | Datatransmissiesysteem bevattende een beslissingsteruggekoppelde egalisator en gebruik makende van partieleresponsie technieken. |
| US5175747A (en) * | 1989-10-31 | 1992-12-29 | Mitsubishi Denki Kabushiki Kaisha | Equalizer |
| JPH03154435A (ja) * | 1989-11-13 | 1991-07-02 | Toshiba Corp | 判定帰還形等化方式 |
| US5119401A (en) * | 1989-11-17 | 1992-06-02 | Nec Corporation | Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response |
-
1991
- 1991-05-30 JP JP3127593A patent/JPH04352523A/ja active Pending
-
1992
- 1992-04-23 US US07/872,322 patent/US5247541A/en not_active Expired - Lifetime
- 1992-04-28 CA CA002067461A patent/CA2067461A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CA2067461A1 (en) | 1992-12-01 |
| US5247541A (en) | 1993-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247541A (en) | Automatic equalizer for a data transmission channel | |
| US7869550B2 (en) | Nonlinear digital signal processor | |
| US4271525A (en) | Adaptive diversity receiver for digital communications | |
| KR100538601B1 (ko) | 신호파형 등화장치 | |
| US7120193B2 (en) | Decision feedback equalizer with dynamic feedback control | |
| US8041757B2 (en) | Low power and low complexity adaptive self-linearization | |
| US7039104B2 (en) | Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback | |
| US4270179A (en) | Complex ternary correlator and method for adaptive gradient computation | |
| NO163929B (no) | Kombinert adaptiv utjevnings- og demoduleringskrets. | |
| JPH0590904A (ja) | 制御信号発生回路 | |
| WO2010076746A2 (en) | Receiver i-q balance calibration | |
| JPH0879135A (ja) | デジタル信号誤り低減装置 | |
| EP0122637B1 (en) | Automatic adaptive equalizer | |
| US6940898B2 (en) | Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback | |
| US7035330B2 (en) | Decision feedback equalizer with dynamic feedback control | |
| JPH07221676A (ja) | 高速制御適応フィルタを用いた受信方式 | |
| US5778032A (en) | Data reproducing method and data reproducing unit | |
| JP3306736B2 (ja) | 周波数オフセット補償回路 | |
| US6944218B2 (en) | Adaptive filter having a small circuit scale with a low power consumption and tap-coefficients updating method of adaptive filter | |
| CN102656823A (zh) | 信号处理的装置，发送机，接收机和方法 | |
| JP3224496B2 (ja) | データ受信装置 | |
| JP3147864B2 (ja) | 適応ステップサイズ制御適応フィルタ、及び適応ステップサイズ制御方法 | |
| Perry et al. | Pipelined DFE architectures using delayed coefficient adaptation | |
| JP2569902B2 (ja) | 干渉波除去装置 | |
| JP2533136B2 (ja) | 位相ジッタ干渉キャンセラ |