JPH0879135A - デジタル信号誤り低減装置 - Google Patents
デジタル信号誤り低減装置Info
- Publication number
- JPH0879135A JPH0879135A JP6239461A JP23946194A JPH0879135A JP H0879135 A JPH0879135 A JP H0879135A JP 6239461 A JP6239461 A JP 6239461A JP 23946194 A JP23946194 A JP 23946194A JP H0879135 A JPH0879135 A JP H0879135A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- output
- transversal filter
- coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03038—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure
- H04L25/0305—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a non-recursive structure using blind adaptation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L2025/03592—Adaptation methods
- H04L2025/03598—Algorithms
- H04L2025/03611—Iterative algorithms
- H04L2025/03656—Initialisation
- H04L2025/03662—Initialisation to a fixed value
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 時間変化型マルチパス歪み、同一チャネル干
渉、非線形歪みを含む他の伝送路干渉によって引き起こ
されたデジタル信号の誤りに対して、素早い変化の誤り
及び静的誤りの両方に追従して低減すること。 【構成】 デジタル信号誤り低減装置において、トラン
スバーサルフィルタ１の出力部に誤り検出器２を設けて
信号誤りを検出する。この信号を係数生成器３に与え、
信号誤りが最少になるまで係数生成器３はトランスバー
サルフィルタ１のタップ係数を更新する。係数生成器３
は、トランスバーサルフィルタ１の係数をシステムクロ
ック速度で計算し、時間変化型の誤りを低減するために
高速変換及び実時間処理を可能にする。
渉、非線形歪みを含む他の伝送路干渉によって引き起こ
されたデジタル信号の誤りに対して、素早い変化の誤り
及び静的誤りの両方に追従して低減すること。 【構成】 デジタル信号誤り低減装置において、トラン
スバーサルフィルタ１の出力部に誤り検出器２を設けて
信号誤りを検出する。この信号を係数生成器３に与え、
信号誤りが最少になるまで係数生成器３はトランスバー
サルフィルタ１のタップ係数を更新する。係数生成器３
は、トランスバーサルフィルタ１の係数をシステムクロ
ック速度で計算し、時間変化型の誤りを低減するために
高速変換及び実時間処理を可能にする。
Description
【０００１】
【産業上の利用分野】本発明は、伝送路からのゴースト
等による符号間干渉を減少し、シンボル信号検出の精度
を向上するデジタル信号誤り低減装置に関するものであ
る。
等による符号間干渉を減少し、シンボル信号検出の精度
を向上するデジタル信号誤り低減装置に関するものであ
る。
【０００２】
【従来の技術】いかなる伝送系でもその主要な劣化要因
は、非直線歪み、マルチパス歪み、及びそれらの時間変
動である。従来のアナログ方式の信号伝送においては、
信号の劣化は「ゴースト・キャンセリング・チューナ」
等の適応等化器の使用により補償されてきた。このため
に、日本のＢＴＡ（Broadcasting Technology Associat
ion ）は、等化器に用いるためのＮＴＳＣ方式テレビジ
ョン伝送に挿入される基準参照信号を開発した。等化器
内では、受け取られた受信符号中の基準参照信号と、予
め受信機内に記憶された参照値とが比較される。これら
２つの信号間の差分データの全ては、伝送路の状態変化
で発生した符号誤りの補償のために、等化器のフィルタ
タップ係数値を求めるのに用いることができる。これ
は、基準参照信号をこれまでは使用していなかったＮＴ
ＳＣ信号上の垂直帰線期間に容易に挿入することができ
るといった実用的な方式であった。
は、非直線歪み、マルチパス歪み、及びそれらの時間変
動である。従来のアナログ方式の信号伝送においては、
信号の劣化は「ゴースト・キャンセリング・チューナ」
等の適応等化器の使用により補償されてきた。このため
に、日本のＢＴＡ（Broadcasting Technology Associat
ion ）は、等化器に用いるためのＮＴＳＣ方式テレビジ
ョン伝送に挿入される基準参照信号を開発した。等化器
内では、受け取られた受信符号中の基準参照信号と、予
め受信機内に記憶された参照値とが比較される。これら
２つの信号間の差分データの全ては、伝送路の状態変化
で発生した符号誤りの補償のために、等化器のフィルタ
タップ係数値を求めるのに用いることができる。これ
は、基準参照信号をこれまでは使用していなかったＮＴ
ＳＣ信号上の垂直帰線期間に容易に挿入することができ
るといった実用的な方式であった。
【０００３】しかしデジタル方式の信号伝送において
は、これらの信号劣化は一般的に識別型適応等化器の使
用により補償される。アナログのＮＴＳＣ伝送系とは対
照的に、デジタル伝送系には、一般的に基準参照信号を
挿入できる空の時間はない。即ちデジタル伝送時のデー
タストリームは連続したものである。例えば３２ＱＡＭ
でも電力スペクトルを平衡にするために符号データをわ
ざわざランダム化したデジタル信号から構成される。し
かしながら、デジタル方式の信号データは少数の離散値
に制限されており、例えば３２ＱＡＭでは各搬送波軸に
つき６値になる。従って識別装置は各信号に対し、最良
の閾値を決定することができる。そのためにデジタル伝
送用の基準参照信号は、受信側で復元したデジタル信号
を、予め設定した閾値を持つ識別装置に通すことによっ
て求めることができる。
は、これらの信号劣化は一般的に識別型適応等化器の使
用により補償される。アナログのＮＴＳＣ伝送系とは対
照的に、デジタル伝送系には、一般的に基準参照信号を
挿入できる空の時間はない。即ちデジタル伝送時のデー
タストリームは連続したものである。例えば３２ＱＡＭ
でも電力スペクトルを平衡にするために符号データをわ
ざわざランダム化したデジタル信号から構成される。し
かしながら、デジタル方式の信号データは少数の離散値
に制限されており、例えば３２ＱＡＭでは各搬送波軸に
つき６値になる。従って識別装置は各信号に対し、最良
の閾値を決定することができる。そのためにデジタル伝
送用の基準参照信号は、受信側で復元したデジタル信号
を、予め設定した閾値を持つ識別装置に通すことによっ
て求めることができる。
【０００４】信号誤りが十分に小さい場合、識別装置は
常に信号の各符号に対し正しい値を出力することにな
る。識別装置の入力信号を作り出した基準参照信号から
引くことは、結果として誤りデータを生成したことにな
る。それはトランスバーサルフィルタに対し、アナログ
方式と同じように誤りを補償するのに用いることができ
る。
常に信号の各符号に対し正しい値を出力することにな
る。識別装置の入力信号を作り出した基準参照信号から
引くことは、結果として誤りデータを生成したことにな
る。それはトランスバーサルフィルタに対し、アナログ
方式と同じように誤りを補償するのに用いることができ
る。
【０００５】この方式は、信号経路の一般特性が知ら
れ、劣化が最良の閾値として設定した期待レベルを越え
ないようなケーブル伝送の変復調装置のようによく管理
された環境においては利用されてきた。しかし、最近で
は空間伝送にもデジタル伝送が用いられようとしてい
る。特に地上テレビ放送においては、その伝送条件から
符号誤りを克服するのは深刻な課題である。
れ、劣化が最良の閾値として設定した期待レベルを越え
ないようなケーブル伝送の変復調装置のようによく管理
された環境においては利用されてきた。しかし、最近で
は空間伝送にもデジタル伝送が用いられようとしてい
る。特に地上テレビ放送においては、その伝送条件から
符号誤りを克服するのは深刻な課題である。
【０００６】この地上放送方式は以下に述べる厳しい制
限を受けることになる。信号の歪みレベルが、識別装置
がもはや所定の入力に対し正しい符号を選ぶことができ
ない程の大きさになる場合、計算した基準参照信号は正
しくない。さらにこうして得られる誤りデータ自身も誤
まったものとなり、結果として正しくないフィルタタッ
プ係数の生成につながる。このように正しい基準参照信
号のない場合の誤り信号の導出はブラインド等化と呼ば
れる。
限を受けることになる。信号の歪みレベルが、識別装置
がもはや所定の入力に対し正しい符号を選ぶことができ
ない程の大きさになる場合、計算した基準参照信号は正
しくない。さらにこうして得られる誤りデータ自身も誤
まったものとなり、結果として正しくないフィルタタッ
プ係数の生成につながる。このように正しい基準参照信
号のない場合の誤り信号の導出はブラインド等化と呼ば
れる。
【０００７】ブラインド等化アルゴリズムの一例は、ジ
ョルジョ・ピッチおよびジャンカルロ・プラーティによ
って開発され、「ストップ・アンド・ゴー」アルゴリズ
ムと呼ばれている（ピッチおよびプラーティによる「ス
トップ・アンド・ゴー識別アルゴリズムを用いるブライ
ンド等化および搬送波再生」、ＩＥＥＥ ＴＣ、ＣＯＭ
−３５巻、９号、１９８７年９月参照）。ピッチとプラ
ーティは、信号誤りのうち、信頼できない符号点では係
数更新を禁じる２進スイッチングアルゴリズムを提唱し
た。このアルゴリズムは、標準誤り信号が信頼性チェッ
クに合格しない場合「ストップし」、信頼性チェックに
合格する場合は「ゴーにする」というものである。この
ような「ストップ・アンド・ゴー」技術は、等化器にお
いて標準誤り信号に代わる誤り信号を発生することがで
きる。さらに利得制御および搬送波位相調整のためのア
ルゴリズムにも利用される。
ョルジョ・ピッチおよびジャンカルロ・プラーティによ
って開発され、「ストップ・アンド・ゴー」アルゴリズ
ムと呼ばれている（ピッチおよびプラーティによる「ス
トップ・アンド・ゴー識別アルゴリズムを用いるブライ
ンド等化および搬送波再生」、ＩＥＥＥ ＴＣ、ＣＯＭ
−３５巻、９号、１９８７年９月参照）。ピッチとプラ
ーティは、信号誤りのうち、信頼できない符号点では係
数更新を禁じる２進スイッチングアルゴリズムを提唱し
た。このアルゴリズムは、標準誤り信号が信頼性チェッ
クに合格しない場合「ストップし」、信頼性チェックに
合格する場合は「ゴーにする」というものである。この
ような「ストップ・アンド・ゴー」技術は、等化器にお
いて標準誤り信号に代わる誤り信号を発生することがで
きる。さらに利得制御および搬送波位相調整のためのア
ルゴリズムにも利用される。
【０００８】次に従来のデジタル信号誤り低減装置の一
例について説明する。図６は、従来のデジタル信号誤り
低減装置の構成例を示すブロック図である。図６におい
て、デジタル信号誤り低減装置は、トランスバーサルフ
ィルタ１、誤り検出器２、ＣＰＵ又はＤＳＰ制御器２０
で構成される。初期状態でトランスバーサルフィルタ１
はそのセンタータップ係数のみが１であり、入力デジタ
ル信号ｚ（ｔ）をそのまま出力する。しかし、その後誤
り検出器２から誤り信号ｅ（ｔ）がＣＰＵ又はＤＳＰ制
御器２０に入力される。ＣＰＵ又はＤＳＰ制御器２０は
記憶している制御ソフトウエアに従って、決められた通
りの動作手順を実行する。
例について説明する。図６は、従来のデジタル信号誤り
低減装置の構成例を示すブロック図である。図６におい
て、デジタル信号誤り低減装置は、トランスバーサルフ
ィルタ１、誤り検出器２、ＣＰＵ又はＤＳＰ制御器２０
で構成される。初期状態でトランスバーサルフィルタ１
はそのセンタータップ係数のみが１であり、入力デジタ
ル信号ｚ（ｔ）をそのまま出力する。しかし、その後誤
り検出器２から誤り信号ｅ（ｔ）がＣＰＵ又はＤＳＰ制
御器２０に入力される。ＣＰＵ又はＤＳＰ制御器２０は
記憶している制御ソフトウエアに従って、決められた通
りの動作手順を実行する。
【０００９】いま制御ソフトウエアとしてＬＭＳアルゴ
リズムが入っているものとする。これにより、ＣＰＵ又
はＤＳＰ制御器２０は入力デジタル信号ｚ（ｔ）の変化
にあわせて、誤り検出器２の出力する誤り信号ｅ（ｔ）
を最小にするように、トランスバーサルフィルタ１のタ
ップ係数を変更していく。ＣＰＵ又はＤＳＰ制御器２０
は制御ソフトウエアによってのみ動作するために、誤り
信号が最小になるまでの収束時間は、実用的なＣＰＵ又
はＤＳＰ制御で数十秒程度を要していた。ただしこの方
式は容易にアルゴリズムを変更できることが特長であ
る。
リズムが入っているものとする。これにより、ＣＰＵ又
はＤＳＰ制御器２０は入力デジタル信号ｚ（ｔ）の変化
にあわせて、誤り検出器２の出力する誤り信号ｅ（ｔ）
を最小にするように、トランスバーサルフィルタ１のタ
ップ係数を変更していく。ＣＰＵ又はＤＳＰ制御器２０
は制御ソフトウエアによってのみ動作するために、誤り
信号が最小になるまでの収束時間は、実用的なＣＰＵ又
はＤＳＰ制御で数十秒程度を要していた。ただしこの方
式は容易にアルゴリズムを変更できることが特長であ
る。
【００１０】
【発明が解決しようとする課題】時間変化マルチパス歪
み、同一チャネル干渉、及び非線形歪みを含む他の伝送
路干渉は、デジタル伝送系での符号間干渉であり、それ
は誤りの発生源でもある。検波後にブラインドアルゴリ
ズムを用いてトランスバーサルフィルタのタップ係数を
歪に適応して更新していくことで、受信後のデジタル信
号から符号間干渉及び信号誤りが取り除かれる。従来の
ようにトランスバーサルフィルタのタップ係数がマイク
ロプロセッサ（ＣＰＵ）又はデジタル信号プロセッサ
（ＤＳＰ）を用いて非リアルタイムで更新されるとき、
その係数更新時間は遅く、伝送経路上で時間的に早く変
化する誤り発生条件に追従できないという問題点があっ
た。
み、同一チャネル干渉、及び非線形歪みを含む他の伝送
路干渉は、デジタル伝送系での符号間干渉であり、それ
は誤りの発生源でもある。検波後にブラインドアルゴリ
ズムを用いてトランスバーサルフィルタのタップ係数を
歪に適応して更新していくことで、受信後のデジタル信
号から符号間干渉及び信号誤りが取り除かれる。従来の
ようにトランスバーサルフィルタのタップ係数がマイク
ロプロセッサ（ＣＰＵ）又はデジタル信号プロセッサ
（ＤＳＰ）を用いて非リアルタイムで更新されるとき、
その係数更新時間は遅く、伝送経路上で時間的に早く変
化する誤り発生条件に追従できないという問題点があっ
た。
【００１１】本発明はこのような従来の問題点に鑑みて
なされたものであって、時間変化マルチパス歪み、同一
チャネル干渉、及び非線形歪みを含む他の伝送路干渉に
よって引き起こされるような、時間的に早い変化及び定
常状態の誤りに追従するために、実時間ブラインドアル
ゴリズム処理を用い、タップ係数を素早く更新すること
ができるデジタル信号誤り低減装置を実現することを目
的とする。
なされたものであって、時間変化マルチパス歪み、同一
チャネル干渉、及び非線形歪みを含む他の伝送路干渉に
よって引き起こされるような、時間的に早い変化及び定
常状態の誤りに追従するために、実時間ブラインドアル
ゴリズム処理を用い、タップ係数を素早く更新すること
ができるデジタル信号誤り低減装置を実現することを目
的とする。
【００１２】
【課題を解決するための手段】本願の請求項１の発明
は、入力信号をフィルタリングするトランスバーサルフ
ィルタ手段と、トランスバーサルフィルタ手段の出力信
号の符号誤りを、出力信号毎について計算して誤り信号
を出力する誤り検出手段と、誤り検出手段の出力する誤
り信号のうちｎ分の１回だけを抽出して、トランスバー
サルフィルタの出力信号の符号誤りを最小にするよう
に、トランスバーサルフィルタのタップ係数を更新する
係数生成手段と、を具備することを特徴とするものであ
る。
は、入力信号をフィルタリングするトランスバーサルフ
ィルタ手段と、トランスバーサルフィルタ手段の出力信
号の符号誤りを、出力信号毎について計算して誤り信号
を出力する誤り検出手段と、誤り検出手段の出力する誤
り信号のうちｎ分の１回だけを抽出して、トランスバー
サルフィルタの出力信号の符号誤りを最小にするよう
に、トランスバーサルフィルタのタップ係数を更新する
係数生成手段と、を具備することを特徴とするものであ
る。
【００１３】本願の請求項３の発明は、入力信号をフィ
ルタリングするトランスバーサルフィルタ手段と、入力
信号をトランスバーサルフィルタ手段の信号処理時間だ
け遅延する遅延手段と、トランスバーサルフィルタ手段
の出力信号を遅延手段の出力信号から減算する減算手段
と、減算手段の出力信号の符号誤りを、出力信号毎につ
いて計算し誤り信号を出力する誤り検出手段と、誤り検
出手段の誤り信号のうちｎ分の１回だけを抽出して、減
算手段の出力信号の符号誤りを最小にするよう、トラン
スバーサルフィルタのタップ係数を更新する係数生成手
段と、を具備することを特徴とするものである。
ルタリングするトランスバーサルフィルタ手段と、入力
信号をトランスバーサルフィルタ手段の信号処理時間だ
け遅延する遅延手段と、トランスバーサルフィルタ手段
の出力信号を遅延手段の出力信号から減算する減算手段
と、減算手段の出力信号の符号誤りを、出力信号毎につ
いて計算し誤り信号を出力する誤り検出手段と、誤り検
出手段の誤り信号のうちｎ分の１回だけを抽出して、減
算手段の出力信号の符号誤りを最小にするよう、トラン
スバーサルフィルタのタップ係数を更新する係数生成手
段と、を具備することを特徴とするものである。
【００１４】本願の請求項４の発明は、信号をフィルタ
リングするトランスバーサルフィルタ手段と、トランス
バーサルフィルタ手段でフィルタリングされた信号を入
力信号から減算する減算手段と、減算手段の出力信号を
閾値で判別して符号値を決定するスライサ手段と、減算
手段の出力信号の符号誤りを出力信号毎について計算す
る誤り検出手段と、誤り検出手段の誤り信号のうちｎ分
の１回だけを抽出して、減算手段の出力信号の符号誤り
を最小にするよう、トランスバーサルフィルタのタップ
係数を更新する係数生成手段と、を具備することを特徴
とするものである。
リングするトランスバーサルフィルタ手段と、トランス
バーサルフィルタ手段でフィルタリングされた信号を入
力信号から減算する減算手段と、減算手段の出力信号を
閾値で判別して符号値を決定するスライサ手段と、減算
手段の出力信号の符号誤りを出力信号毎について計算す
る誤り検出手段と、誤り検出手段の誤り信号のうちｎ分
の１回だけを抽出して、減算手段の出力信号の符号誤り
を最小にするよう、トランスバーサルフィルタのタップ
係数を更新する係数生成手段と、を具備することを特徴
とするものである。
【００１５】
【作用】このような特徴を有する本発明によれば、係数
更新器は誤り信号に基づいて実時間でタップ係数を最適
化しているので、トランスバーサルフィルタはハードウ
エア構成で入力信号をブラインド等化できる。このた
め、自動等化器の等化特性は地上放送のデジタル伝送に
適したものとなる。またこの自動等化はプロセッサユニ
ット又はマイクロプロセッサユニットを用いる必要がな
く、受信された入力信号から干渉信号を短い時間内で減
少することができる。
更新器は誤り信号に基づいて実時間でタップ係数を最適
化しているので、トランスバーサルフィルタはハードウ
エア構成で入力信号をブラインド等化できる。このた
め、自動等化器の等化特性は地上放送のデジタル伝送に
適したものとなる。またこの自動等化はプロセッサユニ
ット又はマイクロプロセッサユニットを用いる必要がな
く、受信された入力信号から干渉信号を短い時間内で減
少することができる。
【００１６】
【実施例】以下、本発明の実施例のデジタル信号誤り低
減装置について図面を参照しながら説明する。図１は本
発明の第１実施例におけるデジタル信号誤り低減装置の
ブロック図である。本図に示すようにデジタル信号誤り
低減装置は、トランスバーサルフィルタ１、誤り検出器
２、係数生成器３により構成される。ここでトランスバ
ーサルフィルタ１及び係数生成器３は、単一の集積回路
チップ上に形成してもよい。
減装置について図面を参照しながら説明する。図１は本
発明の第１実施例におけるデジタル信号誤り低減装置の
ブロック図である。本図に示すようにデジタル信号誤り
低減装置は、トランスバーサルフィルタ１、誤り検出器
２、係数生成器３により構成される。ここでトランスバ
ーサルフィルタ１及び係数生成器３は、単一の集積回路
チップ上に形成してもよい。
【００１７】図９はトランスバーサルフィルタ１の構成
例を示すブロック図である。本図に示すように入力信号
の実数部ｙr （ｔ）はＦＩＲフィルタ１４ａ，１４ｄに
入力され、入力信号の虚数部ｙi （ｔ）はＦＩＲフィル
タ１４ｂ，１４ｃに入力される。演算器１５ａはＦＩＲ
フィルタ１４ａの出力信号からＦＩＲフィルタ１４ｂの
出力信号を減算する回路であり、その演算値ｚr （ｔ）
を出力する。同様に、演算器１５ｂはＦＩＲフィルタ１
４ｃの出力信号とＦＩＲフィルタ１４ｄの出力信号を加
算する回路であり、その演算値ｚi （ｔ）を出力する。
例を示すブロック図である。本図に示すように入力信号
の実数部ｙr （ｔ）はＦＩＲフィルタ１４ａ，１４ｄに
入力され、入力信号の虚数部ｙi （ｔ）はＦＩＲフィル
タ１４ｂ，１４ｃに入力される。演算器１５ａはＦＩＲ
フィルタ１４ａの出力信号からＦＩＲフィルタ１４ｂの
出力信号を減算する回路であり、その演算値ｚr （ｔ）
を出力する。同様に、演算器１５ｂはＦＩＲフィルタ１
４ｃの出力信号とＦＩＲフィルタ１４ｄの出力信号を加
算する回路であり、その演算値ｚi （ｔ）を出力する。
【００１８】このトランスバーサルフィルタ１はその回
路構成上、同期型又は分数型の形式をとるが、そのどち
らでも本発明の効果は変わらない。図９に示すＦＩＲフ
ィルタ１４は具体的には図１０に示すような構成の回路
である。図１０においてＦＩＲフィルタ１４は、直列接
続された複数の遅延器（Ｔ）１６ａ，１６ｂ・・・と、
ＦＩＲフィルタ１４の入力端と各遅延器１６ａ，１６ｂ
・・・の出力端に夫々接続された乗算器１７ａ，１７ｂ
・・・と、各乗算器１６ａ，１６ｂ・・・の各出力を加
算する加算器１８とにより構成される。
路構成上、同期型又は分数型の形式をとるが、そのどち
らでも本発明の効果は変わらない。図９に示すＦＩＲフ
ィルタ１４は具体的には図１０に示すような構成の回路
である。図１０においてＦＩＲフィルタ１４は、直列接
続された複数の遅延器（Ｔ）１６ａ，１６ｂ・・・と、
ＦＩＲフィルタ１４の入力端と各遅延器１６ａ，１６ｂ
・・・の出力端に夫々接続された乗算器１７ａ，１７ｂ
・・・と、各乗算器１６ａ，１６ｂ・・・の各出力を加
算する加算器１８とにより構成される。
【００１９】図１０において、乗算器１７ａ，１７ｂ・
・・の乗算係数をＣ0 ，Ｃ1 ・・・Ｃm-1 とするとき、
これらの乗算係数をタップ係数とし、図９のＦＩＲフィ
ルタ１４ａ，１４ｃではタップ係数Ｃrnが、ＦＩＲフィ
ルタ１４ｂ，１４ｄではタップ係数Ｃinが、夫々図１に
示す係数生成器３により更新される。
・・の乗算係数をＣ0 ，Ｃ1 ・・・Ｃm-1 とするとき、
これらの乗算係数をタップ係数とし、図９のＦＩＲフィ
ルタ１４ａ，１４ｃではタップ係数Ｃrnが、ＦＩＲフィ
ルタ１４ｂ，１４ｄではタップ係数Ｃinが、夫々図１に
示す係数生成器３により更新される。
【００２０】図４は係数生成器３Ａの構成例を示すブロ
ック図である。本図において入力信号ｚ（ｔ）は遅延器
７に与えられ、誤り検出器２の誤り信号ｅ（ｔ）はサブ
サンプラー８に与えられる。遅延器７は、トランスバー
サルフィルタ１と誤り検出器２の信号処理時間ＴDEだけ
信号を遅延する第２の遅延回路である。又サブサンプラ
ー８は１／ｎのサブサンプリングを行う回路である。乗
算器９は遅延器７の出力信号とサブサンプラー８の出力
信号を乗算する回路で、その乗算出力は追加乗算器１０
に与えられる。追加乗算器１０は入力信号にステップサ
イズ係数αを乗算する回路であり、その出力は加算器１
１に与えられる。加算器１１は、加算器１１の出力端に
接続される記憶装置１２の出力を追加乗算器１０の出力
信号に加算する回路である。
ック図である。本図において入力信号ｚ（ｔ）は遅延器
７に与えられ、誤り検出器２の誤り信号ｅ（ｔ）はサブ
サンプラー８に与えられる。遅延器７は、トランスバー
サルフィルタ１と誤り検出器２の信号処理時間ＴDEだけ
信号を遅延する第２の遅延回路である。又サブサンプラ
ー８は１／ｎのサブサンプリングを行う回路である。乗
算器９は遅延器７の出力信号とサブサンプラー８の出力
信号を乗算する回路で、その乗算出力は追加乗算器１０
に与えられる。追加乗算器１０は入力信号にステップサ
イズ係数αを乗算する回路であり、その出力は加算器１
１に与えられる。加算器１１は、加算器１１の出力端に
接続される記憶装置１２の出力を追加乗算器１０の出力
信号に加算する回路である。
【００２１】これに対して図５に示す係数生成器３Ｂ
は、遅延器７、サブサンプラー８、乗算器９、追加乗算
器１０を有し、それらの回路の接続は図４の係数生成器
３Ａと同一である。しかし加算器１１以降の接続が異な
る。即ち加算器１１はタップ係数の更新値を出力すると
共に、その値を記憶装置１２に格納する。そして記憶装
置１２から出力されたタップ係数は加算器１１で追加乗
算器１０の出力と加算されるように構成されている。こ
こで図４、図５の記憶装置１２は、例えば半導体メモリ
により構成される。
は、遅延器７、サブサンプラー８、乗算器９、追加乗算
器１０を有し、それらの回路の接続は図４の係数生成器
３Ａと同一である。しかし加算器１１以降の接続が異な
る。即ち加算器１１はタップ係数の更新値を出力すると
共に、その値を記憶装置１２に格納する。そして記憶装
置１２から出力されたタップ係数は加算器１１で追加乗
算器１０の出力と加算されるように構成されている。こ
こで図４、図５の記憶装置１２は、例えば半導体メモリ
により構成される。
【００２２】このように構成されたデジタル信号誤り低
減装置の動作について説明する。図７は図１のトランス
バーサルフィルタ１及び係数生成器３に入力された入力
信号ｚ（ｔ）において、ゴーストを含んだ１６ＱＡＭの
Ｉ軸側の信号のアイパターンを表している。入力信号ｚ
（ｔ）は図９に示したＦＩＲフィルタ１４と加算器１５
からなる複素型のトランスバーサルフィルタ１の入力端
１ａと１ｂに与えられる。
減装置の動作について説明する。図７は図１のトランス
バーサルフィルタ１及び係数生成器３に入力された入力
信号ｚ（ｔ）において、ゴーストを含んだ１６ＱＡＭの
Ｉ軸側の信号のアイパターンを表している。入力信号ｚ
（ｔ）は図９に示したＦＩＲフィルタ１４と加算器１５
からなる複素型のトランスバーサルフィルタ１の入力端
１ａと１ｂに与えられる。
【００２３】今トランスバーサルフィルタ１のタップ係
数Ｃrn，Ｃinが初期状態であって、全タップ中の特定の
１タップにのみ１が設定され、それ以外のタップには０
が設定されていたとすると、トランスバーサルフィルタ
１は図７に示す信号をそのまま出力する。この出力信号
を誤り検出器２に入力し、基準値として自ら決定した符
号点配置とその出力信号との差を誤り信号ｅ（ｔ）とし
て係数生成器３に入力する。なお図１の係数生成器３に
は入力信号ｚ（ｔ）も供給されている。
数Ｃrn，Ｃinが初期状態であって、全タップ中の特定の
１タップにのみ１が設定され、それ以外のタップには０
が設定されていたとすると、トランスバーサルフィルタ
１は図７に示す信号をそのまま出力する。この出力信号
を誤り検出器２に入力し、基準値として自ら決定した符
号点配置とその出力信号との差を誤り信号ｅ（ｔ）とし
て係数生成器３に入力する。なお図１の係数生成器３に
は入力信号ｚ（ｔ）も供給されている。
【００２４】係数生成器３では誤り検出器２からの誤り
信号と入力信号を基に、誤り値が小さくなるように各タ
ップ係数Ｃrn，Ｃinを決定して、図９に示すトランスバ
ーサルフィルタ１に供給する。この結果、さらに入力し
た入力信号ｚ（ｔ）との畳み込み演算が行なわれる。そ
してその出力信号を再び誤り検出器２に供給する。係数
生成器３では再度誤り信号ｅ（ｔ）を取り出し、その誤
り信号が小さくなるように再びタップ係数を決定する。
以上の信号処理を繰り返し行い、所定の誤差の範囲に入
った時点で収束したと判断する。この後、何かの外乱で
再び誤り信号ｅ（ｔ）が大きく発生したときには、上述
した動作が再び繰り返されて収束する。
信号と入力信号を基に、誤り値が小さくなるように各タ
ップ係数Ｃrn，Ｃinを決定して、図９に示すトランスバ
ーサルフィルタ１に供給する。この結果、さらに入力し
た入力信号ｚ（ｔ）との畳み込み演算が行なわれる。そ
してその出力信号を再び誤り検出器２に供給する。係数
生成器３では再度誤り信号ｅ（ｔ）を取り出し、その誤
り信号が小さくなるように再びタップ係数を決定する。
以上の信号処理を繰り返し行い、所定の誤差の範囲に入
った時点で収束したと判断する。この後、何かの外乱で
再び誤り信号ｅ（ｔ）が大きく発生したときには、上述
した動作が再び繰り返されて収束する。
【００２５】これらの結果、収束時のトランスバーサル
フィルタ１の伝達関数は、伝送路の伝達関数の逆関数に
なり、ゴースト信号が排除される。このときに、図８に
示すようなアイパターンが形成されて、この信号のアイ
パターンが開いた点１３で信号を正確にサンプリングす
ることができる。このようにしてより正確な符号を再生
することができる。従って当初は符号誤りがあった信号
から、符号誤りを取り除いて受信することができる。
フィルタ１の伝達関数は、伝送路の伝達関数の逆関数に
なり、ゴースト信号が排除される。このときに、図８に
示すようなアイパターンが形成されて、この信号のアイ
パターンが開いた点１３で信号を正確にサンプリングす
ることができる。このようにしてより正確な符号を再生
することができる。従って当初は符号誤りがあった信号
から、符号誤りを取り除いて受信することができる。
【００２６】図２は、本発明の第２実施例におけるデジ
タル信号誤り低減装置のブロック図である。図２におい
て、図１と同じ番号を付けたブロックは図１の各ブロッ
クと同じ機能を有しているものとする。図２に示す第１
の遅延器４は、実数型又は複素数型の遅延器である。ま
た減算器５は実数型又は複素数型の減算器である。図２
ではトランスバーサルフィルタ１自身が入力信号を等化
するのではなく、むしろ誤り修正用信号を出力する機能
を有する点で図１と異なる。
タル信号誤り低減装置のブロック図である。図２におい
て、図１と同じ番号を付けたブロックは図１の各ブロッ
クと同じ機能を有しているものとする。図２に示す第１
の遅延器４は、実数型又は複素数型の遅延器である。ま
た減算器５は実数型又は複素数型の減算器である。図２
ではトランスバーサルフィルタ１自身が入力信号を等化
するのではなく、むしろ誤り修正用信号を出力する機能
を有する点で図１と異なる。
【００２７】さて、トランスバーサルフィルタ１の入力
端には図７のようなゴースト信号を含んだ入力信号ｚ
（ｔ）が入力されている。ここでは図１と同じ番号の回
路は図１のものと同様の動作をするため、詳細な動作説
明は省略する。入力信号は遅延器４にも供給されている
ので、その信号はそのままＴC だけ遅延して減算器５に
入力される。
端には図７のようなゴースト信号を含んだ入力信号ｚ
（ｔ）が入力されている。ここでは図１と同じ番号の回
路は図１のものと同様の動作をするため、詳細な動作説
明は省略する。入力信号は遅延器４にも供給されている
ので、その信号はそのままＴC だけ遅延して減算器５に
入力される。
【００２８】一方、トランスバーサルフィルタ１の出力
信号も減算器５に入力される。しかし初期状態ではトラ
ンスバーサルフィルタの全タップ係数は０であり、トラ
ンスバーサルフィルタ１の出力端には信号が現れていな
い。従って減算器５の出力は図１のトランスバーサルフ
ィルタ１の出力と同じ信号状態である。この結果、誤り
検出器２の出力には誤り信号ｅ（ｔ）が出ている。
信号も減算器５に入力される。しかし初期状態ではトラ
ンスバーサルフィルタの全タップ係数は０であり、トラ
ンスバーサルフィルタ１の出力端には信号が現れていな
い。従って減算器５の出力は図１のトランスバーサルフ
ィルタ１の出力と同じ信号状態である。この結果、誤り
検出器２の出力には誤り信号ｅ（ｔ）が出ている。
【００２９】その後は図１で説明した動作と同様に、係
数生成器３が誤り検出器３の誤り信号ｅ（ｔ）を小さく
するように、各タップ係数Ｃrn，Ｃinを決定し、繰り返
し演算を行う。この際に、各タップ係数はトランスバー
サルフィルタ１の出力から、誤差信号のみを生成するよ
うに決定されている。つまり、その誤り修正用信号出力
は減算器５において遅延器４のデジタル信号出力から引
かれる。減算器５の出力が本装置の出力となっており、
遅延器４の値はトランスバーサルフィルタ１のセンター
タップの位置を定めるのに用いられる。これはトランス
バーサルフィルタ１の全タップ係数がゼロに初期化され
るのを可能にしたことで、フィルタの総合精度を高め、
特に正利得がトランスバーサルフィルタ１のタップ係数
である場合に、オーバーフローに陥らないように抑制で
きる特長がある。
数生成器３が誤り検出器３の誤り信号ｅ（ｔ）を小さく
するように、各タップ係数Ｃrn，Ｃinを決定し、繰り返
し演算を行う。この際に、各タップ係数はトランスバー
サルフィルタ１の出力から、誤差信号のみを生成するよ
うに決定されている。つまり、その誤り修正用信号出力
は減算器５において遅延器４のデジタル信号出力から引
かれる。減算器５の出力が本装置の出力となっており、
遅延器４の値はトランスバーサルフィルタ１のセンター
タップの位置を定めるのに用いられる。これはトランス
バーサルフィルタ１の全タップ係数がゼロに初期化され
るのを可能にしたことで、フィルタの総合精度を高め、
特に正利得がトランスバーサルフィルタ１のタップ係数
である場合に、オーバーフローに陥らないように抑制で
きる特長がある。
【００３０】図３は、本発明の第３実施例におけるデジ
タル信号誤り低減装置のブロック図である。図３におい
て、図１と同じ番号を付けたブロックは図１のブロック
と同じ機能を有しているものとする。図３において実数
型又は複素数型スライサ（記号検出器）６が設けられて
いる。図３に示す回路は、トランスバーサルフィルタ１
が出力信号からフィードバック誤り修正用信号を出力す
る点で、図１及び図２と異なる。
タル信号誤り低減装置のブロック図である。図３におい
て、図１と同じ番号を付けたブロックは図１のブロック
と同じ機能を有しているものとする。図３において実数
型又は複素数型スライサ（記号検出器）６が設けられて
いる。図３に示す回路は、トランスバーサルフィルタ１
が出力信号からフィードバック誤り修正用信号を出力す
る点で、図１及び図２と異なる。
【００３１】さて減算器５の入力端には図７のようなゴ
ースト信号を含んだ入力信号ｚ（ｔ）が入力されてい
る。さらに減算器５にはトランスバーサルフィルタ１の
出力信号も供給されており、減算器５にはトランスバー
サルフィルタ１の出力信号から入力信号ｚ（ｔ）を減算
する。いまトランスバーサルフィルタ１の全タップ係数
が零の初期状態にあるとすると、スライサ６は減算器５
の出力信号を固定の閾値で判別して信号を生成する。こ
の生成した信号をトランスバーサルフィルタ１の入力信
号としている。一方、減算器５の出力信号を誤り検出器
２に入力して、その誤り信号ｅ（ｔ）を係数生成器３に
供給している。これによって係数生成器３は誤り検出器
２の誤り信号が小さくなるように各タップ係数を決定し
ていく。そのアルゴリズムは図１、図２と同様でよい。
ースト信号を含んだ入力信号ｚ（ｔ）が入力されてい
る。さらに減算器５にはトランスバーサルフィルタ１の
出力信号も供給されており、減算器５にはトランスバー
サルフィルタ１の出力信号から入力信号ｚ（ｔ）を減算
する。いまトランスバーサルフィルタ１の全タップ係数
が零の初期状態にあるとすると、スライサ６は減算器５
の出力信号を固定の閾値で判別して信号を生成する。こ
の生成した信号をトランスバーサルフィルタ１の入力信
号としている。一方、減算器５の出力信号を誤り検出器
２に入力して、その誤り信号ｅ（ｔ）を係数生成器３に
供給している。これによって係数生成器３は誤り検出器
２の誤り信号が小さくなるように各タップ係数を決定し
ていく。そのアルゴリズムは図１、図２と同様でよい。
【００３２】このような動作では、スライサ６とトラン
スバーサルフィルタ１によりフィードバック誤り修正用
信号を生成して再帰的な誤りを減少している。このた
め、第１又は第２実施例のようなデジタル信号誤り低減
装置と同様の効果が得られる上に、巡回型フィルタの構
成であるために長い遅延時間を伴うゴースト信号の排除
には有効である。
スバーサルフィルタ１によりフィードバック誤り修正用
信号を生成して再帰的な誤りを減少している。このた
め、第１又は第２実施例のようなデジタル信号誤り低減
装置と同様の効果が得られる上に、巡回型フィルタの構
成であるために長い遅延時間を伴うゴースト信号の排除
には有効である。
【００３３】つぎに第１〜第３実施例の係数生成器３に
おけるタップ係数生成法について具体的に説明する。前
述したように図４は、図１〜図３のトランスバーサルフ
ィルタ１に対し、実数型又は複素数型のタップ係数を発
生させる係数生成器３である。
おけるタップ係数生成法について具体的に説明する。前
述したように図４は、図１〜図３のトランスバーサルフ
ィルタ１に対し、実数型又は複素数型のタップ係数を発
生させる係数生成器３である。
【００３４】トランスバーサルフィルタ１の入力端に供
給されたデジタル信号ｚ（ｔ）は図４又は図５の遅延器
７に与えられる。一方、本装置の出力信号から誤り検出
器２で検出するデジタルの誤り信号ｅ（ｔ）はサブサン
プラー８に与えられる。遅延器７では誤り信号ｅ（ｔ）
との遅延時間を相殺するために、トランスバーサルフィ
ルタ１と誤り検出器２の処理時間分ＴDEだけデジタル信
号ｚ（ｔ）を遅延させる。このため遅延器７から、ｚ＊
（ｔ0 ＋ｍｋＴ−ｎＴ）の信号が複素数型又はスカラー
型の信号として出力される。ここでｍはトランスバーサ
ルフィルタ１の実数型又は複素数型係数タップの総数で
ある。またＴは本装置のデータサンプル期間である。さ
らにｎは係数を更新している係数アドレスである。
給されたデジタル信号ｚ（ｔ）は図４又は図５の遅延器
７に与えられる。一方、本装置の出力信号から誤り検出
器２で検出するデジタルの誤り信号ｅ（ｔ）はサブサン
プラー８に与えられる。遅延器７では誤り信号ｅ（ｔ）
との遅延時間を相殺するために、トランスバーサルフィ
ルタ１と誤り検出器２の処理時間分ＴDEだけデジタル信
号ｚ（ｔ）を遅延させる。このため遅延器７から、ｚ＊
（ｔ0 ＋ｍｋＴ−ｎＴ）の信号が複素数型又はスカラー
型の信号として出力される。ここでｍはトランスバーサ
ルフィルタ１の実数型又は複素数型係数タップの総数で
ある。またＴは本装置のデータサンプル期間である。さ
らにｎは係数を更新している係数アドレスである。
【００３５】サブサンプラー８は誤り信号ｅ（ｔ）に対
してｎ分の１のサブサンプリングを行う。その出力は実
数型又は複素数型の信号ｅ（ｔ0 ＋ｍｋ）として出力さ
れる。なおｋは演算回数である。つぎに乗算器９は遅延
器７及びサブサンプラー８から実数型又は複素数型の信
号を入力して乗算する。この乗算結果は追加乗算器１０
に与えられ、固定又は時間変化型ステップサイズ係数α
で乗算される。つぎにこの実数型又は複素数型出力を加
算器１１へ供給する。図示のタップ係数ｃn （ｋ）は記
憶装置１２の出力からのｎ番目の実数型又は複素数型係
数の現在値であり、加算器１１への入力信号となる。こ
の信号は係数生成器３の出力でもある。このタップ係数
を出力した後には、さらに演算した結果として新しいタ
ップ係数ｃn （ｋ＋１）が加算器１１の出力端に現れて
いる。
してｎ分の１のサブサンプリングを行う。その出力は実
数型又は複素数型の信号ｅ（ｔ0 ＋ｍｋ）として出力さ
れる。なおｋは演算回数である。つぎに乗算器９は遅延
器７及びサブサンプラー８から実数型又は複素数型の信
号を入力して乗算する。この乗算結果は追加乗算器１０
に与えられ、固定又は時間変化型ステップサイズ係数α
で乗算される。つぎにこの実数型又は複素数型出力を加
算器１１へ供給する。図示のタップ係数ｃn （ｋ）は記
憶装置１２の出力からのｎ番目の実数型又は複素数型係
数の現在値であり、加算器１１への入力信号となる。こ
の信号は係数生成器３の出力でもある。このタップ係数
を出力した後には、さらに演算した結果として新しいタ
ップ係数ｃn （ｋ＋１）が加算器１１の出力端に現れて
いる。
【００３６】これは加算器１１の出力信号として繰り返
されたｎ番目の実数型又は複素数型係数の更新値であ
る。時刻ｔ0 を起点として単一のタップ係数ｃn は、各
ｋに関し、
されたｎ番目の実数型又は複素数型係数の更新値であ
る。時刻ｔ0 を起点として単一のタップ係数ｃn は、各
ｋに関し、
【数１】ｃn （ｋ＋１）＝ｃn （ｋ）−αε（ｔ0 ＋ｍ
ｋ）ｚ＊（ｔ0 ＋ｍｋＴ−ｎＴ） として計算される。ここでは誤り信号ε（ｔ）をサブサ
ンプリングしている点で従来例のＬＭＳアルゴリズムと
異なる。この１回の反復演算で分数型又は同期型の演算
を行ってタップ係数ｃn を生成することができる。なお
係数生成器３を単一型又は並列型に構成しても実行でき
る。
ｋ）ｚ＊（ｔ0 ＋ｍｋＴ−ｎＴ） として計算される。ここでは誤り信号ε（ｔ）をサブサ
ンプリングしている点で従来例のＬＭＳアルゴリズムと
異なる。この１回の反復演算で分数型又は同期型の演算
を行ってタップ係数ｃn を生成することができる。なお
係数生成器３を単一型又は並列型に構成しても実行でき
る。
【００３７】図５に示す係数生成器３Ｂでは、トランス
バーサルフィルタ１の入力端に供給した入力信号ｚ
（ｔ）は遅延器７に与えられる。一方、本装置の出力信
号から誤り検出器２で検出された誤り信号ｅ（ｔ）はサ
ブサンプラー８に与えられる。夫々信号は乗算器９で乗
算された後、固定又は時間変化型ステップサイズ係数α
が乗算器１０で乗算される。この乗算結果は加算器１１
に入力される。ここでは図４の場合と異なり、加算器１
１の出力が係数生成器３Ｂの出力となる。
バーサルフィルタ１の入力端に供給した入力信号ｚ
（ｔ）は遅延器７に与えられる。一方、本装置の出力信
号から誤り検出器２で検出された誤り信号ｅ（ｔ）はサ
ブサンプラー８に与えられる。夫々信号は乗算器９で乗
算された後、固定又は時間変化型ステップサイズ係数α
が乗算器１０で乗算される。この乗算結果は加算器１１
に入力される。ここでは図４の場合と異なり、加算器１
１の出力が係数生成器３Ｂの出力となる。
【００３８】従ってこの出力信号ｃ（ｋ＋１）を一旦記
憶装置１２に格納し、次回の演算の結果と加算器１１で
加算する。これによりｃ（ｋ）は記憶装置１２の出力と
なり、加算器１１への入力信号となる。よってｃ（ｋ＋
１）が加算器１１の出力として、係数生成器３Ｂから出
力される。この場合も図４で説明したように以下の数式
で表されている。即ち時刻ｔ0 を起点として、単一の係
数出力値ｃn は、各ｋに関し、
憶装置１２に格納し、次回の演算の結果と加算器１１で
加算する。これによりｃ（ｋ）は記憶装置１２の出力と
なり、加算器１１への入力信号となる。よってｃ（ｋ＋
１）が加算器１１の出力として、係数生成器３Ｂから出
力される。この場合も図４で説明したように以下の数式
で表されている。即ち時刻ｔ0 を起点として、単一の係
数出力値ｃn は、各ｋに関し、
【数２】ｃn （ｋ＋１）＝ｃn ( ｋ）−ａε（ｔ0 ＋ｍ
ｋ）ｚ＊（ｔ0 ＋ｍｋＴ−ｎＴ） として計算される。ここでは誤り信号ε（ｔ）において
サブサンプリングしている点でＬＭＳアルゴリズムと異
なる。この１回の反復演算で分数型または同期型の演算
を行ってタップ係数ｃn を生成することができる。なお
係数生成器３Ｂを単一型又は並列型に構成しても実行で
きる。
ｋ）ｚ＊（ｔ0 ＋ｍｋＴ−ｎＴ） として計算される。ここでは誤り信号ε（ｔ）において
サブサンプリングしている点でＬＭＳアルゴリズムと異
なる。この１回の反復演算で分数型または同期型の演算
を行ってタップ係数ｃn を生成することができる。なお
係数生成器３Ｂを単一型又は並列型に構成しても実行で
きる。
【００３９】
【発明の効果】以上のように本発明によれば、誤り信号
をサブサンプリングする係数生成器を設けたことによ
り、実数型又は複素数型デジタル信号の高速処理の誤り
低減および実時間での誤り低減を、マイクロプロセッサ
又はデジタル信号プロセッサを使用しないで実現でき
る。さらに係数生成器をハードウェア構成とし、シンボ
ル速度又はそれより速い速度で誤り信号のサブサンプリ
ングを実行することにより、タップ係数の収束時間を短
縮することができる。また、全てのアルゴリズムをハー
ドウエア化できる構成であるために、デジタル信号誤り
低減装置を集積回路化することができる。
をサブサンプリングする係数生成器を設けたことによ
り、実数型又は複素数型デジタル信号の高速処理の誤り
低減および実時間での誤り低減を、マイクロプロセッサ
又はデジタル信号プロセッサを使用しないで実現でき
る。さらに係数生成器をハードウェア構成とし、シンボ
ル速度又はそれより速い速度で誤り信号のサブサンプリ
ングを実行することにより、タップ係数の収束時間を短
縮することができる。また、全てのアルゴリズムをハー
ドウエア化できる構成であるために、デジタル信号誤り
低減装置を集積回路化することができる。
【図１】本発明の第１実施例のデジタル信号誤り低減装
置のブロック図である。
置のブロック図である。
【図２】本発明の第２実施例のデジタル信号誤り低減装
置のブロック図である。
置のブロック図である。
【図３】本発明の第３実施例のデジタル信号誤り低減装
置のブロック図である。
置のブロック図である。
【図４】各実施例のデジタル信号誤り低減装置に用いら
れる係数生成器（その１）の構成を示すブロック図であ
る。
れる係数生成器（その１）の構成を示すブロック図であ
る。
【図５】各実施例のデジタル信号誤り低減装置に用いら
れる係数生成器（その２）の構成を示すブロック図であ
る。
れる係数生成器（その２）の構成を示すブロック図であ
る。
【図６】従来のデジタル信号誤り低減装置の構成例を示
すブロック図である。
すブロック図である。
【図７】デジタル信号誤り低減装置の入力波形を示すア
イパターンである。
イパターンである。
【図８】デジタル信号誤り低減装置の出力波形を示すア
イパターンである。
イパターンである。
【図９】各実施例のデジタル信号誤り低減装置に用いら
れるトランスバーサルフィルタのブロック図である。
れるトランスバーサルフィルタのブロック図である。
【図１０】各実施例のデジタル信号誤り低減装置に用い
られるＦＩＲフィルタのブロック図である。
られるＦＩＲフィルタのブロック図である。
１ トランスバーサルフィルタ ２ 誤り検出器 ３，３Ａ，３Ｂ 係数生成器 ４，７，１６ 遅延器 ５ 減算器 ６ スライサ ８ サブサンプラー ９，１０，１７ 乗算器 １１，１８ 加算器 １２ 記憶装置 １４ ＦＩＲフィルタ １５ 演算器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 尾関 浩明 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 坂下 誠司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (6)
- 【請求項１】 入力信号をフィルタリングするトランス
バーサルフィルタ手段と、 前記トランスバーサルフィルタ手段の出力信号の符号誤
りを、出力信号毎について計算して誤り信号を出力する
誤り検出手段と、 前記誤り検出手段の出力する誤り信号のうちｎ分の１回
だけを抽出して、前記トランスバーサルフィルタの出力
信号の符号誤りを最小にするように、前記トランスバー
サルフィルタのタップ係数を更新する係数生成手段と、
を具備することを特徴とするデジタル信号誤り低減装
置。 - 【請求項２】 前記トランスバーサルフィルタ手段及び
前記係数生成手段が単一の集積回路チップ上に形成され
ることを特徴とする請求項１記載のデジタル信号誤り低
減装置。 - 【請求項３】 入力信号をフィルタリングするトランス
バーサルフィルタ手段と、 前記入力信号を前記トランスバーサルフィルタ手段の信
号処理時間だけ遅延する遅延手段と、 前記トランスバーサルフィルタ手段の出力信号を前記遅
延手段の出力信号から減算する減算手段と、 前記減算手段の出力信号の符号誤りを、出力信号毎につ
いて計算し誤り信号を出力する誤り検出手段と、 前記誤り検出手段の誤り信号のうちｎ分の１回だけを抽
出して、前記減算手段の出力信号の符号誤りを最小にす
るよう、前記トランスバーサルフィルタのタップ係数を
更新する係数生成手段と、を具備することを特徴とする
デジタル信号誤り低減装置。 - 【請求項４】 信号をフィルタリングするトランスバー
サルフィルタ手段と、 前記トランスバーサルフィルタ手段でフィルタリングさ
れた信号を入力信号から減算する減算手段と、 前記減算手段の出力信号を閾値で判別して符号値を決定
するスライサ手段と、 前記減算手段の出力信号の符号誤りを出力信号毎につい
て計算する誤り検出手段と、 前記誤り検出手段の誤り信号のうちｎ分の１回だけを抽
出して、前記減算手段の出力信号の符号誤りを最小にす
るよう、前記トランスバーサルフィルタのタップ係数を
更新する係数生成手段と、を具備することを特徴とする
デジタル信号誤り低減装置。 - 【請求項５】 前記係数生成手段は、 前記トランスバーサルフィルタ手段及び前記誤り検出手
段の信号遅延量分だけ入力信号を遅延する遅延手段と、 前記誤り検出手段の出力をサブサンプリングするサブサ
ンプル手段と、 前記遅延手段の出力と前記サブサンプル手段の出力とを
乗算する第１の乗算手段と、 前記第１の乗算手段の出力とステップサイズ係数値とを
乗算する第２の乗算手段と、 出力タップ係数と前記第２の乗算手段とを加算する加算
手段と、 前記加算手段の出力を保持し、前記トランスバーサルフ
ィルタ手段にタップ係数を出力する記憶手段と、を具備
するものであることを特徴とする請求項１、３、４のい
ずれか１項記載のデジタル信号誤り低減装置。 - 【請求項６】 前記係数生成手段は、 前記トランスバーサルフィルタ手段及び前記誤り検出手
段の信号遅延量分だけ入力信号を遅延する遅延手段と、 前記誤り検出手段の出力をサブサンプリングするサブサ
ンプル手段と、 前記遅延手段の出力と前記サブサンプル手段の出力とを
乗算する第１の乗算手段と、 前記第１の乗算手段の出力とステップサイズ係数値とを
乗算する第２の乗算手段と、 前記第２乗算手段の出力をタップ係数として保持する記
憶手段と、 前記第２の乗算手段の出力と前記記憶手段の出力とを加
算し、前記トランスバーサルフィルタ手段にタップ係数
を出力する加算手段と、を具備するものであることを特
徴とする請求項１、３、４のいずれか１項記載のデジタ
ル信号誤り低減装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6239461A JPH0879135A (ja) | 1994-09-06 | 1994-09-06 | デジタル信号誤り低減装置 |
| EP95306197A EP0701350A3 (en) | 1994-09-06 | 1995-09-05 | Blind transversal equaliser |
| US08/523,913 US5914983A (en) | 1994-09-06 | 1995-09-06 | Digital signal error reduction apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6239461A JPH0879135A (ja) | 1994-09-06 | 1994-09-06 | デジタル信号誤り低減装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0879135A true JPH0879135A (ja) | 1996-03-22 |
Family
ID=17045111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6239461A Pending JPH0879135A (ja) | 1994-09-06 | 1994-09-06 | デジタル信号誤り低減装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5914983A (ja) |
| EP (1) | EP0701350A3 (ja) |
| JP (1) | JPH0879135A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373337B1 (ko) * | 2000-07-11 | 2003-02-25 | 주식회사 팬택앤큐리텔 | 무선통신 시스템에서 다운링크 수신기의 적응 채널 추정기 |
| JPWO2007010889A1 (ja) * | 2005-07-15 | 2009-01-29 | 日本電気株式会社 | 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム |
| JP2014053688A (ja) * | 2012-09-05 | 2014-03-20 | Nec Corp | 等化装置、受信装置及び等化方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459877B1 (ko) * | 1998-01-07 | 2005-01-17 | 삼성전자주식회사 | 비선형 등화 장치 |
| US6563868B1 (en) * | 1998-07-17 | 2003-05-13 | General Instruments Corporation | Method and apparatus for adaptive equalization in the presence of large multipath echoes |
| US6404810B1 (en) * | 1999-04-12 | 2002-06-11 | Level One Communications, Inc. | Activation method in data transceivers |
| KR100500810B1 (ko) * | 1999-10-29 | 2005-07-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 파형 등화 제어 장치 |
| US6678230B2 (en) * | 2000-10-31 | 2004-01-13 | Matsushita Electric Industrial Co., Ltd. | Waveform equalizer for a reproduction signal obtained by reproducing marks and non-marks recorded on a recording medium |
| US6480151B2 (en) | 2000-12-29 | 2002-11-12 | Lockheed Martin Corporation | GPS receiver interference nuller with no satellite signal distortion |
| CA2332609A1 (en) * | 2001-01-29 | 2002-07-29 | Silicon Analog Systems Corporation | High speed filter |
| US7561619B2 (en) | 2003-12-19 | 2009-07-14 | Intel Corporation | Feedback filter |
| US7301998B2 (en) * | 2003-12-19 | 2007-11-27 | Intel Corporation | Filter with signal taps temporally spaced at fractional symbol intervals |
| US7702053B2 (en) * | 2005-05-05 | 2010-04-20 | Broadcom Corporation | State based algorithm to minimize mean squared error |
| ES2297976B2 (es) * | 2005-07-12 | 2008-12-01 | Tredess 2010, S.L. | Sistema de procesado para conformacion de espectro. |
| EP2540740B1 (en) | 2008-06-17 | 2014-09-10 | Apogenix GmbH | Multimeric TNF receptors |
| US8934588B2 (en) * | 2013-02-05 | 2015-01-13 | Samsung Electronics Co., Ltd. | Wireless communication system with direct conversion mechanism and method of operation thereof |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2534426A1 (fr) * | 1982-10-11 | 1984-04-13 | Trt Telecom Radio Electr | Egaliseur auto-adaptatif pour signal de donnees en bande de base |
| US4789994A (en) * | 1987-08-12 | 1988-12-06 | American Telephone And Telegraph Company, At&T Bell Laboratories | Adaptive equalizer using precursor error signal for convergence control |
| JP2755712B2 (ja) * | 1989-08-17 | 1998-05-25 | 株式会社東芝 | ゴースト除去装置およびゴースト除去方法 |
| JP2551210B2 (ja) * | 1990-07-17 | 1996-11-06 | 日本電気株式会社 | 適応等化装置 |
| EP0467412A3 (en) * | 1990-07-20 | 1993-04-28 | Fujitsu Limited | Line equalizer for digital signals |
| US5243624A (en) * | 1991-07-26 | 1993-09-07 | General Instrument Corporation | Method and apparatus for updating coefficients in a complex adaptive equalizer |
| CA2073944C (en) * | 1991-07-26 | 2000-09-19 | Woo H. Paik | Carrier phase recovery for an adaptive equalizer |
| US5268930A (en) * | 1991-12-19 | 1993-12-07 | Novatel Communications Ltd. | Decision feedback equalizer |
| KR940006123B1 (ko) * | 1991-12-24 | 1994-07-06 | 주식회사 금성사 | 콤팩트 디스크 플레이어의 재생곡명 표시장치 및 표시방법 |
| JPH0629788A (ja) * | 1992-04-15 | 1994-02-04 | Matsushita Electric Ind Co Ltd | 自動等化装置 |
| US5517527A (en) * | 1992-12-11 | 1996-05-14 | Industrial Technology Research Institute | Adaptive equalizer for ISDN U-interface transceiver |
| DE69432447T2 (de) * | 1993-01-19 | 2003-12-24 | Ntt Mobile Communications Network Inc., Tokio/Tokyo | Verfahren und vorrichtung zur reduktion von störwellen eines kommunikationssystems |
| US5535150A (en) * | 1993-04-20 | 1996-07-09 | Massachusetts Institute Of Technology | Single chip adaptive filter utilizing updatable weighting techniques |
| EP0684708B1 (en) * | 1993-12-15 | 2005-10-26 | Ntt Mobile Communications Network Inc. | Adaptive equalizer |
| KR970008417B1 (ko) * | 1994-04-12 | 1997-05-23 | 엘지전자 주식회사 | 에이치디티브이(hdtv)용 채널등화기 |
| US5495203A (en) * | 1994-12-02 | 1996-02-27 | Applied Signal Technology, Inc. | Efficient QAM equalizer/demodulator with non-integer sampling |
-
1994
- 1994-09-06 JP JP6239461A patent/JPH0879135A/ja active Pending
-
1995
- 1995-09-05 EP EP95306197A patent/EP0701350A3/en not_active Withdrawn
- 1995-09-06 US US08/523,913 patent/US5914983A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100373337B1 (ko) * | 2000-07-11 | 2003-02-25 | 주식회사 팬택앤큐리텔 | 무선통신 시스템에서 다운링크 수신기의 적응 채널 추정기 |
| JPWO2007010889A1 (ja) * | 2005-07-15 | 2009-01-29 | 日本電気株式会社 | 適応ディジタルフィルタ、ｆｍ受信機、信号処理方法、およびプログラム |
| JP2014053688A (ja) * | 2012-09-05 | 2014-03-20 | Nec Corp | 等化装置、受信装置及び等化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0701350A2 (en) | 1996-03-13 |
| US5914983A (en) | 1999-06-22 |
| EP0701350A3 (en) | 2000-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0879135A (ja) | デジタル信号誤り低減装置 | |
| US7151797B2 (en) | Adaptive K-factor-improvement filter for receiver of radio signals subject to multipath distortion | |
| EP0717559B1 (en) | Equalization apparatus with effective coefficient updating operation | |
| US4701936A (en) | Apparatus and method for adjusting the receivers of data transmission channels | |
| EP0216183B1 (en) | Decision feedback equalizer with a pattern detector | |
| US20020150155A1 (en) | Convergence speed, lowering the excess noise and power consumption of equalizers | |
| US7016406B1 (en) | Adaptation structure and methods for analog continuous time equalizers | |
| EP0553873A1 (en) | Cross polarization interference compensating device comprising decision feedback cross polarization interference cancellers | |
| US6269116B1 (en) | Method and arrangement for demodulating data symbols | |
| EP0040801B1 (en) | Automatic equalizer | |
| JPS58501977A (ja) | 干渉相殺法と装置 | |
| US5224127A (en) | Digital data communication system | |
| EP0510756B1 (en) | Sample tuning recovery for receivers using Viterbi processing | |
| CA2076710C (en) | Channel impulse response estimator for a system having a rapidly fluctuating channel characteristic | |
| US7142618B2 (en) | Receiver having decisional feedback equalizer with remodulation and related methods | |
| JP2785858B2 (ja) | 高速制御適応フィルタを用いた受信方式 | |
| US6349112B1 (en) | Adaptive equalizer compensating signal distortion on transmission path | |
| US6678317B1 (en) | Adaptive equalizer device and method for controlling adaptive equalizer | |
| US5333149A (en) | Process and a circuit for adapting coefficients in a modem equalizer | |
| US6940924B1 (en) | Signal detection based on channel estimation | |
| JP2592390B2 (ja) | 適応自動等化方式 | |
| JP2569902B2 (ja) | 干渉波除去装置 | |
| JPH0340515A (ja) | 判定帰還形等化器 | |
| JPH0614626B2 (ja) | 自動波形等化器 | |
| JP3324496B2 (ja) | 自動等化器 |